JPS6254490A - Power source supply for bias circuit - Google Patents

Power source supply for bias circuit

Info

Publication number
JPS6254490A
JPS6254490A JP19503385A JP19503385A JPS6254490A JP S6254490 A JPS6254490 A JP S6254490A JP 19503385 A JP19503385 A JP 19503385A JP 19503385 A JP19503385 A JP 19503385A JP S6254490 A JPS6254490 A JP S6254490A
Authority
JP
Japan
Prior art keywords
bias circuit
strip line
pattern
supplying power
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19503385A
Other languages
Japanese (ja)
Inventor
岩附 元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19503385A priority Critical patent/JPS6254490A/en
Publication of JPS6254490A publication Critical patent/JPS6254490A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概要〕 トランジスタ増幅器間を接続するストリップラインに付
設したバイアス回路への電源供給方法であって、電源と
バイアス回路との接続を印刷配線基板上に形成したパタ
ーンにより行ない、基板上のスペースの有効利用を可能
にする。
[Detailed Description of the Invention] [Summary] A method for supplying power to a bias circuit attached to a strip line connecting transistor amplifiers, in which the connection between the power supply and the bias circuit is made using a pattern formed on a printed wiring board. , enabling effective use of space on the board.

〔産業上の利用分野〕[Industrial application field]

本発明は、ストリップラインに付設したバイアス回路へ
の電源供給方法に係り、とくに基板上に形成したパター
ンにより供給するようにしたバイアス回路への電源供給
方法に関する。
The present invention relates to a method of supplying power to a bias circuit attached to a stripline, and particularly to a method of supplying power to a bias circuit using a pattern formed on a substrate.

数100MHz乃至ミリ波帯に至る高周波数による無線
通信装置には一般に高周波数損失の少ないセラミック回
路基板が用いられているが、このセラミック回路基板は
加工に難点があるので、バイアス回路への電源の供給は
ストランプ配線が行なわれていた。ところが近年加工の
容易で比較的高周波数ti失の少ないフローグラス基板
が用いられるようになるに伴ない、基板上にパターンを
形成して電源の供給する方法の開発が強く要望されてい
る。
Ceramic circuit boards with low high-frequency loss are generally used in wireless communication devices that use high frequencies ranging from several 100 MHz to millimeter wave bands. However, since these ceramic circuit boards have difficulties in processing, it is difficult to supply power to the bias circuit. The supply was done by strump wiring. However, in recent years, as flow glass substrates that are easy to process and have relatively little loss of high frequency ti have come into use, there is a strong demand for the development of a method for forming patterns on the substrate and supplying power.

〔従来の技術〕[Conventional technology]

従来のバイアス回路へあ電源供給方法は、電源とバイア
ス回路間をリード線によりストリップラインをまたいで
接続されるストラップ配線が行なわれている。
A conventional method of supplying power to a bias circuit uses strap wiring in which a power supply and a bias circuit are connected by a lead wire across a strip line.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来のバイアス回路への電源供給方法にあっては、
電源とバイアス回路間をリード呻によりストリップライ
ンをまたいで接続されるストラップ配線が行なわれてい
るので、組立工数が増大するとともに、配線の断線等信
頼性が低下し、さらにスペースファクタが悪いという問
題点があった。
In the above conventional method of supplying power to the bias circuit,
Strap wiring is used to connect the power supply and bias circuits across strip lines using lead wires, which increases assembly man-hours, reduces reliability due to wire breakage, and has problems with poor space factors. There was a point.

〔問題点を解決するための手段〕 本発明は、上記の問題点を解決して美観を損なわず、ス
ペースファクタの良好なバイアス回路への電源供給方法
を提供するものである。
[Means for Solving the Problems] The present invention solves the above problems and provides a method of supplying power to a bias circuit with a good space factor without impairing the aesthetic appearance.

すなわち、トランジスタ増幅器間をストリップラインで
接続し、このストリップラインに付設したバイアス回路
への電源供給方法を、電源供給線を基板に形成したパタ
ーンをスルーホールを介し基板の裏面に設けるか、また
はストリップラインを所定長切除して、このストリップ
ラインの切除部と直交するよう形成し、この切除したス
トリップラインをチップコンデンサで結合するようにし
たことによって解決される。
In other words, the transistor amplifiers are connected by a strip line, and power is supplied to the bias circuit attached to the strip line by either connecting a power supply line pattern on the substrate and installing it on the back side of the substrate via a through hole, or using a strip line. This problem can be solved by cutting out a predetermined length of the line, forming the strip line so that it is perpendicular to the cut part, and connecting the cut strip line with a chip capacitor.

〔作用〕[Effect]

上記バイアス回路への電源供給方法は、電源とバイアス
回路を基板に形成するパターンを、スルーホールを介し
基板の裏面に設けるか、またはストリップラインを切除
して、このストリップラインと直交するよう形成したこ
とによって信頼性が向上し、スペースの有効利用ができ
る。
The method for supplying power to the bias circuit is to provide a pattern for forming the power supply and bias circuit on the back side of the board via through holes, or to cut out the strip line and form it perpendicular to the strip line. This improves reliability and makes effective use of space.

〔実施例〕〔Example〕

第1図は、本発明の一実施例を説明する図で、同図(a
lは要部平面図、(b)は要部裏面図である。
FIG. 1 is a diagram illustrating an embodiment of the present invention.
1 is a plan view of the main part, and (b) is a back view of the main part.

図において、高絶縁体材料たとえばテフロン等からなる
フローグラス基板2の一方の面(表面)にFET等のト
ランジスタ増幅器1を実装し、このトランジスタ増幅器
1間を接続するストリップライン3と、このストリップ
ライン3に付設するバイアス回路4を形成し、このバイ
アス回路4と電源を接続する位置にスルーホール6を穿
設する。
In the figure, a transistor amplifier 1 such as an FET is mounted on one side (surface) of a flow glass substrate 2 made of a highly insulating material such as Teflon, and a strip line 3 connecting the transistor amplifiers 1 is connected to the strip line 3. A bias circuit 4 is formed to be attached to the bias circuit 3, and a through hole 6 is formed at a position where the bias circuit 4 is connected to a power source.

そして、他方の面(裏面)にはスルーホール6間に、こ
のスルーホール6を含む電源供給パターン5を設ける。
A power supply pattern 5 including the through holes 6 is provided between the through holes 6 on the other surface (back surface).

そしてバイアス回路4に接続したスルーホール6の他の
スルーホール6には、図示しない制御系基板からバイア
ス電源を供給する。そして電源供給パターン5を除いた
全面にアースパターン8を形成し、アースパターン8の
切除した部分(電源供給パターン5を形成した部分)を
高周波的に接続するためにチップコンデンサ7で結合す
る構造である。
Bias power is supplied to the other through holes 6 of the through holes 6 connected to the bias circuit 4 from a control system board (not shown). Then, a ground pattern 8 is formed on the entire surface except for the power supply pattern 5, and the cut out part of the ground pattern 8 (the part where the power supply pattern 5 is formed) is connected with a chip capacitor 7 for high frequency connection. be.

第2図は、本発明の他の実施例を説明する要部平面図で
、第1図と同等の部分については同一符号を付している
FIG. 2 is a plan view of essential parts for explaining another embodiment of the present invention, in which the same parts as in FIG. 1 are given the same reference numerals.

図において、高絶縁体材料たとえばテフロン等からなる
フローグラス基板2の一方の面(表面)にFET等のト
ランジスタ増幅器1を実装し、このトランジスタ増幅器
1間を接続するストリップライン3と、このストリップ
ライン3に付設するバイアス回路4のパターンを形成す
る。そして電源とバイアス回路4を接続する電源供給パ
ターン5を、このストリップライン3を所定長切除して
、該ストリップライン3の切除部と直交するよう形成し
、該切除したストリップライン3をチップコンデンサ7
で結合する。そしてフローグラス基板2の他方の面(裏
面)は全面に図示しないアースパターンを形成した構造
である。
In the figure, a transistor amplifier 1 such as an FET is mounted on one side (surface) of a flow glass substrate 2 made of a highly insulating material such as Teflon, and a strip line 3 connecting the transistor amplifiers 1 is connected to the strip line 3. A pattern for a bias circuit 4 attached to 3 is formed. Then, a power supply pattern 5 for connecting the power source and the bias circuit 4 is formed by cutting out a predetermined length of this strip line 3 so as to be perpendicular to the cut part of the strip line 3, and the cut strip line 3 is connected to the chip capacitor 4.
Combine with . The other surface (back surface) of the flow glass substrate 2 has a structure in which a ground pattern (not shown) is formed on the entire surface.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によればバイア
ス回路への電源の供給線をパターンにより形成するので
、組立工数が減少し、信頼性の向上及びスペースの有効
利用に極めて有効である。
As is clear from the above description, according to the present invention, since the power supply line to the bias circuit is formed by a pattern, the number of assembly steps is reduced, and this invention is extremely effective in improving reliability and effectively utilizing space.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を説明する図で、同図(a
)は要部平面図、(b)は要部裏面図、第2図は、本発
明の他の実施例を説明する要部平面図である。 図において、1はトランジスタ増幅器、2はフローグラ
ス基板、3はストリップライン、4はバイアス回路、5
は電源供給パターン、6はスルーホール、7はチップコ
ンデンサ、8はアースパターン、をそれぞれ示す。 第2図
FIG. 1 is a diagram illustrating an embodiment of the present invention.
) is a plan view of the main part, (b) is a back view of the main part, and FIG. 2 is a plan view of the main part explaining another embodiment of the present invention. In the figure, 1 is a transistor amplifier, 2 is a flow glass substrate, 3 is a strip line, 4 is a bias circuit, and 5
6 shows a power supply pattern, 6 shows a through hole, 7 shows a chip capacitor, and 8 shows a ground pattern. Figure 2

Claims (3)

【特許請求の範囲】[Claims] (1)トランジスタ増幅器(1)間をストリップライン
(3)で接続し、該ストリップライン(3)に付設した
バイアス回路(4)への電源供給方法において、前記電
源供給線をストリップライン(3)を形成した基板(2
)に形成したパターン(5)により供給するようにした
ことを特徴とするバイアス回路への電源供給方法。
(1) In a method of connecting transistor amplifiers (1) with a strip line (3) and supplying power to a bias circuit (4) attached to the strip line (3), the power supply line is connected to the strip line (3). The substrate (2
) A method for supplying power to a bias circuit, characterized in that power is supplied by a pattern (5) formed in a bias circuit.
(2)前記パターン(5)をスルーホール(6)を介し
基板(1)の裏面に設けたことを特徴とする特許請求の
範囲第(1)項に記載のバイアス回路への電源供給方法
(2) The method for supplying power to a bias circuit according to claim (1), characterized in that the pattern (5) is provided on the back surface of the substrate (1) via a through hole (6).
(3)前記パターン(5)をストリップライン(3)を
所定長切除して、該ストリップライン(3)の切除部と
直交するよう形成し、該切除したストリップライン(3
)をチップコンデンサ(7)で結合するようにしたこと
を特徴とする特許請求の範囲第(1)項に記載のバイア
ス回路への電源供給方法。
(3) The pattern (5) is formed by cutting out a predetermined length of the strip line (3) so as to be perpendicular to the cut out part of the strip line (3), and
) is coupled by a chip capacitor (7).
JP19503385A 1985-09-03 1985-09-03 Power source supply for bias circuit Pending JPS6254490A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19503385A JPS6254490A (en) 1985-09-03 1985-09-03 Power source supply for bias circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19503385A JPS6254490A (en) 1985-09-03 1985-09-03 Power source supply for bias circuit

Publications (1)

Publication Number Publication Date
JPS6254490A true JPS6254490A (en) 1987-03-10

Family

ID=16334419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19503385A Pending JPS6254490A (en) 1985-09-03 1985-09-03 Power source supply for bias circuit

Country Status (1)

Country Link
JP (1) JPS6254490A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335763A (en) * 1997-05-27 1998-12-18 Alps Electric Co Ltd Circuit substrate
JP2009244289A (en) * 2008-03-28 2009-10-22 Fujitsu Ltd Circuit device and circuit device apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335763A (en) * 1997-05-27 1998-12-18 Alps Electric Co Ltd Circuit substrate
JP2009244289A (en) * 2008-03-28 2009-10-22 Fujitsu Ltd Circuit device and circuit device apparatus
US8120925B2 (en) 2008-03-28 2012-02-21 Fujitsu Limited Circuit device

Similar Documents

Publication Publication Date Title
JPH07131233A (en) Microstrip antenna
JPS6254490A (en) Power source supply for bias circuit
JPS634712B2 (en)
JP4055028B2 (en) Metal-based wiring board and manufacturing method thereof
JP4103466B2 (en) High-frequency connector surface mounting method, high-frequency connector mounting printed circuit board, and printed circuit board
JPH02159753A (en) Semiconductor device
JPH0628324B2 (en) Bias circuit routing method
JPH0322915Y2 (en)
JPH07326909A (en) Microwave matching circuit
JP2758321B2 (en) Circuit board
JPS622819Y2 (en)
JPH01143502A (en) Microwave integrated circuit
JPH04288860A (en) High-frequency transistor and its packaging method
JPH1090404A (en) Radio card
JPH09252207A (en) High frequency transistor matching circuit
JPS63254806A (en) Microstrip antenna
JPS6236314Y2 (en)
JPS6045044A (en) Ic package
JP2000151222A (en) High frequency module
JPH01150332A (en) Printed circuit board
JPS61199301A (en) High frequency board
JPS60144265U (en) High frequency mounting board
JPS6441503A (en) Microwave integrated circuit
JPH01141402A (en) Microwave integrated circuit device
JPS60103863U (en) printed board