JPS625363B2 - - Google Patents
Info
- Publication number
- JPS625363B2 JPS625363B2 JP4597479A JP4597479A JPS625363B2 JP S625363 B2 JPS625363 B2 JP S625363B2 JP 4597479 A JP4597479 A JP 4597479A JP 4597479 A JP4597479 A JP 4597479A JP S625363 B2 JPS625363 B2 JP S625363B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- input signal
- stage amplifier
- stage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は過入力信号防止方式に関し、さらに詳
しくはテレビ中継装置等における過入力信号防止
方式に関するものである。
しくはテレビ中継装置等における過入力信号防止
方式に関するものである。
テレビ中継装置においては出力レベルを一定に
するために自動利得制御ループを使用している。
すなわちテレビ中継装置は第１図Ａのごとく受信
ミキサ１と、受信用局部発振器２と、中間周波増
幅回路３と、送進用ミキサ４と、送信用局部発振
器５と、スケルチ制御回路６と、スイツチSW
と、電力増幅器７と、自動利得制御回路８とによ
り構成され、且つスケルチ制御回路６から中間周
波増幅回路３に対して第１の自動利得制御ループ
が形成され、自動利得制御回路８から中間周波増
幅回路３に対して第２の自動利得制御ループが形
成されている。
するために自動利得制御ループを使用している。
すなわちテレビ中継装置は第１図Ａのごとく受信
ミキサ１と、受信用局部発振器２と、中間周波増
幅回路３と、送進用ミキサ４と、送信用局部発振
器５と、スケルチ制御回路６と、スイツチSW
と、電力増幅器７と、自動利得制御回路８とによ
り構成され、且つスケルチ制御回路６から中間周
波増幅回路３に対して第１の自動利得制御ループ
が形成され、自動利得制御回路８から中間周波増
幅回路３に対して第２の自動利得制御ループが形
成されている。
第１図のごとく構成されたテレビ中継装置にお
いては夜間は放送電波が止まり無入力信号状態と
なり入力雑音を増幅する状態となるために無入力
信号時にはスイツチSWを切断しておき放送が開
始されると入力信号を受信しスケルチ回路６の出
力によつてスイツチSWを動作せしめて入力信号
を電力増幅器７に供給するようになつている。か
かる中継装置においては自動制御利得ループは入
力信号がなくなると利得が最大となり再度入力信
号を受信すると自動利得制御ループの時定数によ
り定常状態になるまで装置の後段とくに電力増幅
部では過大な信号が突入し信頼性を劣化させる要
困となつていた。第１図Ｂは第１図Ａの装置にお
けるａ入力信号、ｂ第２自動利得制御ループ、ｃ
第１自動利得制御ループ、ｄスケルチ回路の出力
すなわちスイツチSWの接断のタイミングおよび
ｅ電力増幅器７に流入する入力電流のタイミング
チヤートを示す。
いては夜間は放送電波が止まり無入力信号状態と
なり入力雑音を増幅する状態となるために無入力
信号時にはスイツチSWを切断しておき放送が開
始されると入力信号を受信しスケルチ回路６の出
力によつてスイツチSWを動作せしめて入力信号
を電力増幅器７に供給するようになつている。か
かる中継装置においては自動制御利得ループは入
力信号がなくなると利得が最大となり再度入力信
号を受信すると自動利得制御ループの時定数によ
り定常状態になるまで装置の後段とくに電力増幅
部では過大な信号が突入し信頼性を劣化させる要
困となつていた。第１図Ｂは第１図Ａの装置にお
けるａ入力信号、ｂ第２自動利得制御ループ、ｃ
第１自動利得制御ループ、ｄスケルチ回路の出力
すなわちスイツチSWの接断のタイミングおよび
ｅ電力増幅器７に流入する入力電流のタイミング
チヤートを示す。
本発明の目的はかゝるテレビ中継装置等におい
て無入力信号時から入力信号状態となつたときに
発生する過入力信号を防止する方式を提案するこ
とにある。
て無入力信号時から入力信号状態となつたときに
発生する過入力信号を防止する方式を提案するこ
とにある。
かゝる本発明の目的は前段増幅回路と後段増幅
回路と前記前段増幅回路と前記後段増幅回路を接
続するスイツチにより構成され、前記前段増幅回
路はその終段より入力段に帰還される第１の自動
利得制御ループ有し、前段後段増幅回路はその終
段より前記前段増幅回路の入力段に帰還される第
２の自動利得制御ループを有し、前記スイツチは
入力信号がないときは切断され入力信号を受信す
ると前記後段増幅器に前記入力信号を供給するよ
うに構成した入力信号増幅回路において、前記前
段増幅回路の出力を時定数回路により遅延せし
め、その遅延された信号のタイミングで前記スイ
ツチを前記後段増幅回路に接続するように構成し
前記入力信号の立ち上がり時に於ける前記後段増
幅回路への過入力を防止することを特徴とする過
入力信号防止方式によつて達成される。
回路と前記前段増幅回路と前記後段増幅回路を接
続するスイツチにより構成され、前記前段増幅回
路はその終段より入力段に帰還される第１の自動
利得制御ループ有し、前段後段増幅回路はその終
段より前記前段増幅回路の入力段に帰還される第
２の自動利得制御ループを有し、前記スイツチは
入力信号がないときは切断され入力信号を受信す
ると前記後段増幅器に前記入力信号を供給するよ
うに構成した入力信号増幅回路において、前記前
段増幅回路の出力を時定数回路により遅延せし
め、その遅延された信号のタイミングで前記スイ
ツチを前記後段増幅回路に接続するように構成し
前記入力信号の立ち上がり時に於ける前記後段増
幅回路への過入力を防止することを特徴とする過
入力信号防止方式によつて達成される。
本発明の目的はまた前段増幅回路と後段増幅回
路と前記前段増幅回路と前記後段増幅回路を接続
するスイツチにより構成され、前記前段増幅回路
はその終段より入力段に帰還される第１の自動利
得制御ループを有し、前記後段増幅回路はその終
段より前記前段増幅器の入力段に帰還される第２
の自動利得制御ループを有し、前記スイツチは入
力信号がないときは切断され入力信号を受信する
と前記後段増幅器に前記入力信号を供給するよう
に構成した入力信号増幅回路において前記前段増
幅回路の出力から入力信号の有無を検出するクラ
ンプ回路を設け無入力信号時には前記クランプ回
路により前記第２の自動利得制御ループを一定レ
ベルにクランプし前記入力信号が受信されると前
記クランプを解放するように構成し、前記入力信
号の立ち上がり時に於ける前記後段増幅回路への
過入力を防止することを特徴とする過入力信号防
止方式により達成される。
路と前記前段増幅回路と前記後段増幅回路を接続
するスイツチにより構成され、前記前段増幅回路
はその終段より入力段に帰還される第１の自動利
得制御ループを有し、前記後段増幅回路はその終
段より前記前段増幅器の入力段に帰還される第２
の自動利得制御ループを有し、前記スイツチは入
力信号がないときは切断され入力信号を受信する
と前記後段増幅器に前記入力信号を供給するよう
に構成した入力信号増幅回路において前記前段増
幅回路の出力から入力信号の有無を検出するクラ
ンプ回路を設け無入力信号時には前記クランプ回
路により前記第２の自動利得制御ループを一定レ
ベルにクランプし前記入力信号が受信されると前
記クランプを解放するように構成し、前記入力信
号の立ち上がり時に於ける前記後段増幅回路への
過入力を防止することを特徴とする過入力信号防
止方式により達成される。
以下本発明にかゝる過入力信号防止方式の実施
例について詳細に説明する。
例について詳細に説明する。
第２図Ａは本発明にかゝる方式の第１の実施例
のブロツク図であり第２図Ａにおいては第１図Ａ
に関連して説明した部分と対応する部分には同記
号を付して示してある。なお第２図Ｂは第２図Ａ
のブロツク図の各部波形のタイミングチヤートを
示す。
のブロツク図であり第２図Ａにおいては第１図Ａ
に関連して説明した部分と対応する部分には同記
号を付して示してある。なお第２図Ｂは第２図Ａ
のブロツク図の各部波形のタイミングチヤートを
示す。
第２図Ａの方式においては本発明の特徴とする
ところはスケルチ回路６に時定数回路９を接続し
てこの時定数回路によつてスイツチSWを制御す
ることにある。この時定数回路９は例えば第２図
ｃに示すごとく抵抗ＲとコンデンサＣよりなる時
定数とトランジスタ１２とリレー１１とにより構
成されスケルチ回路６の出力を遅延させてスイツ
チSWを切換えるようにしてやる。この方式にお
いては第２の自動利得制御ループより第１の自動
利得制御ループより時定数を小さくしておき第１
の自動利得制御ループの利得が定常状態に達して
からスイツチSWを切換えることによつて第１の
自動利得制御ループにより規制されたレベルが信
号突入時のレベルとなる。第２図Ｂは第２図Ａの
ブロツク図の各部波形のタイミングチヤートを示
し第２図Ｂにおいてａ，ｂ，ｃは第１図Ｂにおけ
るａ，ｂ，ｃと同じ波形を示し、第２図Ｂのｄ、
ｅは時定数回路９により遅延させられたスイツチ
SWの駆動波形とスイツチSWを介して電力増幅
器７に入力される信号波形を示し、波形ｅにおい
て点線にて示す過入力波形が削除されている状態
を示す。かくのごとく第１の実施例においては過
大入力を軽減する効果を有する。
ところはスケルチ回路６に時定数回路９を接続し
てこの時定数回路によつてスイツチSWを制御す
ることにある。この時定数回路９は例えば第２図
ｃに示すごとく抵抗ＲとコンデンサＣよりなる時
定数とトランジスタ１２とリレー１１とにより構
成されスケルチ回路６の出力を遅延させてスイツ
チSWを切換えるようにしてやる。この方式にお
いては第２の自動利得制御ループより第１の自動
利得制御ループより時定数を小さくしておき第１
の自動利得制御ループの利得が定常状態に達して
からスイツチSWを切換えることによつて第１の
自動利得制御ループにより規制されたレベルが信
号突入時のレベルとなる。第２図Ｂは第２図Ａの
ブロツク図の各部波形のタイミングチヤートを示
し第２図Ｂにおいてａ，ｂ，ｃは第１図Ｂにおけ
るａ，ｂ，ｃと同じ波形を示し、第２図Ｂのｄ、
ｅは時定数回路９により遅延させられたスイツチ
SWの駆動波形とスイツチSWを介して電力増幅
器７に入力される信号波形を示し、波形ｅにおい
て点線にて示す過入力波形が削除されている状態
を示す。かくのごとく第１の実施例においては過
大入力を軽減する効果を有する。
第３図Ａは本発明にかゝる第２の実施例を示
し、第３図Ｂに第３図Ａのブロツク図の各部波形
のタイミングチヤートを示す。第２の実施例の特
徴とするところはスケルチ回路６に関連して制御
回路１０を設けたことにある。制御回路１０の詳
細を第３図ｃに示す。すなわちスケルチ回路６か
らの制御入力は例えばトランジスタ増幅器よりな
る制御部１３に入力され制御入力により例えばリ
レーを動作させてクランプ１４をオンオフする。
クランプ１４は第２の自動利得制御ループを例え
ば抵抗分割器によつてクランプするためのもので
あつて無信号時においては制御回路１０により第
１の自動利得制御ループを正常状態のレベルもし
くはこれに近いレベルにクランプし信号入力時は
第２の自動利得制御ループの時定数と等しいかあ
るいはそれよりも長くしてクランプレベルを自動
利得制御回路８の出力により第２の自動利得制御
ループが制御されるように変えたものである。第
３図Ｂにおいてａ，ｂはそれぞれ入力信号および
第１の自動利得制御ループの波形、ｃはスケルチ
回路６の出力波形、ｄは制御回路１０の出力であ
るクランプ波形を、ｅは波形ｄが出力されない場
合の自動利得回路８の利得制御波形をｆは波形ｄ
が出力された場合における第２の自動利得制御ル
ープの波形を示す。
し、第３図Ｂに第３図Ａのブロツク図の各部波形
のタイミングチヤートを示す。第２の実施例の特
徴とするところはスケルチ回路６に関連して制御
回路１０を設けたことにある。制御回路１０の詳
細を第３図ｃに示す。すなわちスケルチ回路６か
らの制御入力は例えばトランジスタ増幅器よりな
る制御部１３に入力され制御入力により例えばリ
レーを動作させてクランプ１４をオンオフする。
クランプ１４は第２の自動利得制御ループを例え
ば抵抗分割器によつてクランプするためのもので
あつて無信号時においては制御回路１０により第
１の自動利得制御ループを正常状態のレベルもし
くはこれに近いレベルにクランプし信号入力時は
第２の自動利得制御ループの時定数と等しいかあ
るいはそれよりも長くしてクランプレベルを自動
利得制御回路８の出力により第２の自動利得制御
ループが制御されるように変えたものである。第
３図Ｂにおいてａ，ｂはそれぞれ入力信号および
第１の自動利得制御ループの波形、ｃはスケルチ
回路６の出力波形、ｄは制御回路１０の出力であ
るクランプ波形を、ｅは波形ｄが出力されない場
合の自動利得回路８の利得制御波形をｆは波形ｄ
が出力された場合における第２の自動利得制御ル
ープの波形を示す。
以上のべたごとく第２の実施例においては無入
力信号時には正常時の利得となるように制御信号
をクランプし信号入力時に第２の自動利得制御フ
イードバツク系が正常となるまで別系統で制御す
るようにしたものであつて過大入力を完全に取除
くことができる。
力信号時には正常時の利得となるように制御信号
をクランプし信号入力時に第２の自動利得制御フ
イードバツク系が正常となるまで別系統で制御す
るようにしたものであつて過大入力を完全に取除
くことができる。
以上述べたごとく本発明は前段機器の出力によ
り後段機器に過入力信号が印加されることを防止
したものであつて後段内機器のストレスを解消し
信頼性寿命の改善が可能となるものであつてその
効果は頗る大である。
り後段機器に過入力信号が印加されることを防止
したものであつて後段内機器のストレスを解消し
信頼性寿命の改善が可能となるものであつてその
効果は頗る大である。
第１図は従来のテレビ中継装置のブロツクダイ
アグラムならびにその各部動作波形のタイムチヤ
ート、第２図および第３図はそれぞれ本発明にか
かる過大入力信号防止方式を実施するための第１
および第２の実施例のブロツク図および各部動作
波形のタイムチヤートである。 図において９が時定数回路、１０が制御回路で
ある。
アグラムならびにその各部動作波形のタイムチヤ
ート、第２図および第３図はそれぞれ本発明にか
かる過大入力信号防止方式を実施するための第１
および第２の実施例のブロツク図および各部動作
波形のタイムチヤートである。 図において９が時定数回路、１０が制御回路で
ある。
Claims (1)
- 【特許請求の範囲】 １ 前段増幅回路と後段増幅回路と前記前段増幅
回路と前記後段増幅回路を接続するスイツチによ
り構成され、前記前段増幅回路はその終段より入
力段に帰還される第１の自動利得制御ループを有
し、前記後段増幅回路はその終段より前記前段増
幅器の入力段に帰還される第２の自動利得制御ル
ープを有し、前記スイツチは入力信号がないとき
は切断され入力信号を受信すると前記後段増幅器
に前記入力信号を供給するように構成した入力信
号増幅回路において、前記前段増幅回路の出力を
時定数回路により遅延せしめ、その遅延された信
号のタイミングで前記スイツチを前記後段増幅回
路に接続するように構成し前記入力信号の立ち上
がり時に於ける前記後段増幅回路への過入力を防
止することを特徴とする過入力信号防止方式。 ２ 前段増幅回路と後段増幅回路と前記前段増幅
回路と前記後段増幅回路を接続するスイツチによ
り構成され、前記前段増幅回路はその終段より入
力段に帰還される第１の自動利得制御ループを有
し、前記後段増幅回路はその終段より前記前段増
幅器の入力段に帰還される第２の自１利得制御ル
ープを有し、前記スイツチは入力信号がないとき
は切断され入力信号を受信すると前記後段増幅器
に前記入力信号を供給するように構成した入力信
号増幅回路において前記前段増幅回路の出力から
入力信号の有無を検出するクランプ回路を設け無
入力信号時には前記クランプ回路により前記第２
の自動利得制御ループを一定レベルにクランプし
前記入力信号が受信されると前記クランプを解放
するように構成し、前記入力信号の立ち上がり時
に於ける前記後段増幅回路への過入力を防止する
ことを特徴とする過入力信号防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4597479A JPS55138911A (en) | 1979-04-17 | 1979-04-17 | Excessive input signal preventive system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4597479A JPS55138911A (en) | 1979-04-17 | 1979-04-17 | Excessive input signal preventive system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55138911A JPS55138911A (en) | 1980-10-30 |
| JPS625363B2 true JPS625363B2 (ja) | 1987-02-04 |
Family
ID=12734177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4597479A Granted JPS55138911A (en) | 1979-04-17 | 1979-04-17 | Excessive input signal preventive system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55138911A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246293A (ja) * | 1987-03-31 | 1988-10-13 | 三菱電機株式会社 | 半導体装置カ−ドの接続装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6090918U (ja) * | 1983-11-26 | 1985-06-21 | 松下電器産業株式会社 | ボタン電話装置の着信音・呼出音増幅用の音声増幅装置 |
| JPS6129523U (ja) * | 1984-07-26 | 1986-02-22 | パイオニア株式会社 | 音響伝送系のミユ−テイング回路 |
| JPS61193507A (ja) * | 1985-02-21 | 1986-08-28 | Fujitsu Denso Ltd | 電力増幅回路 |
-
1979
- 1979-04-17 JP JP4597479A patent/JPS55138911A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246293A (ja) * | 1987-03-31 | 1988-10-13 | 三菱電機株式会社 | 半導体装置カ−ドの接続装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55138911A (en) | 1980-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255094A (en) | Muting circuit for eliminating transient signals generated due to power supply turn-on and turn-off | |
| KR960016204A (ko) | 듀얼-대역폭 셀룰라 전화 스위칭 장치 및 그 방법 | |
| US4490683A (en) | Electronic control switch for a power boost amplifier | |
| CA2129854A1 (en) | Parallel Untuned Video if Amplifiers Supplied Signals from TV 1st Detector Via Respective Input Filters | |
| JPS625363B2 (ja) | ||
| USRE33333E (en) | Digital audio amplifier having a high power output level and low distortion | |
| US4172239A (en) | Signal attenuator | |
| WO2005107222A1 (en) | Telephone headset amplifier with noise blanking capability | |
| US4237490A (en) | Signal overload prevention circuit | |
| US4600947A (en) | Television sound mute circuit | |
| CA2053124A1 (en) | Speech detection circuit | |
| US4965835A (en) | Signal sensing circuit | |
| JPH1169333A (ja) | Ｃａｔｖ用受信増幅器 | |
| WO2002039733A3 (en) | Frequency agile adaptive automatic gain control circuit | |
| EP0131055B1 (en) | Automatic gain control circuit | |
| JPH1127058A (ja) | パルス幅変調オーディオアンプ | |
| JPH05160655A (ja) | 自動利得制御機能付増幅装置 | |
| KR0154249B1 (ko) | 텔레비전의 비디오단자 자동절환장치 | |
| JP2594809Y2 (ja) | 光受信器 | |
| SU1256144A1 (ru) | Усилитель с дискретным управлением напр жением питани | |
| JPH07235895A (ja) | 多周波対応型トランスポンダ装置 | |
| JP2671874B2 (ja) | 受信スケルチ制御回路 | |
| KR960012428B1 (ko) | 음성출력 가변제어방법 | |
| US2995653A (en) | Amplifier | |
| KR930007496Y1 (ko) | 음성 페이드 인/아웃트 회로 |