JPS6250888A - Display system - Google Patents

Display system

Info

Publication number
JPS6250888A
JPS6250888A JP19155885A JP19155885A JPS6250888A JP S6250888 A JPS6250888 A JP S6250888A JP 19155885 A JP19155885 A JP 19155885A JP 19155885 A JP19155885 A JP 19155885A JP S6250888 A JPS6250888 A JP S6250888A
Authority
JP
Japan
Prior art keywords
access
display
register
ratio
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19155885A
Other languages
Japanese (ja)
Inventor
繁 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19155885A priority Critical patent/JPS6250888A/en
Publication of JPS6250888A publication Critical patent/JPS6250888A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は表示以外に複数のアクセス要因を持ち、これら
要因に従がいりフレッシュメモリをアクセスして所望の
出力を得る表示システムに関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a display system that has a plurality of access factors other than display and accesses fresh memory according to these factors to obtain a desired output.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

表示制御用LET(以下、CRTCと称する)がアクセ
スするデータメモリ(リフレッシ、メモリ)はデータの
更新および参照のためにCRTC以外からもアクセスす
る必要があることは周知の通シである。CRTC以外の
アクセスとしては、通常、?アームウェア(CPU )
が考えられるが、キャラクタジェネレータ(CG)内蔵
のコンピュータシステムにおいては漢字フォント等の大
容量ROM−ji共通に使用するため、シリアルプリン
タ(sp)のアクセス等も考えられる。
It is a well-known fact that the data memory (refresh memory) accessed by the display control LET (hereinafter referred to as CRTC) needs to be accessed from sources other than the CRTC in order to update and refer to data. Normally, access other than CRTC is ? Armware (CPU)
However, in a computer system with a built-in character generator (CG), access by a serial printer (SP) may also be considered since large-capacity ROM-JI such as Kanji fonts are commonly used.

以上のようにCRTC以外のアクセスが複数以上存在す
る場合、従来、例えばファームウェアアクセスとSPア
クセスを交互に行う等、それらのアクセス許可タイムを
固定的な比率で行なっていた。一般に、シリアルプリン
タの印字スピードはモデルによって異なるため、上記の
ようにアクセス比率を固定的に定めることはシステム全
体の効率から見ると無駄が多かった。 。
As described above, when there are a plurality of accesses other than CRTC, conventionally, for example, firmware access and SP access are alternately performed, and the access permission times are set at a fixed ratio. Generally, the printing speed of serial printers varies depending on the model, so fixing the access ratio as described above is wasteful from the perspective of the efficiency of the entire system. .

〔発明の目的〕[Purpose of the invention]

本発明は上記欠点に鑑みてなされたものであ′す、CR
TC以外にデータメモリまたはフォトメモリのアクセス
を要求する要因が複数以上存在する場合、それらの要因
へのアクセス比率をダイナミックに切シ換えることによ
システム構成の向上をはかった表示システムを提供する
ことを目的とする。
The present invention has been made in view of the above drawbacks.CR
To provide a display system that improves system configuration by dynamically switching access ratios to the factors when there are multiple factors other than TC that request access to data memory or photo memory. With the goal.

〔発明の概要〕[Summary of the invention]

本発明は、表示以外に割当【られたサービスタイムの各
要求に対するアクセス比率を、ソフトウェア的にダイナ
ミックに、あるいはDTPスイッチ等によシ半固定的に
切替えるものである。
According to the present invention, the access ratio for each request of service time allocated for purposes other than display is switched dynamically using software or semi-fixedly using a DTP switch or the like.

このため、上記アクセス比率がCPUによシ設定記憶さ
れるレジスタ(DIPスイッチでも良いが、この場合は
半固定的)と、水平同期信号をカウントし、上記レジス
タもしくはスイッチに設定された有効ビット位置に対応
する値となったことを検出して有意信号を出力するゲー
ト回路を備え、このグー)回路出力の論理状態に従がい
それぞれのアクセス要因にアクセスタイムを充当する方
式を採った。
For this reason, the above access ratio is set and stored by the CPU in a register (a DIP switch may be used, but in this case it is semi-fixed) and the horizontal synchronization signal is counted, and the valid bit position set in the above register or switch is stored. The system includes a gate circuit that outputs a significant signal when it detects that a value corresponding to the value has been reached, and a method is adopted in which access time is allocated to each access factor according to the logic state of the output of this circuit.

このことによυ、表示以外のアクセス要因に対するアク
セス比率をダイナミックに切替えることが可能となシ、
トータル的なパフォーマンスの向上をはかることが出来
る。又、同一ハードウェアにて種々のシステム構成に対
応できる。
This makes it possible to dynamically change the access ratio for access factors other than display.
It is possible to improve overall performance. Furthermore, the same hardware can support various system configurations.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を使用して本発明実施例につき詳細に説明す
る。第1図は本発明の実施例を示すブロック図である。
Hereinafter, embodiments of the present invention will be described in detail using the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.

図において、11は2ビツトバイナリカウンタでアリ、
水平同期信号(H8YNC) gカウントし、その出力
をデコーダ12へ伝える。デコーダ12にてデコードで
れた出力はアンドゲート1:I〜16の一方の入力端子
へ供給される。7ンドf−’F13〜16の他方の入力
端子へはレジスタ17出力が供給石れる。レジスタ17
へは、ソフトウェアによシ任意の値が設定可能となって
いる。上記アンドゲート13〜16出力はオアゲートJ
&へ供給される。オアf−ト1B出力はアンドゲート1
9の一方の入力端子へ供給されると共に、インバータ2
0全介し、アンドゲート21の一方の入力端子へも供給
される。アンドf−)19゜21の他方の入力端子へは
共にH8YNCが供給される。アンドf−ト19出力は
シリアルプリンタへのアクセス許可タイムを、アンドr
−121出力はファームウェアに対するアクセス許可タ
イムを示す様に作用する。
In the figure, 11 is a 2-bit binary counter.
Horizontal synchronization signal (H8YNC) Counts g and transmits the output to the decoder 12. The output decoded by the decoder 12 is supplied to one input terminal of AND gates 1:I-16. The output of the register 17 is supplied to the other input terminals of the seventh node f-'F13 to F16. register 17
can be set to any value by software. The above AND gates 13 to 16 outputs are OR gate J
Supplied to &. OR f-to 1B output is AND gate 1
9 is supplied to one input terminal of the inverter 2.
0 is also supplied to one input terminal of the AND gate 21. H8YNC is supplied to the other input terminals of ANDf-)19°21. Andf-t19 output indicates the access permission time to the serial printer.
The -121 output serves to indicate the access permission time for the firmware.

第2図はCRTCが発生する代表的な信号とそのタイミ
ングを示したものである。図においてDISPTMGは
ディスプレイタイムを表わし−HIGH−レベルの区間
がCRTに表示しているlラスタ分(水平ビデオ区間)
を示し、−LOW″レベルの区間は水平帰線時間、即ち
CRT非表示区間(水平グ2ンク)を示している。また
、 H8YNCは水平同期信号を示している。本発明実
施例ではこのHBYNCの区間にCRTC以外へのサー
ビスを行うものとしている。
FIG. 2 shows typical signals generated by the CRTC and their timing. In the figure, DISPTMG represents display time, and the HIGH level section corresponds to l raster displayed on the CRT (horizontal video section).
The -LOW'' level section indicates the horizontal retrace time, that is, the CRT non-display section (horizontal link).H8YNC indicates the horizontal synchronizing signal.In the embodiment of the present invention, this HBYNC It is assumed that services other than CRTC will be provided in this section.

第3図は、CRTC以外のアクセス要求元としてファー
ムウェアアクセスとシリアルプリンタのアクセスがあり
た場合の各々のサービス割シ合て時間を示したものであ
る。斜線の区間は実際にサービスが行なわれた区間を示
している。第3図に示した例は、ファームウェアアクセ
スタイムとシリアルプリンタアクセスタイムの比率を1
対lにした場合の例である。
FIG. 3 shows the service ratio and time for each service when there is a firmware access and a serial printer access as access request sources other than the CRTC. The shaded section indicates the section where the service was actually provided. In the example shown in Figure 3, the ratio of firmware access time and serial printer access time is set to 1.
This is an example when the ratio is set to 1.

第4図はファームウェアアクセスタイムとシリアルプリ
ンタアクセスタイムの比率を3対1とした場合の各々の
割υ合て時間を示しておシ、斜線部は実際にサービスが
行なわれたことを示す。
FIG. 4 shows the ratio of firmware access time to serial printer access time when the ratio is 3 to 1, and the shaded areas indicate actual service.

第5図はファームウェアアクセスタイムと、シリアルプ
リンタアクセスタイムの比率をダイナミックに変えられ
る様にした本発明実施例の動作を示すタイミングチャー
トである。
FIG. 5 is a timing chart showing the operation of an embodiment of the present invention in which the ratio between firmware access time and serial printer access time can be dynamically changed.

以下、本発明実施例の動作につき詳細に説明する。Hereinafter, the operation of the embodiment of the present invention will be explained in detail.

第3図はCRTC以外のサービス要求がファームウェア
の場合と、シリアルプリンタによる一フォント読み出し
の場合の2つを想定し、サービスの比率i1対1にした
場合のファームウェアアクセスタイムとシリアルプリン
タアクセスタイムを示したものであることは上述したと
おシであシ、斜線合部は実際にサービスが行なわれたこ
とを示す。図中A−Bはシリアルプリンタのために割シ
当てられている時間であるが、シリアルプリンタのスピ
ードが遅いため、実際にはサービスされていないことを
示している。このことはシステム的には無駄になってい
ることを意味し、これを改善したのが第4図に示すタイ
ミングチャートである。即ち、ファームウェアアクセス
タイムとシリアルプリンタアクセスタイムの比率t−3
対1にすることによって第3図に比べるとシリアルプリ
ンタサービスの実質的な頻度は同じであるが、ファーム
ウェアのためのサービス回数が増えるためファームウェ
ア処理カスピードアツブすることになる。一般にシリア
ルプリンタのスピード等はモデルによって異ったシ、さ
らにはシリアルプリンタへのフォント読み出し動作等は
常に動いているわけではないため、CRTC以外のため
に割シ当てられたサービスタイムの各要求に対するアク
セス比率は   ′固定的であるほど効率が悪いことが
理解出来よう。
Figure 3 shows the firmware access time and serial printer access time when the service ratio i is set to 1:1, assuming two cases: a case where the service request other than the CRTC is for firmware, and a case where a font is read by a serial printer. As mentioned above, the diagonal lines indicate that the service was actually performed. A-B in the figure shows the time allocated for the serial printer, but because the speed of the serial printer is slow, it is not actually serviced. This means that the system is wasted, and the timing chart shown in FIG. 4 is an improvement to this problem. That is, the ratio of firmware access time to serial printer access time is t-3.
By making the ratio 1 to 1, the actual frequency of serial printer services is the same as in FIG. 3, but since the number of services for firmware increases, the firmware processing speed increases. In general, the speed etc. of serial printers differ depending on the model, and furthermore, the operation of reading fonts to serial printers is not always active, so each request for service time allocated for purposes other than CRTC It can be understood that the more fixed the access ratio is, the less efficient it is.

本発明は上述したように、CRTC以外に割シ当てられ
九すニビスタイムの各要求に対するアクセス比率をソフ
トウェア的にダイナミックに、あるいはDTPスイッチ
等によシ半固定的に切シ換えが出来る表示システムを提
供することを目的とするものである。その几めに使用さ
れるロジックが第1図に示されている。
As described above, the present invention provides a display system that can dynamically change the access ratio for each request for nine bis times allocated to a source other than the CRTC, either dynamically using software or semi-fixedly using a DTP switch or the like. The purpose is to provide The logic used for this purpose is shown in FIG.

図において、11は2ビツトのバイナリカウンタであシ
、H8YNCの立下シによって順次カウントアツプされ
る。カウンタ11の出力はデコーダ12に入力される。
In the figure, 11 is a 2-bit binary counter, which is sequentially counted up by the falling edge of H8YNC. The output of counter 11 is input to decoder 12.

デコーダ12の出力は4ビツトレジスタ17の出力骨々
に対応する信号同志がアンドゲート13〜16にて論理
積がとられ、それらがオアゲート18を介し【出力サレ
る。レジスタ17はファームウェアアクセスタイム、シ
リアルプリンタアクセスタイムの割シ付Ut行うための
もので、ソフト的に任意の値を設定することが可能とな
っている。
The outputs of the decoder 12 are ANDed by the AND gates 13 to 16 of the signals corresponding to the outputs of the 4-bit register 17, and are outputted via the OR gate 18. The register 17 is used to allocate firmware access time and serial printer access time, and can be set to any value using software.

今、レジスタ17に例に’ 0001 ’の値が設定さ
れると、オアゲート18出力はH8YNCのカウント値
に応じてH8YNCの周期で第5図に示すようにレジス
タの17の″11が立っているビットに対応するカウン
ト値になったときのみ、論理“11を出力することにな
る。この出力(オアゲート18)はH8YNCと論理積
(アンドゲート21)がとられ、シリアルプリンタアク
セス許可タイムとなる。反対にオアゲート18が論理′
″Omの区間は、ファームウェアアクセス許可タイムと
して充当されることになる。
Now, when the value of '0001' is set in the register 17, the output of the OR gate 18 will be set to ``11'' of the register 17 at the cycle of H8YNC according to the count value of H8YNC as shown in Figure 5. A logic "11" is output only when the count value corresponding to the bit is reached. This output (OR gate 18) is ANDed with H8YNC (AND gate 21) and becomes the serial printer access permission time. On the other hand, OR gate 18 is logic'
The section ``Om'' will be used as the firmware access permission time.

以上説明の機にレジスタ17にセットする値を変えるこ
とによって、シリアルプリンタアクセスタイムとファー
ムウェアアクセスタイムの比率が自由に変えられること
が明らかである。
From the above explanation, it is clear that by changing the value set in the register 17, the ratio between the serial printer access time and the firmware access time can be changed freely.

この様に本発明の主旨は、CRTC以外の各要求に対す
るアクセス比率(サービス)をダイナミックに変えるこ
とが可能な方式全提供することにある。
As described above, the gist of the present invention is to provide an entire system that can dynamically change the access ratio (service) for each request other than CRTC.

尚、本発明実施例にて説明嘔れたレジスタ17のかわシ
に各ビットに対応したスイッチを設けることによシ半固
定的にアクセス比率を変えることも可能である。上述し
た手段はあくまでも本発明を実現するための一つの手法
であり、これらの他にも様々な手段で実現することが可
能であることは容易に想定できよう。
Incidentally, it is also possible to change the access ratio in a semi-fixed manner by providing a switch corresponding to each bit in the register 17, which was explained in the embodiment of the present invention. The above-mentioned means are just one method for realizing the present invention, and it is easily assumed that the present invention can be realized by various other means.

〔発明の効果〕〔Effect of the invention〕

以上説明の様に本発明に従えばアクセス比率をダイナミ
ックに切シ換えることによシステム構築処理スピードア
ップが計れる。又、同一ハードウェア構成にて抛々のシ
ステム構築を最適にはかることが出来る。
As explained above, according to the present invention, the system construction processing speed can be increased by dynamically switching the access ratio. Furthermore, it is possible to optimally construct multiple systems using the same hardware configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示すブロック図、第2図〜第
4図は本発明実施例の動作を説明するために引用した図
、第5図は本発明実施例の動作を示すタイミングチャー
トである。 11・・・カウンタ、12・・・デコーダ、13〜16
・19・21・・・アンドゲート、17・・・レジスタ
、18・・・オアゲート、20・・・インバータf−)
。 出願人代理人  弁理士 鈴 江 武 彦第1図 第2 図
Fig. 1 is a block diagram showing an embodiment of the present invention, Figs. 2 to 4 are diagrams cited to explain the operation of the embodiment of the present invention, and Fig. 5 is a timing diagram showing the operation of the embodiment of the present invention. It is a chart. 11...Counter, 12...Decoder, 13-16
・19・21...AND gate, 17...Register, 18...OR gate, 20...Inverter f-)
. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 表示以外に複数のアクセス要因を持ち、これら要因に従
がいディスプレィメモリをアクセスして所望の出力を得
る表示システムにおいて、表示以外の上記アクセス要因
に対するアクセスタイムの割付けが外部から設定記憶さ
れるレジスタもしくはスイッチ類の記憶回路と、該記憶
回路に設定記憶された値と表示の際に使用される水平同
期信号をカウントした値を得、このカウント値が上記記
憶回路に設定された有効ビット位置に対応する値となっ
たときのみ有意信号を出力するゲート手段とを具備し、
該ゲート出力の論理状態に従がいそれぞれの要因に対し
アクセス許可タイム充当することを特許とする表示シス
テム。
In a display system that has multiple access factors other than display and accesses the display memory according to these factors to obtain a desired output, a register or a register in which access time assignments for the above access factors other than display are set and stored externally is used. Obtain a value obtained by counting the memory circuit of the switches, the value set and stored in the memory circuit, and the horizontal synchronization signal used for display, and this count value corresponds to the effective bit position set in the memory circuit. and gate means for outputting a significant signal only when the value is reached,
This is a patented display system that allocates access permission time to each factor according to the logic state of the gate output.
JP19155885A 1985-08-30 1985-08-30 Display system Pending JPS6250888A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19155885A JPS6250888A (en) 1985-08-30 1985-08-30 Display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19155885A JPS6250888A (en) 1985-08-30 1985-08-30 Display system

Publications (1)

Publication Number Publication Date
JPS6250888A true JPS6250888A (en) 1987-03-05

Family

ID=16276670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19155885A Pending JPS6250888A (en) 1985-08-30 1985-08-30 Display system

Country Status (1)

Country Link
JP (1) JPS6250888A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034243A (en) * 1988-11-04 1991-07-23 Hitachi, Ltd. Method for magnetic orientation of magnetic recording medium using Meissner effect of high Tc superconductor
JPH04124592U (en) * 1991-04-26 1992-11-13 スズキ株式会社 lorry
US5530609A (en) * 1993-05-31 1996-06-25 Tdk Corporation Magnetic recording/reproducing method using a thin film magnetic

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034243A (en) * 1988-11-04 1991-07-23 Hitachi, Ltd. Method for magnetic orientation of magnetic recording medium using Meissner effect of high Tc superconductor
JPH04124592U (en) * 1991-04-26 1992-11-13 スズキ株式会社 lorry
US5530609A (en) * 1993-05-31 1996-06-25 Tdk Corporation Magnetic recording/reproducing method using a thin film magnetic

Similar Documents

Publication Publication Date Title
US4485378A (en) Display control apparatus
US4500875A (en) Device for displaying digital information incorporating selection of picture pages and/or resolution enhancement
EP0149316A2 (en) Video display address generator
EP0200036B1 (en) Method and system for displaying images in adjacent display areas
US5422657A (en) Graphics memory architecture for multimode display system
WO1981003234A1 (en) Apparatus for the display and storage of television picture information by using a memory accessible from a computer
JPS5848106B2 (en) Cursor display method
EP0068882A2 (en) A CRT display device with a picture-rearranging circuit
JPS6037477B2 (en) display device
JPS6250888A (en) Display system
US4581611A (en) Character display system
JPS60140294A (en) Bit mapping type video display unit
US4742347A (en) Refreshing circuit for multi-panel display
JPS6252874B2 (en)
KR100569805B1 (en) Screen display system
GB2199678A (en) Pixel data memory
JPS6213689B2 (en)
JPS607478A (en) Image display
JPS58194090A (en) Display unit
JPS61219082A (en) Display controller
JP2969645B2 (en) Time slot replacement circuit
JPS58211781A (en) Pattern display for display unit
JPH0469908B2 (en)
JPS6221191A (en) Display controller
JPS6373292A (en) Character display device