JPS62502576A - 高速正弦および余弦発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高速正弦および余弦発生装置 見豆立！μ 本発明は正弦および余弦関数値を迅速かつ正確に発生する装置に関する。

三角関数ｓｉｎθ　およびｃｏｓθ　は多くの分野で広く使用されている１種々 の応用用途で要求される精度および値の計算に必要な速度は応用用途の領域に大 幅に依存する。しかし、近年の一般的傾向としてこれら三角関数を発生する装置 に対しより高い精度とより速い速度の両方が要求されている。

正弦および余弦を計算する従来技術に従う手法は大きく３つのカテゴリに分類さ れる。即ち多項式を用いた級数展開、内挿を用いたあるいは用いないルックアッ プ・テーブルおよび特殊技法である。

級数による正弦および余弦の計算は周知のオイラの公式 ％式％（１） に基づいている。ここでｊは−１の平方根を表わし、θはラジアンで表現されて いる。ｅｊ＃が中級数に展開され、実数および虚数の項を分離すると次のような 正弦および余弦に対する級数展開が得られる。

この級数展開は可成迅速に収束する。何故ならば、これらは分母に階乗の項を有 しているからである。多項式を近似する他の関数を用いることにより更に速い収 束が得られるが、基本原理は同一であり１級数の複数個の項が計算され２組合わ されて所望の関数が形成される。

（例えば倍精度で動作している３２ビツト・マシンのように）高い精度が要求さ れる場合には、級数展開アルゴリズムは一般にある応用用途にとって十分な程速 く結果を与えない１例えば、これらのアルゴリズムが典型的なマイクロプロセッ サ上で実現されると、浮動小数点プロセッサの助けをかりても正弦値を計算する のに１００から１５０マイクロ秒が必要である。これはある応用用途に対しては 極めて長い。

計算を回避し、速度を改善する正弦および余弦を計算する他の方法は直接ルック アップ・テーブルを引く方法である。極端な場合、決定したい関数のすべての値 を記憶し、単にメモリにアクセスすることにより所望の値を発生することができ る。しかし高い精度が要求される場合にはこの方法では膨大な量の記憶装置を必 要とする。

例えば、角が２４ビツトの精度で表わされる場合、関数の２２４の値を決定する 必要があるが、これには１ワードが２４ビツトの場合２４　Ｘ　２２４（約４　 Ｘ　１０”）ビットのルックアップ・テーブルを必要とする。

この膨大な記憶容量を減少させるために従来技術のルックアップ・テーブル法で は角を　７ｃ／２に制限しており、θが小なるときｓｉｎθ＝θなる近似を利用 する内挿法を使用している。従って　θ＝θ、＋Δθなるとき、三角恒等式は次 のようになる。

ｓｉｎθ＝　ｓｉｎθ、十（Δθ）（ｃｏｓθ□）（４）この方法は１回の乗算 と１回の加算を必要とするがルックアップ・テーブルの記憶容量に対する要求を 大幅に緩和している。

−（Ｎ−１）／２ 近似が成立するためにはΔθは２　より小でなければならないことが示される。

２進表現を使用するシステムにあっては、この要求は（Ｎを正弦および余弦関数 の所望の精度とするとき）Ｎが偶数ならΔθの最大許容値は２Ｘ２　または２　 に、θ、はＮ／２ビツトで表現することに等しい。換言するとルックアップ・テ ーブルは各々Ｎビットより成る２（Ｎ／２　）のエン１〜りを含む必要がある１ 例えば２４ビツトの精度の装置でｓｉｎθを得るためには各ルックアップ・テー ブルは２１２ワードを有さなければならない。

正弦および余弦を計算する他の方法では多項式展開もテーブル・ルックアップも 使用しない。その１つの方法はジェー・イー・ボルダが開発した座標引用ディジ タル計算機（ＣＯＲＤＩＣ）技法として知られている。これについてはｒｃＯＲ ＤＩＣ三角関数計算技法」、アイ・アール・イー・トランズアクションズ・オン ・エレクトロニック・コンピュータ、ＥＣ−８，１９５８年９月に述べられてい る。この技法は正弦および余弦だけでなく他の関数を計算するために殆どのカリ キュレータで使用されている。基本的にはこの技法は次の等式を使用する。

このようにしてθはユニークな（前爪って定められた）大きさを有する角の級数 で近似され、その結果この方法は一連の加算およびシフト（２の巾乗の関係によ る）とそれに続く１回の乗算だけから成る。この方法は小さな記憶容量しか要求 せず、その操作は本質的に繰返しと逐次操作より成る。

級数展開法は汎用計算機で広く使用され、関数発生サブルーチンとして実現され ている。テーブル・ルックアップ法はしばしばイメージ処理およびロボット（こ の場合には関数値は極めて速く発生する必要がある）で使用される。Ｃ０ＲＤＩ Ｃ法は簡単化のために速度および精度が一般に犠牲とされ得るカリキュレータで 主として使用されている。しかし問題はこれらの方法はいずれも高い精度と速い 速度を有して正弦および余弦を発生することができない点にある。

図面の簡単な説明 第１図は２４ビツトの２進ワードで表わされた角θの３分割法を示す図、第２図 は２分割された角θで正弦関数を発生させる装置を示す図、第３図は４分割され た角θで正弦関数を発生させる装置を示す図、第４図は４分割された角０で余弦 関数を発生させる装置を示す図、第５図は近似手法を使用する第３図の装置の変 形を示す図である。

茜遡４０Ｅ毘 本発明の原理に従い、その三角関数を発生したい角を複数個の成分角に分割する ことによって正確な正弦および余弦関数が得られる。三角関数値は成分角の正弦 および余弦値を取り出し、それらを特定の三角方程式に従って線形結合すること により形成される。正弦および余弦値をルックアップ・テーブルから取り出し、 その値を並列に組合わせることにより速い計算速度が実現される。

その関数値をめたい角を角のディジタル表現で使用される基数に基づく複数個の 成分角に分割し、更に必要なルックアップ・テーブルがほぼ同じ大きさになるよ うな成分角を生成することにより速い計算速度が促進され、メモリの大きさが小 さくできる。

群１μζ睨朋− 角θが２つの成分角（ＡおよびＢ）の和として表現できるものとすると、その角 の正弦および余弦は夫々の成分角の正弦および余弦により次のように表現される ことは良く知られている。

５ｉｎ（Ａ　十Ｂ　）＝ｓｉｎＡ　ｃｏｓＡ　＋ｃｏｓＡ　ｓｉｎ　Ｂ　（６） ｃｏｓ（Ａ　＋　Ｂ）＝ｃｏｓＡ　ｃｏｓＢ　−５ｉｎＡ　５ｉｎＢ　（７）事 実、前述の（内挿を使用する）従来技術のテーブル・ルックアップ技法では角Ｂ が要求される精度に依存するある値より小となるよう角ＡとＢに角θを分割して この三角恒等式を使用している。三角恒等式（６）および（７）は角θの３分割 、４分割および他の分割に拡張できるが一般には実現されていない。

三角関数値を正確に形成する本発明の装置は前述の恒等式を使用しているが、角 θの分割法が特殊である。角θはθの値またはその成分角の値に基づいてではな く角θのディジタル表現に厳密に従って成分角に分割される。

更に詳細に述べると、角θは次のように分割される。即ち成分角の各々が角θを 規定するディジットの互いに素な部分集合によって表わされ、かつその結果得ら れる互いに素な部分集合の各々の中のディジットの数は所望の三角関数を形成す るのに要求されるハードウェア全体を減少させるように選択される。角θとその ディジタル表現の間の対応関係が形成されねばならないこと、および０のディジ タル表現が０ラジアンに対応し、最大のディジタル表現がπ／２ラジアンに対応 すると最も効率が良いことに注意すべきである。

第１図は本発明に従い２４ビツトの２進ワードで表わされた角θの３分割状態を 示している。角θは角Ａ、ＢおよびＣに分割されており、角Ａは角θを規定する ２進数の上位８ビツトによって完全に規定されており、角Ｃは角θを規定する２ 進ワードの下位８ビツトによって完全に規定されており、角Ｂは角θを規定する ２進ワードの中間８ビツトによって完全に規定されている。第１図は単に本発明 を説明するものであり、異なるワードの大きさ、３分割以外の分割、および２進 以外の角θの表現も本発明の範囲内に入ることを理解されたい。

第２図は、角θを２分割して正弦関数を発生する装置を示している。説明の便宜 上、角θは２４ビツトとしている。第２図において、角θはθの上位１２ビツト で規定された角Ａとθの下位１２ビツトで規定された角Ｂに分割されている。角 Ａは正弦テーブル１００および余弦テーブル１１０に加えられる。同様に、角Ｂ は正弦テーブル１２０および余弦テーブル１３０に加えられる。テーブル１２０ および１３ｏは　１／２２４刻みで、ｏがら（２”−１）／２”までの角に対す る正弦値および余弦値を含んでおり、テーブル１００および１１０は１／２”刻 みで０から＜２”−２”＞／２”　までの角に対する正弦値および余弦値を含ん でいる。テーブル１００および１３０の出力は乗算器１４０に加えられ、テーブ ル１１０および１２０の出力は乗算器１５０に加えられる。乗算器１４０および １５０によって形成された積は加算回路１６０で組合わされ、適用可能な三角方 程式に従って正弦関数が形成される。

第２図の装置は内挿技法よりも多少多くのハードウェアを必要とするが、内挿技 法と異なり、第２図の装置はその大きさのルックアップ・−プルを必要とするこ となくより高い精度を提供する。

本発明の原理に従い、角θが２つ以上の角に分割されるとき更に有利な結果が得 られる。例えば第１図に示す角θの２進表現の分割を用いると、角θの正弦は第 ３図に示す装置で実現され、角θの余弦は第４図に示す装置で実現される。第３ 図において、角Ａを規定する８ビツトは正弦ルックアップ・テーブル１０および 余弦ルックアップ・テーブル１１に加えられる。同様に、角Ｂを規定する８ビツ トは正弦ルックアップ・テーブル１２および余弦ルックアップ・テーブル１３に 加えられる。最後に角Ｃを規定する８ビツトは正弦ルックアップ・テーブル１４ および余弦ルックアップ・テーブル１５に加えられる。

角θを角Ａ、角Ｂおよび角Ｃに分割すると次の三角恒等式が成立する。

５ｉｎ（Ａ＋Ｂ＋Ｃ）＝ｓｉｎＡ　ｃｏｓＢ　ｃｏｓｃ−ｓｉｎＡ　５ｉｎＢ　 ５ｉｎＣ＋ｃｏｓＡ　５ｉｎＢ　ｃｏｓｃ＋５ｉｎＡ　ｃｏｓＢ　５ｉｎＣ従っ て、異なるルックアップ・テーブルの異なる出力が異なる乗算器に加えられる。

詳細に述べると第３図において乗算器２１はｓｉｎ　Ａテーブル１０およびｃｏ ｓＢテーブル１３から入力を受信する。乗算器２１の出力はｃｏｓｃテーブル１ ５から第２の入力を受信する乗算器２２に加えられる。従って乗算器２２の出力 信号は前述の三角恒等式において第１の順を形成する。乗算器２３はｓｉｎ　Ａ テーブル１０およびｓｉｎ　Ｂテーブル１２から入力を受信する。乗算器２３の 出力はｓｉｎ　Ｃテーブル１４から第２の入力を受信する乗算器２４に加えられ る。従って乗算器２４の出力信号は前述の三角恒等式の第２項を形成する。乗算 器２５はｃｏｓＡテーブル１１およびｓｉｎ　Ｂテーブル１２から入力を受信す る６乗算器２５の出力は乗算器２６（これはｓｉｎ　Ｃテーブル１４から第２の 入力を受信する）に加えられる。従って、乗算器２６の出力は前述の三角恒等式 の第３項を形成する。最後に乗算器２７はｃｏｓＡテーブル１１およびｃｏｓ　 Ｂテーブル１３から入力を受信する。乗算器２７の出力はｃｏｓｃテーブル１５ から第２の入力を受信する乗算器２８に加えられる。乗算器２８の出力は前述の 三角恒等式中の第４（最後）の項を形成する。乗算器２２，２４，２６および２ ８の４つの出力はこれら４つの項を適当に加減算する加算回路３０に加えられる 。加算回路３０の出力は入力角θの２４ビツトの正弦値を形成する。

第４図は第３図と殆ど同一であるが、唯一の相異はルックアップ・テーブル１０ 〜１５と乗算器２１〜２８の間の接続にある。乗算器１０〜１５に対する接続お よび加算回路３０における加算または減算の選択は次式で示す角（Ａ＋Ｂ＋Ｃ） の余弦に対する三角恒等式に従って実行される。

ｃｏｓ（Ａ＋Ｂ＋Ｃ）＝ｃｏｓＡ　ｃｏｓＢ　ｃｏｓｃ−ｃｏｓＡ　５ｉｎＢ　 ５ｉｎＣ−ｓｉｎＡ　５ｉｎＢ　ｃｏｓｃ−ｓｉｎＡ　ｅｏｓＢ　５ｉｎＣ第３ 図および第４図の正弦および余弦ルックアップ・テーブルの各々は８ビツト入力 を有しており、従ってルックアップ・テーブルの各々はわずか２＠のエントリ、 即ち２５６ワードを有すればよい、しかし各ワードは要求される精度の正弦およ び余弦関数を与えるビット数を有することができる。第３図の各々２５６ワード から成る　６つのテーブルの総メモリ必要量は、第２図の各々４０９６ワードか ら成る４つのテーブルの総メモリ必要量と比べるとはるかに少なく、約４億ワー ドの単一のルックアップ・テーブルのメモリ必要量と比べると更にはるかに少な い。角θを３つの成分に分割することの利点は所望の精度のレベルが増したとき に増大する。

先に指摘した如く、第３図および第４図の装置の出力の値の精度はルックアップ ・テーブルの大きさの関数ではなく、ルックアップ・テーブルのワード長の関数 である。第３図および第４図の過程は近似ではないので、記憶するワードの大き さを増すことのみが精度の向上に対して要求される。しかし、一度山力における 精度のレベルが選択されると、前述した近似手法が更に所望の記憶容量を減少さ せるために適用できる。

第５図は角Ｃが極めて小さく、その正弦および余弦が近似できることによって近 似手法を使用する第３図の装置の変形を示すｍ　５ｉｎＣテーブル１４は角それ 自身によって置き換えられ、ｃｏｓＣテーブル１５は除去されている。　ｃｏｓ ｃは１で近似されているので、乗算器２２および２６はまた除去されており、乗 算器２１および２５の出力が直接加算回路３０に加えられることが許容されてい る。

近似手法が本発明の原理と関連して使用される場合、角θの分割は幾分具なった 方法に従う。詳細に述べると、所望の出力精度Ｐが与えられると、（Ｐ＋１）／ ２　の整数部分に相応する数の上位ビットが選択され、角ＡとＢの間で等分され 、入力角の残りのビットは角Ｃに割当てられる。所望の出力精度が入力ディジッ トの精度（および入力ディジット数）に等しい場合には入力ワード・ディジット の上位半分は角ＡとＢの間で分割され、その結果メモリ必要量は更に少なくなる 。このような角の分割を行なうと、例えば第５図の回路は各々わずか６４ワード を有する４つのルックアップ・テーブルを必要とすることになる。

ＦＩＧ、１ θ １　２−−−−−−−−一−−−−−−−−’−−−−−−−−−−一−−−− −−−−−−−−−−−−−２４八　日　Ｃ ＦＩＧ、２ 省 国際調査報告 ＡＮＮＥＸ　Ｔｏ　Ａ４　１ＮＴＥＲＮＡＴＩＯＮＡＬ　５ＥＡＲＣＨＲＥＰＯ ＲＴ　ＯＮ

Claims (10)

【特許請求の範囲】
1. １．ＫＹ個の可能な入力信号に応動して関数値を発生する基数Ｋ，Ｍ桁より成る 数によって表わされるディジタル信号に応動する超越関数発生器であって、該発 生器は： 前記Ｍのディジットを前記ディジタル信号の前記数値表現中において互いに隣接 するディジットの互いに素なる部分集合に分割し、この場合各部分集合中のディ ジットの数はＮを部分集合の数とするとき商Ｍ／Ｎの整数部分Ｉより小でなく、 Ｉ＋１を越さないよう分割する手段と； 前記互いに素なる部分集合の各々に応動する第１の超越関数値発生手段と； 前記互いに素なる部分集合の各々に応動する第２の超越関数値発生手段と； 前記第１および第２の超越関数値発生手段の出力信号を組合わせて前記関数発生 器の出力信号を形成する手段とより成ることを特徴とする超越関数発生器。
2. ２．入力信号のＭビットの信号表現に応動する超越関数発生器において、該発生 器は： 前記Ｍビット信号中の互いに隣接するビットの互いに素なる部分集合に前記Ｍビ ットを分割し、この場合、前記部分集合の各々の中のビットの数はＮを部分集合 の数とするとき商Ｍ／Ｎの整数部分Ｉより小でなく、Ｉ＋１を越さないよう分割 する手段と； 前記互いに素なる部分集合の各々に応動する第１の超越関数値発生手段と； 前記互いに素なる部分集合の各々に応動する第２の超越関数値発生手段と； 前記第１および第２の超越関数値発生手段の出力信号を組合わせて前記関数発生 器の出力信号を形成する手段とを含むことを特徴とする超越関数発生器。
3. ３．第１項記載の装置において前記超越関数は正弦三角関数であることを特徴と する装置。
4. ４．第１項記載の装置において前記超越関数は余弦三角関数であることを特徴と する装置。
5. ５．第１項記載の装置において前記第１および第２の超越関数発生手段はルック アップ・テーブルであることを特徴とする装置。
6. ６．ＫＭ個の可能な入力信号に応動して基数ＫのＰ桁内の精度で関数値を発生す る基数Ｋ，Ｍ桁より成る数によって表わされるディジタル信号に応動する超越関 数発生器において、該発生器は： 前記ＭディジットをＪを数［（Ｐ／２）＋（１／２）］の整数部分として前記Ｍ 桁の数の上位Ｊ桁を含むディジットの上位の組と、残りのＭ−Ｊ桁を含むディジ ットの下位の組に分割する手段と； 前記上位Ｊ桁を前記ディジタル信号の前記数値表現中において互いに隣接するデ ィジットの２つの互いに素なる部分集合に分割し、この場合前記部分集合の各々 中のディジットの数はＮを部分集合の数とするとき商Ｊ／Ｎの整数部分Ｉより小 でなく、Ｉ＋１を越さないように分割する手段と； 前記互いに素なる部分集合の各々に応動する第１の超越関数値発生手段と； 前記互いに素なる部分集合の各々に応動する第２の超越関数値発生手段と； 前記第１および第２の超越関数値発生手段の出力信号とディジットの前記下位の 組を組合わせて前記関数発生器の出力信号を形成する手段とを含むことを特徴と する超越関数値発生器。
7. ７．第６項記載の装置において、前記第１の超越関数発生手段は正弦ルックアッ プ・テーブルより成り、前記第２の超越関数発生手段は余弦ルックアップ・テー ブルより成ることを特徴とする装置。
8. ８．角のＭビット表現に応動してＰビット内の精度で関数値を発生する超越関数 発生器において、該発生器は： 前記ＭビットをＪを［（Ｐ／２）十（１／２）］の整数部分として前記角の上位 Ｊビットを含む上位のビットの組と残りのＭ−Ｊビットを含む下位のビットの組 に分割する手段と； 前記上位Ｊビットを各々ほぼ等しい数を有する隣接ビットの２つの互いに素なる 部分集合（ＡおよびＢ）に分割する手段と； 前記隣接ビットの部分集合Ａに応動してｓｉｎＡ出力信号を発生する第１の正弦 ルックアップ・テーブルと；前記隣接ビットの部分集合Ａに応動してｃｏｓＡ出 力信号を発生する第１の余弦ルックアップ・テーブルと；前記隣接ビットの部分 集合Ｂに応動してｓｉｎＢ出力信号を発生する第２の正弦ルックアップ・テーブ ルと；前記隣接ビットの部分集合Ｂに応動してｃｏｓＢ出力信号を発生する第２ の余弦ルックアップ・テーブルと；前記出力信号ｓｉｎＡ，ｓｉｎＢ，ｃｏｓＡ およびｃｏｓＢを組合わせて前記関数発生器の出力信号を形成する手段より成る ことを特徴とする超越関数発生器。
9. ９．第８項記載の装置において、前記組合せを行なう手段は線形結合ｓｉｎＡｃ ｏｓＢ＋ｃｏｓＡｓｉｎＢを発生することを特徴とする装置。
10. １０．第８項記載の装置において、前記組合せを行なう手段は線形結合ｓｉｎＡ ｓｉｎＢ−ｃｏｓＡｃｏｓＢを発生することを特徴とする装置。