JPS6249942B2 - - Google Patents

Info

Publication number
JPS6249942B2
JPS6249942B2 JP54146237A JP14623779A JPS6249942B2 JP S6249942 B2 JPS6249942 B2 JP S6249942B2 JP 54146237 A JP54146237 A JP 54146237A JP 14623779 A JP14623779 A JP 14623779A JP S6249942 B2 JPS6249942 B2 JP S6249942B2
Authority
JP
Japan
Prior art keywords
time
data
input
register
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54146237A
Other languages
Japanese (ja)
Other versions
JPS5669582A (en
Inventor
Takashi Orimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP14623779A priority Critical patent/JPS5669582A/en
Publication of JPS5669582A publication Critical patent/JPS5669582A/en
Publication of JPS6249942B2 publication Critical patent/JPS6249942B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G5/00Setting, i.e. correcting or changing, the time-indication

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 この発明は所定のキー操作により時刻情報をセ
ツトする計時機能を有する機器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device having a timekeeping function that sets time information by operating a predetermined key.

従来の電子時計や時計機能付小型電子式計算機
では、電池の交換時等に例えばテンキー等の所定
のキーを操作して現在時刻をセツトできるように
したものがある。この場合、例えば現在時刻とし
て1時23分をセツトするときには、□1 TM □2
□3 TM SETのようにテンキー、TMキー、SET
キーの操作を行なう。また、時差のある国の時刻
等、現在時刻とは時間桁のみ異なる時刻を入力す
ることができる別時計機能を持つたものでは、別
時刻として時間桁の数値をテンキーにより入力し
たのち、TM,DUAL,SETのごとくキー操作を
行なつて別時刻のセツトを行なう。このように従
来の時刻セツト方式は現在時刻と別時計の時刻で
夫々キー操作が異なり、またキー操作回数が多
く、別時計を指定するキーを必要とする等煩雑な
ものであつた。
2. Description of the Related Art Some conventional electronic watches and small electronic calculators with a clock function allow the user to set the current time by operating a predetermined key, such as a numeric keypad, when replacing a battery or the like. In this case, for example, to set 1:23 as the current time, □1 TM □2
□3 Numeric keypad, TM key, SET like TM SET
Perform key operations. In addition, if the device has a separate clock function that allows you to input a time that differs only in the hour digits from the current time, such as the time in a country with a time difference, after entering the value in the hour digits as a different time using the numeric keypad, TM, Use keys such as DUAL and SET to set a different time. As described above, the conventional time setting method is complicated in that the key operations are different depending on the current time and the time of a different clock, the number of key operations is large, and a key for specifying the different clock is required.

この発明は上記の点に鑑みてなされたもので、
その目的とするところは、時刻セツト時のキー操
作回数が少なくて確実にセツトできる計時機能を
有する電子機器を提供することにある。
This invention was made in view of the above points,
The object of the present invention is to provide an electronic device having a timekeeping function that allows the time to be set reliably with a small number of key operations when setting the time.

以下、この発明別時計機能を有する電子時計に
適用した一実施例を図面を参照して説明する。第
1図において1はキー入力部で、このキー入力部
1はモードスイツチ1a、セツトキー1b、テン
キー及び小数点キー1cを備えている。上記モー
ドスイツチ1aはSETモード、TIMEモード、
DUALモードの切り換えを行なうもので、SETモ
ードは現在時刻あるいは別時刻のセツトを行なう
際に設定するモード、TIMEモードは現在時刻を
表示する際に設定するモード、DUALモードは別
時刻を表示する際に設定するモードである。上記
キー入力部1より入力されたキー操作信号は各種
の動作を制御する制御部2に入力され、また上記
キー入力部1より入力された数値データは入力処
理回路3に入力される。そして発振器4から発生
する基準周波数信号を分周器5によつて分周した
1秒周期の計時用信号、タイミング信号発生回路
6から発生する各種のタイミング信号が制御部2
に入力されており、制御部2はこれら計時用信
号、タイミング信号に基づき所定の制御動作を実
行する。
Hereinafter, an embodiment applied to an electronic timepiece having a timepiece function according to the invention will be described with reference to the drawings. In FIG. 1, 1 is a key input section, and this key input section 1 is equipped with a mode switch 1a, a set key 1b, a numeric keypad, and a decimal point key 1c. The mode switch 1a above is set to SET mode, TIME mode,
This is used to switch the DUAL mode. SET mode is the mode to set when setting the current time or another time, TIME mode is the mode to set when displaying the current time, and DUAL mode is when setting the current time. This is the mode to be set to. Key operation signals input from the key input unit 1 are input to a control unit 2 that controls various operations, and numerical data input from the key input unit 1 is input to an input processing circuit 3. A one-second period clock signal obtained by frequency-dividing the reference frequency signal generated from the oscillator 4 by the frequency divider 5 and various timing signals generated from the timing signal generation circuit 6 are sent to the control unit 2.
The control unit 2 executes a predetermined control operation based on these clock signals and timing signals.

レジスタ部7は1桁4ビツト構成で12桁のシフ
トレジスタからなるAレジスタ、Bレジスタ、C
レジスタ、D〜Nレジスタを有している。Aレジ
スタは置数回数、小数点桁数、表示用データーを
一時記憶するもので、キー入力部1から出力され
た数値データは入力処理回路3、ゲート回路G1
を介して入力され、あるいはアダー回路8の演算
結果データのうち表示すべきデータがゲート回路
G1を介して入力される。Aレジスタは第2図に
示すように、その1桁目に置数回数、2桁目に小
数点桁、3〜12桁に数値データが記憶される。置
数回数はテンキー1cが操作され、一連の数値デ
ータ(時刻)が入力されるときその桁数がアダー
回路8の演算により計数されて得られるものであ
る。また小数点桁は小数点キー1cの操作に基づ
く小数点位置を示すもので、この小数点キー1c
は午後を示すPMセツトキーとして用いられる。
Aレジスタに入力されたデータはこのAレジスタ
タから出力されるとゲート回路G1を介して再び
Aレジスタに入力され、循環保持される。またA
レジスタ内の表示すべきデータは表示処理回路9
に送られて所定の処理を受けたのち表示部10に
て表示される。更にAレジスタ内のデータはセレ
クタ11を介してアダー回路8に送られ、後述す
る所定の演算が実行される。そしてその演算結果
はゲート回路G1、ゲート回路G2、ゲート回路
G3、ゲート回路G4の何れかを介して対応するA
レジスタ、Bレジスタ、Cレジスタ、D〜Nレジ
スタにそれぞれ入力される。このためゲート回路
G1〜G4はともに制御部2の制御信号により開閉
制御される。またセレクタ11も制御部2からの
制御信号により、Aレジスタ〜Nレジスタのうち
何れかのレジスタからのデータをアダー回路8に
選択出力させるかのセレクト動作を実行する。更
にアダー回路8も制御部2からの加算指令、減算
指令等の命令信号にもとづき、セレクタ11を介
して入力したデータに対する演算を実行する。こ
の場合、アダー回路8は時刻が入力されるときの
前記置数回数を算出するための演算、Aレジスタ
に入力されたキーデータから表示すべき時刻デー
タを算出するための演算及び前記計時用信号が制
御部に入力される毎に計時動作として計時用レジ
スタの秒の桁に「+1」加算を行なう等の演算を
実行する。
The register section 7 consists of A register, B register, and C register consisting of a 12-digit shift register with each digit consisting of 4 bits.
It has registers D to N. The A register temporarily stores the number of inputs, the number of decimal places, and display data, and the numerical data output from the key input section 1 is sent to the input processing circuit 3 and the gate circuit G1.
or the data to be displayed out of the calculation result data of the adder circuit 8 is input to the gate circuit.
Input via G1 . As shown in FIG. 2, the A register stores the number of inputs in the first digit, the decimal point digit in the second digit, and numerical data in the third to 12th digits. The number of entered numbers is obtained by counting the number of digits by the adder circuit 8 when the ten key 1c is operated and a series of numerical data (time) is input. The decimal point digit indicates the decimal point position based on the operation of the decimal point key 1c.
is used as a PM set key to indicate the afternoon.
When the data input to the A register is output from the A register, it is input again to the A register via the gate circuit G1 and is held in circulation. Also A
The data to be displayed in the register is sent to the display processing circuit 9.
After being sent to the computer and subjected to predetermined processing, it is displayed on the display section 10. Furthermore, the data in the A register is sent to the adder circuit 8 via the selector 11, and a predetermined operation described later is executed. The calculation results are gate circuit G 1 , gate circuit G 2 , gate circuit
G 3 , the corresponding A via either gate circuit G 4
The signals are input to the register, B register, C register, and D to N registers, respectively. For this reason, the gate circuit
The opening and closing of G 1 to G 4 are both controlled by control signals from the control section 2 . Further, the selector 11 also performs a selection operation to select and output data from any one of registers A to N to the adder circuit 8 in response to a control signal from the control unit 2. Furthermore, the adder circuit 8 also executes calculations on data input via the selector 11 based on command signals such as addition commands and subtraction commands from the control section 2. In this case, the adder circuit 8 performs calculations for calculating the number of inputs when the time is input, calculations for calculating time data to be displayed from the key data input to the A register, and the clock signal. Each time the value is input to the control section, an operation such as adding "+1" to the seconds digit of the timekeeping register is executed as a timekeeping operation.

Bレジスタは3桁または4桁の数値データとし
て入力される現在時刻データ記憶用に設けられた
レジスタであり、第2図に示すようにその12桁目
に午前/午後データ、8、7桁目に時データ、
6、5桁目に分データ、4、3桁目に秒データが
記憶される。なお午前/午後データは、時刻入力
時に小数点キー操作されると午後が指定されて
“1”として入力され、他方小数点キーが操作さ
れなければ午前が指定されて“0”として入力さ
れるものである。
The B register is a register provided to store current time data input as 3-digit or 4-digit numerical data, and as shown in Figure 2, the 12th digit is AM/PM data, and the 8th and 7th digits are AM/PM data. to time data,
Minute data is stored in the 6th and 5th digits, and second data is stored in the 4th and 3rd digits. For AM/PM data, if the decimal point key is operated during time input, PM will be specified and input as "1", and if the decimal point key is not operated, AM will be specified and input as "0". be.

Cレジスタは1桁または2桁の数値データとし
て入力される別時刻データ記憶用に設けられたレ
ジスタであり、第2図に示すように上記Bレジス
タと同様の構成とされる。またD〜Nレジスタは
演算用に多数設けられているレジスタである。そ
してBレジスタ、Cレジスタ、D〜Nレジスタは
ともにその入力データを図示する循環回路にて循
環保持し、またセレクタ11のセレクト動作によ
つてアダー回路8に送出する。
The C register is a register provided for storing separate time data input as one-digit or two-digit numerical data, and has the same configuration as the B register described above, as shown in FIG. Further, the D to N registers are registers provided in large numbers for calculations. The input data of the B register, C register, and D to N registers are cyclically held in the illustrated circulation circuit and sent to the adder circuit 8 by the selection operation of the selector 11.

現在時刻または別時刻の数値が入力されたあと
セツトキー1bが操作されると、Aレジスタ内の
データがセレクタ11、アダー回路8を介してア
ンドゲート12に直列データとして送られる。ア
ンドゲート12は、Aレジスタからのデータのう
ち1桁目に記憶されている置数回数が送られてき
たとき“1”信号として制御部2から出力される
制御信号aによつて開閉制御される。そしてアン
ドゲート12を通過した前記置数回数は4ビツト
のシフトレジスタ13に入力される。またシフト
レジスタ13に記憶された置数回数はゲート回路
から成るデコーダ14によつてデコードされ、そ
の内容が「3」または「4」のときにはそれぞれ
出力線l1またはl2から“1”信号が出力され、オ
アゲート15aを介してRS型フリツプフロツプ
16のセツト入力端子Sに入力される。また置数
回数の内容が「1」または「2」のときには出力
線l3またはl4から“1”信号が出力されオアゲー
ト15bを介してRS型フリツプフロツプ17の
セツト入力端子Sに入力される。上記フリツプフ
ロツプ16,17の各セツト出力信号はそれぞれ
ゲート回路G2またはゲート回路G3にゲート制御
信号として入力されており、これにより置数回数
の内容が「3」また「4」のときにはAレジスタ
内のデータをBレジスタに入力させ、また置数回
数の内容が「1」または「2」のときにはAレジ
スタとBレジスタ内のデータを後述するタイミン
グでCレジスタに入力させるようになつている。
なお、前記フリツプフロツプ16,17の各リセ
ツト入力端子Rには制御部2から出力される制御
信号が入力され、リセツトされるようになつてい
る。
When the set key 1b is operated after the current time or another time value is input, the data in the A register is sent to the AND gate 12 via the selector 11 and the adder circuit 8 as serial data. The AND gate 12 is controlled to open and close by a control signal a output from the control unit 2 as a "1" signal when the number of inputs stored in the first digit of the data from the A register is sent. Ru. The number of times the number passed through the AND gate 12 is input to a 4-bit shift register 13. Furthermore, the number of entered numbers stored in the shift register 13 is decoded by a decoder 14 consisting of a gate circuit, and when the content is "3" or "4", a "1" signal is output from the output line l1 or l2 , respectively. The signal is output and input to the set input terminal S of the RS type flip-flop 16 via the OR gate 15a. When the content of the number of inputs is "1" or "2", a "1" signal is output from the output line l3 or l4 and inputted to the set input terminal S of the RS type flip-flop 17 via the OR gate 15b. Each set output signal of the flip-flops 16 and 17 is input as a gate control signal to the gate circuit G2 or G3 , respectively, so that when the content of the set number is "3" or "4", the A register is inputted. The data in the A register and the B register are input to the C register at a timing to be described later when the content of the number of inputs is "1" or "2".
A control signal output from the control section 2 is input to each reset input terminal R of the flip-flops 16 and 17, so that the flip-flops 16 and 17 are reset.

次に、上記セレクタ11の一部回路構成を第3
図を用いて説明する。図中制御信号c,dは制御
部2から出力される制御信号の一部で、信号bは
フリツプフロツプ17の出力信号である。Aレジ
スタから出力されるデータは制御信号cにより開
閉されるアンドゲート18に入力される。さら
に、制御信号cはインバータ19及びアンドゲー
ト20に入力され、このインバータ19の出力は
アンドゲート21に入力される。上記アンドゲー
ト18及びアンドゲート21の出力信号はオアゲ
ート22を介して2デジツトのシフトレジスタ2
3に入力される。このシフトレジスタ23の出力
信号はアンドゲート24に入力されるとともに、
アンドゲート21に入力され、制御信号cが
“0”のときは循環保持される。上記アンドゲー
ト20には制御信号dがインバータ25を介して
入力される。このアンドゲート20の出力信号は
上記シフトレジスタ23及び信号bとともにアン
ドゲート24に入力される。さらに制御信号dは
Bレジスタからの出力データ及び信号bとともに
アンドゲート26に入力され、上記アンドゲート
24とアンドゲート26の出力信号はオアゲート
27を介してアダー回路8に送られる。
Next, a part of the circuit configuration of the selector 11 will be explained in the third section.
This will be explained using figures. In the figure, control signals c and d are part of the control signals output from the control section 2, and signal b is the output signal of the flip-flop 17. The data output from the A register is input to an AND gate 18 which is opened and closed by a control signal c. Furthermore, the control signal c is input to an inverter 19 and an AND gate 20, and the output of this inverter 19 is input to an AND gate 21. The output signals of the AND gate 18 and the AND gate 21 are sent to a 2-digit shift register 2 via an OR gate 22.
3 is input. The output signal of this shift register 23 is input to an AND gate 24, and
It is input to the AND gate 21, and when the control signal c is "0", it is cyclically held. A control signal d is input to the AND gate 20 via an inverter 25. The output signal of this AND gate 20 is inputted to an AND gate 24 together with the shift register 23 and signal b. Further, the control signal d is input to the AND gate 26 together with the output data from the B register and the signal b, and the output signals of the AND gate 24 and the AND gate 26 are sent to the adder circuit 8 via the OR gate 27.

次に、上記の如く構成された本実施例の動作を
第4図乃至第6図を参照して説明する。先ず、現
在時刻として例えば「午前1時23分」の時刻を入
力してセツトする場合、モードスイツチ1aを
SETモードとする。このとき、フリツプフロツ
プ16及び17は制御部2によりりセツトされ、
次にテンキー1cを操作して数値データ「1」、
「2」、「3」を順次入力する。この場合、テンキ
ー1cの操作ごとに出力される数値データが入力
処理回路3、ゲート回路G1を介してAレジスタ
の8〜12桁目に入力される。またテンキー1cの
操作ごとにAレジスタの1桁目に対する+1演算
がアダー回路8によつて実行され、置数回数が計
数される。更にAレジスタに入力された数値デー
タは循環保持されるとともに、表示処理回路9に
送られて処理され、表示部13に表示される。こ
のようにして現在時刻「午前1時23分」の時刻数
値を入力し終ると、Aレジスタの1桁目には置数
回数「3」が、2桁目には小数点桁を示す「0」
が、3〜12桁目には数値データ「123」がそれぞ
れ第4図A〜イに示すように記憶される。次にセ
ツトキー1bを操作するとAレジスタの2桁目以
上のデータを現在時刻データ記憶用のBレジスタ
に転送させるための動作が実行される。この場
合、Aレジスタ内の前記データがセレクタ11、
アダー回路8を介してアンドゲート12に入力さ
れ、前記データの1桁目がアンドゲート12に入
力中において“1”信号の制御信号aが制御部2
から出力されてる。このため前記置数回数「3」
がアンドゲート12から出力されてシフトレジス
タ13に入力されさらにデコーダ14によつてデ
コードされる。そして出力線l1から“1”信号が
出力され、オアゲート15aを介してフリツプフ
ロツプ16のセツト入力端子Sに入力される。こ
のためフリツプフロツプ16がセツトされ、した
がつてそのセツト出力信号が“1”信号となつて
ゲート回路G2に送られる。これによりBレジス
タの2〜5桁目には、第4図A―ロに示すように
数値データ「1230」が記憶される。次いでこの数
値データ「1230」を「午前1時23分00秒」の時刻
データに変換するための演算がアダー回路8にて
実行される。この結果、第4図A―ハに示すよう
にBレジスタの3〜7桁目には数値データ
「12300」が記憶され、また12桁目には午前を示す
データ「0」が記憶される。そして、このBレジ
スタの内容から計時動作が開始される。次いでこ
の数値データ「12300」、「0」を表示用データに
変換してAレジスタに入力する演算がアダー回路
8にて実行される。この結果、第4図A―ニに示
すようにAレジスタの3〜9桁目、12桁目に表示
用データ「1―23―00」、「0」が記憶され、これ
により表示部10には現在時刻「午前1時23分」
が表示される。そしてフリツプフロツプ16は制
御部2からの制御信号によりリセツトされる。
Next, the operation of this embodiment configured as described above will be explained with reference to FIGS. 4 to 6. First, when setting the current time by inputting, for example, "1:23 a.m.", press mode switch 1a.
Set to SET mode. At this time, the flip-flops 16 and 17 are reset by the control section 2,
Next, operate the numeric keypad 1c to enter the numerical data “1”,
Input "2" and "3" in sequence. In this case, numerical data output every time the numeric keypad 1c is operated is inputted into the 8th to 12th digits of the A register via the input processing circuit 3 and the gate circuit G1 . Further, each time the numeric keypad 1c is operated, the adder circuit 8 executes a +1 operation on the first digit of the A register, and the number of inputs is counted. Furthermore, the numerical data input to the A register is cyclically held, sent to the display processing circuit 9, processed, and displayed on the display section 13. When you finish inputting the time value for the current time "1:23 a.m." in this way, the first digit of the A register will contain the number of times "3" and the second digit will contain "0" indicating the decimal point.
However, numerical data "123" is stored in the 3rd to 12th digits as shown in FIGS. 4A to 4B, respectively. Next, when the set key 1b is operated, an operation is executed to transfer the data of the second and higher digits of the A register to the B register for storing current time data. In this case, the data in the A register is transferred to the selector 11,
The control signal a of the "1" signal is input to the AND gate 12 via the adder circuit 8, and while the first digit of the data is being input to the AND gate 12, the control signal a of the "1" signal is
It is output from. Therefore, the number of numbers set above is “3”
is output from the AND gate 12, input to the shift register 13, and further decoded by the decoder 14. Then, a "1" signal is outputted from the output line l1 and inputted to the set input terminal S of the flip-flop 16 via the OR gate 15a. Therefore, the flip-flop 16 is set, and its set output signal becomes a "1" signal and is sent to the gate circuit G2 . As a result, numerical data "1230" is stored in the second to fifth digits of the B register as shown in FIG. 4A-B. Next, the adder circuit 8 executes an operation to convert this numerical data "1230" into time data "1:23:00 AM". As a result, as shown in FIG. 4A-C, numerical data "12300" is stored in the third to seventh digits of the B register, and data "0" indicating the morning is stored in the 12th digit. Then, the time counting operation is started from the contents of this B register. Next, the adder circuit 8 executes an operation of converting the numerical data "12300" and "0" into display data and inputting the data to the A register. As a result, as shown in FIG. is the current time "1:23 a.m."
is displayed. The flip-flop 16 is then reset by a control signal from the control section 2.

次に、現在時刻として「午後10時15分」をセツ
トする場合の動作を説明する。先ず、第4図B―
イに示すようにテンキー1cを操作して数値デー
タ「1」、「0」を入力し、次に「午後」を入力す
るために小数点キー1cを操作し、次いでテンキ
ー1cを再び操作して数値データ「1」、「5」を
入力する。この場合、テンキー1cの操作ごとに
置数回数が計数され、Aレジスタの1桁目に記憶
される。この結果、現在時刻「午後10時15分」の
時刻数値の入力後Aレジスタの1桁目には置数回
数「4」、2桁目には小数点桁を示す「2」、3〜
12桁目には数値データ「1015」がそれぞれ記憶さ
れる。次にセツトキー1bを操作するとAレジス
タ内の前記データがセレクタ11、アダー回路8
を介してアンドゲート12に送られる。そして1
桁目のデータの入力時に“1”信号の制御信号a
が出力されてアンドゲート12が開かれ、この結
果置数回数「4」がシフトレジスタ13に入力さ
れて記憶され、次いでデコーダ14に入力されて
デコードされる。この結果、デコーダ14の出力
線l2から“1”信号が出力され、オアゲート15
aを介してフリツプフロツプ17のセツト入力端
子Sに入力される。このためフリツプフロツプ1
7がセツトされ、そのセツト出力信号によつてゲ
ート回路G2が開かれる。これにより、第4図B
―ロに示すようにBレジスタの2〜6桁目に数値
データ「10152」が入力されて記憶される。次い
でこの数値データ「10152」を時刻データ「午後
10時15分」に変換する動作が実行され、この結
果、第4図B―ハに示すようにBレジスタの3〜
8桁目に数値データ「101500」が記憶され、また
12桁目には午後を表わす数値データ「1」が記憶
される。そして、このBレジスタの内容から計時
動作が開始される。次いでこれら数値データ
「101500」、「1」が表示用データに変換されてA
レジスタに入力される。この結果、第4図B―ニ
に示すようにAレジスタの3〜10桁目、12桁目に
表示用データ「10―15―00」、「1」が記憶され、
表示部10に現在時刻「午後10時15分」が表示さ
れる。そして、フリツプフロツプ17はリセツト
される。
Next, the operation when setting "10:15 pm" as the current time will be explained. First, Figure 4B-
As shown in b, operate the numeric keypad 1c to input the numerical data "1" and "0", then operate the decimal point key 1c to input "afternoon", then operate the numeric keypad 1c again to input the numerical data. Input data "1" and "5". In this case, the number of numbers entered is counted for each operation of the numeric keypad 1c and stored in the first digit of the A register. As a result, after inputting the time value of the current time "10:15 p.m.", the first digit of the A register is the number of times "4" is placed, the second digit is "2" indicating the decimal point, 3...
Numerical data "1015" is stored in the 12th digit. Next, when the set key 1b is operated, the data in the A register is transferred to the selector 11 and the adder circuit 8.
is sent to the AND gate 12 via. and 1
Control signal a of “1” signal when inputting digit data
is output and the AND gate 12 is opened, and as a result, the number of digits "4" is input to the shift register 13 and stored, and then input to the decoder 14 and decoded. As a result, a "1" signal is output from the output line l2 of the decoder 14, and the OR gate 15
The signal is inputted to the set input terminal S of the flip-flop 17 via a. Therefore, flip-flop 1
7 is set, and the gate circuit G2 is opened by the set output signal. As a result, Figure 4B
- As shown in B, numerical data "10152" is input into the 2nd to 6th digits of the B register and stored. Next, convert this numerical data “10152” to time data “PM
10:15'' is executed, and as a result, as shown in FIG.
The numerical data “101500” is stored in the 8th digit, and
Numerical data "1" representing afternoon is stored in the 12th digit. Then, the time counting operation is started from the contents of this B register. Next, these numerical data "101500" and "1" are converted to display data and A
input to the register. As a result, display data "10-15-00" and "1" are stored in the 3rd to 10th and 12th digits of the A register, as shown in Figure 4B-D.
The current time "10:15 PM" is displayed on the display unit 10. The flip-flop 17 is then reset.

次に、現在時刻に対し時差のある時刻、即ち別
時刻をセツトする場合につき説明する。今、現在
時刻が「午前4時12分30秒」で、Bレジスタにお
いて第5図A―イに示す如く3〜7桁目に
「41230」と記憶され計時動作が実行されているも
のとする。しかして、例えば現在時刻と時間桁の
み異なる場合(2時)の別時刻をセツトする際に
は、先ずモードスイツチ1aをSETモードとす
る。このときフリツプフロツプ16,17はリセ
ツトされる。そして、キー入力部1においてテン
キー1cを操作して時間桁のみの数値「2」を入
力する。この状態では第5図A―ロに示す如くA
レジスタの1桁目に置数回数「1」、2桁目に小
数点桁を示す「0」、3〜12桁目には数値データ
「2」が記憶される。次にセツトキー1bを操作
するとAレジスタ内の1桁目のデータ「1」が制
御信号a出力時に前述の如くシフトレジスタ13
に入力され、更にデコーダ14によりデコードさ
れる。そして、出力線l3から“1”信号が出力さ
れ、オアゲート15bを介してフリツプフロツプ
17のセツト入力端子Sに入力される。このため
フリツプフロツプ17がセツトされ、ゲート回路
G3に“1”信号が送られる。上記制御信号aは
第6図に示すデジツト信号D2のタイミングで出
力される。第6図に示すデジツト信号D1〜D12
各レジスタからセレクタ11に1桁〜12桁目まで
の記憶内容が出力するタイミングを示すもので、
アダー回路8により1デジツト分だけ遅延時間が
あるため上記制御信号aはD2のタイミングで出
力されるものである。一方、制御部2からセレク
タ11に出力される制御信号cはD3,D4,D7
D8のタイミング、制御信号dはD3〜D6及びD12
タイミングで2値論理レベルの“1”信号となる
もので(第6図参照)、Bレジスタの3桁〜6桁
及び12桁の記憶内容、即ち分、秒の時刻データ及
び午前を示すデータ「1230」、「0」がBレジスタ
より出力する際にアンドゲート26、オアゲート
27を介してアダー回路8に送られ、今フリツプ
フロツプ17のセツト出力により選択されている
ゲート回路G3を介しCレジスタに入力される。
また、D3,D4のタイミングでは制御信号cによ
りアンドゲート18が開かれ、このとき出力する
Aレジスタの3桁、4桁の内容、即ち別時刻とし
てセツトした時間桁のデータがアンドゲート1
8、オアゲート22を介してシフトレジスタ23
に入力されている。そして、D5,D6のタイミン
グでは上記アンドゲート18が閉成され、アンド
ゲート21が開かれ、このシフトレジスタ23の
内容が循環保持される。次に、D7,D8のタイミ
ングで制御信号cが“1”、制御信号dが“0”
となるため、上記シフトレジスタ23の内容がア
ンドゲート24、オアゲート27を介しアダー回
路8に送られ、同様にゲート回路G3を介しCレ
ジスタに入力される。しかして、第5図A―ハに
示す如くCレジスタには、その3桁〜7桁及び12
桁に別時刻データ及び午前を示すデータとして
「21230」、「0」が記憶され、計時動作を開始す
る。次いでこのデータが前述の如くAレジスタに
送られ(第5図A―ニ)、表示部10には別時刻
「午前2時12分30秒」が表示される。
Next, the case of setting a time with a time difference from the current time, that is, a different time, will be explained. Assume that the current time is "4:12:30 a.m." and that "41230" is stored in the 3rd to 7th digits in the B register as shown in Figure 5 A-B, and the timekeeping operation is being executed. . Therefore, for example, when setting a different time when only the time digit differs from the current time (2 o'clock), the mode switch 1a is first set to the SET mode. At this time, flip-flops 16 and 17 are reset. Then, in the key input section 1, the user operates the numeric keypad 1c to input the numerical value "2" containing only the time digit. In this state, as shown in Figure 5 A-B,
The first digit of the register stores the number of inputs "1", the second digit stores "0" indicating the decimal point, and the third to 12th digits store numerical data "2". Next, when the set key 1b is operated, the first digit data "1" in the A register is transferred to the shift register 13 as described above when the control signal a is output.
and is further decoded by the decoder 14. Then, a "1" signal is outputted from the output line l3 and inputted to the set input terminal S of the flip-flop 17 via the OR gate 15b. Therefore, the flip-flop 17 is set and the gate circuit
A “1” signal is sent to G3 . The control signal a is output at the timing of the digital signal D2 shown in FIG. The digital signals D 1 to D 12 shown in FIG. 6 indicate the timing at which the stored contents of the 1st to 12th digits are output from each register to the selector 11.
Since there is a delay time of one digit due to the adder circuit 8, the control signal a is output at the timing D2 . On the other hand, the control signal c output from the control unit 2 to the selector 11 is D 3 , D 4 , D 7 ,
The timing of D8 , the control signal d becomes a binary logic level "1" signal at the timing of D3 to D6 and D12 (see Figure 6), and the control signal d becomes a binary logic level "1" signal at the timing of D3 to D6 and D12 (see Figure 6). When the stored contents of the digits, that is, the time data of minutes and seconds, and the data "1230" and "0" indicating AM are output from the B register, they are sent to the adder circuit 8 via the AND gate 26 and the OR gate 27, and are now sent to the flip-flop. It is input to the C register via the gate circuit G3 selected by the set output of No.17.
Also, at the timing of D 3 and D 4 , the AND gate 18 is opened by the control signal c, and the contents of the 3rd and 4th digits of the A register output at this time, that is, the data of the time digit set as a different time, are opened by the AND gate 18.
8. Shift register 23 via OR gate 22
has been entered. Then, at timings D 5 and D 6 , the AND gate 18 is closed, the AND gate 21 is opened, and the contents of the shift register 23 are cyclically held. Next, at the timing of D 7 and D 8 , the control signal c becomes “1” and the control signal d becomes “0”.
Therefore, the contents of the shift register 23 are sent to the adder circuit 8 via the AND gate 24 and the OR gate 27, and similarly input to the C register via the gate circuit G3 . Therefore, as shown in Figure 5A-C, the C register contains the 3rd to 7th digits and 12
"21230" and "0" are stored in the digits as separate time data and data indicating AM, and timekeeping operation is started. Next, this data is sent to the A register as described above (FIG. 5, A-D), and another time "2:12:30 a.m." is displayed on the display section 10.

また、時間桁が2桁の場合(10時)には□1,
□0,SETのキー操作を行ない前述と略同様の動
作をなすが、この場合には出力線l4が“1”とな
る。そして、各レジスタ内容は第5図B―イ,
ロ,ハの如くになり表示部10において「午前10
時12分30秒」が表示される。
Also, if the time digit is 2 digits (10 o'clock), □1,
□Operate the 0 and SET keys to perform substantially the same operation as described above, but in this case, the output line l4 becomes "1". The contents of each register are shown in Figure 5 B-A.
The display section 10 shows "10 am
"Hour 12 minutes 30 seconds" is displayed.

このように、現在時刻及び別時計の時刻をセツ
トする際に、時刻データの数値をテンキー1cに
より入力してセツトキー1bを操作するのみで、
3桁と4桁の置数のときには現在時刻、1桁と2
桁の置数のときには別時刻として自動的に夫々の
計時用のレジスタにセツトされ計時動作が開始さ
れるのである。
In this way, when setting the current time and the time of another clock, simply input the numerical value of the time data using the numeric keypad 1c and operate the set key 1b.
For 3-digit and 4-digit numbers, the current time, 1 digit and 2 digit
When a digit is entered, a separate time is automatically set in each timekeeping register and timekeeping operation is started.

なお、前記実施例では時刻、日付の入力時の置
数回数をデコーダ、フリツプフロツプ等により制
御したが、制御部内のマイクロプログラムによつ
て制御してもよい。また、前記実施例ではこ発明
を電子時計に適用したが、時計機能付電子式計算
機、電子レジスタ等、同種の装置にもこの発明を
適用できるものである。
In the above embodiment, the number of inputs when inputting the time and date is controlled by a decoder, a flip-flop, etc., but it may also be controlled by a microprogram in the control section. Further, although the present invention is applied to an electronic watch in the above embodiment, the present invention can also be applied to similar types of devices such as an electronic calculator with a clock function and an electronic cash register.

この発明は以上説明したように、時間差を有す
る複数の時刻を計時する電子機器において、入力
された時刻データの入力桁数を計数し、計数値に
よつて時刻データの入力か時差だけのデータ入力
かを区別するようにしたので、時間差を有する時
刻のセツトが、従来に比してキー操作が簡単にな
りキー数も減少する等の効果を得ることができ
る。
As explained above, in an electronic device that measures multiple times with time differences, the present invention counts the number of input digits of input time data, and depending on the counted value, inputs time data or inputs only the time difference. Since the time difference is differentiated between the two, it is possible to set times having a time difference, thereby making it possible to obtain effects such as easier key operation and a reduction in the number of keys than in the past.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の回路構成図、第
2図は同実施例のレジスタ構成図、第3図は同実
施例のセレクタ11の一部詳細図、第4図及び第
5図は同実施例の操作手順とレジスタの記憶状態
を示す図、第6図は同実施例のタイミングを説明
するためのタイミングチヤートである。 1…キー入力部、2…制御部、7…レジスタ
部、8…アダー回路、11…セレクタ、14…デ
コーダ、16,17…フリツプフロツプ。
FIG. 1 is a circuit configuration diagram of an embodiment of the present invention, FIG. 2 is a register configuration diagram of the embodiment, FIG. 3 is a partially detailed diagram of the selector 11 of the embodiment, and FIGS. 4 and 5. 6 is a diagram showing the operating procedure and storage state of the register in the same embodiment, and FIG. 6 is a timing chart for explaining the timing of the same embodiment. DESCRIPTION OF SYMBOLS 1... Key input section, 2... Control section, 7... Register section, 8... Adder circuit, 11... Selector, 14... Decoder, 16, 17... Flip-flop.

Claims (1)

【特許請求の範囲】[Claims] 1 時間差を有する複数の時刻を計時する機能を
持つた電子機器において、第1の時刻データを記
憶する第1時刻記憶手段と、この第1の時刻デー
タと時間差を有する第2の時刻データを記憶する
第2時刻記憶手段と、時刻データを入力するため
のキー入力手段と、このキー入力手段から入力さ
れた時刻データを記憶する入力データ記憶手段
と、上記キー入力手段から入力された時刻データ
の入力桁数を計数する計数手段と、この計数手段
の計数値から入力桁数を判断する桁数判断手段
と、この桁数判断手段により上記計数手段が3桁
以上を計数したと判断された場合に、上記入力デ
ータ記憶手段に記憶された入力時刻データを上記
第1時刻記憶手段にセツトする第1時刻データセ
ツト手段と、上記桁数判断手段により上記計数手
段が2桁以上を計数したと判断された場合に、上
記第1時刻記憶手段から時データ以外の時刻デー
タを読出すデータ読出手段と、このデータ読出手
段で読出された時刻データに上記入力データ記憶
手段に記憶された入力データを時データとして挿
入し、上記第2時刻記憶手段にセツトする第2時
刻データセツト手段とを具備したことを特徴とす
る計時機能を有する電子機器。
1. In an electronic device having a function of measuring a plurality of times having time differences, a first time storage means for storing first time data, and a second time data having a time difference from the first time data. a second time storage means for inputting time data, a key input means for inputting time data, an input data storage means for storing time data input from the key input means, and a second time storage means for storing time data input from the key input means; A counting means for counting the number of input digits, a digit number determining means for determining the number of input digits from the count value of this counting means, and when it is determined by the digit number determining means that the counting means has counted three or more digits. a first time data setting means for setting the input time data stored in the input data storage means into the first time storage means; and a determination by the digit number determination means that the counting means has counted two or more digits. a data reading means for reading time data other than the time data from the first time storage means; and a data reading means for reading out time data other than the time data from the first time storage means; 1. An electronic device having a timekeeping function, comprising second time data setting means for inserting data as data and setting it in the second time storage means.
JP14623779A 1979-11-12 1979-11-12 Time setting system Granted JPS5669582A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14623779A JPS5669582A (en) 1979-11-12 1979-11-12 Time setting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14623779A JPS5669582A (en) 1979-11-12 1979-11-12 Time setting system

Publications (2)

Publication Number Publication Date
JPS5669582A JPS5669582A (en) 1981-06-10
JPS6249942B2 true JPS6249942B2 (en) 1987-10-22

Family

ID=15403196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14623779A Granted JPS5669582A (en) 1979-11-12 1979-11-12 Time setting system

Country Status (1)

Country Link
JP (1) JPS5669582A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56121141A (en) * 1980-02-28 1981-09-22 Seiko Epson Corp Function simulator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561381A (en) * 1979-06-18 1981-01-09 Casio Comput Co Ltd Time and date setting system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561381A (en) * 1979-06-18 1981-01-09 Casio Comput Co Ltd Time and date setting system

Also Published As

Publication number Publication date
JPS5669582A (en) 1981-06-10

Similar Documents

Publication Publication Date Title
US4041295A (en) Electronic timepiece calculator
JPS59131191A (en) Electronic timepiece
US4313186A (en) Electronic timepiece with time zone change features
US5878002A (en) Tactile actuated electronic computer wrist watch
JPS6249942B2 (en)
JPS6213636B2 (en)
US4086654A (en) Electronic timepiece calculator
US4166360A (en) Chronograph
US4181963A (en) Electronic calculator with time counting function
JPS608470B2 (en) Timekeeping method
US4250571A (en) Portable electronic device
JPS6215832B2 (en)
JPS6310553Y2 (en)
US4192135A (en) Portable electronic device
JP2560279B2 (en) Data storage device
JPS5920995B2 (en) Keisankitsukitokei
JPS5920996B2 (en) Keisankitsukitokei
JPH0726761Y2 (en) Data storage
KR830001450B1 (en) Electronic digital multifunction watch
JPS6238673B2 (en)
JPS6035699B2 (en) Bracket level number display method
JPS601437Y2 (en) electronic clock
JPS6134111B2 (en)
JPS60169791A (en) Global clock with calculator
JPS6015038B2 (en) Month and day determination method in electronic watches