JPS6249766A - Thermal head - Google Patents

Thermal head

Info

Publication number
JPS6249766A
JPS6249766A JP60190827A JP19082785A JPS6249766A JP S6249766 A JPS6249766 A JP S6249766A JP 60190827 A JP60190827 A JP 60190827A JP 19082785 A JP19082785 A JP 19082785A JP S6249766 A JPS6249766 A JP S6249766A
Authority
JP
Japan
Prior art keywords
signal
shift register
input terminal
gate
inputted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60190827A
Other languages
Japanese (ja)
Inventor
Hiroyuki Shimooosawa
下大沢 博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP60190827A priority Critical patent/JPS6249766A/en
Publication of JPS6249766A publication Critical patent/JPS6249766A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To perform recording of one line quantity under an optionally divided condition, by connecting the parallel outputs of a shift register with the ENB (power supplying time controlling signal) input controlling gate of each driving element. CONSTITUTION:Picture signals of one line quantity are inputted from a PiX input terminal 3 and transferred to the 1st shift register 5 of driving elements 40a-40x by means of a PcK (transfer clock) signal inputted from a PcK input terminal 4. When the number of the ICs of the driving elements is 32 and quartered driving is performed, SELs (select signal) which are to be inputted to the SEL input terminals 32 of the first eight ICs are made to be turned on. After the storage is completed, an ENB signal which is inputted from an ENB input terminal 1 and controls a power supplying time is outputted and recording of 1/4 line is performed in the first place. Then an ESL signal is inputted to the 2nd shift register 43 from an ESL input terminal 41 so that the SELs which are to be inputted to the SEL input terminals 32 of the next eight driving elements can be turned on.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえばファクシミリ等に用いられる感熱記
録装置のサーマルヘッドに関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a thermal head of a heat-sensitive recording device used, for example, in a facsimile machine.

従来の技術 従来、この種の感熱記録装置におけるサーマルヘッドは
、第3図に示すように、−列に配置された多数の発熱抵
抗体21・・・と、これら発熱抵抗体21・・・を選択
的に駆動する駆動素子2oとで概略構成されているとと
もに、この駆動素子20は、第4図に示すように、ドラ
イバ8.アンドゲート7、ラッチ回路ら及びシフトレジ
スタ5より構成されていた。すなわち、前記ドライバ8
は、多数のスイッチング素子を主体にして構成され、こ
れらスイッチング素子の一端は出力端子9a〜9xを介
して前記発熱抵抗体21・・・にそれぞれ接続されてい
る一方、その他端は電源端子11を介して電源13に接
続され、また前記シフトレジスタ5は、前記ドライバ8
のスイッチング素子数と同一ビット数で構成され、入力
端子3を介して入力された1ライン分の前記発熱抵抗体
21により記録される画信号(以下、PiXと略記する
)を、入力端子4を介して入力された画信号転送りロッ
ク(以下、PcKと略記する)に従い順次転送して格納
するとともに、出力端子10から最終ビットのPiXを
出力し得るようになっている。そして、前記シフトレジ
スタ5に転送された1ライン分のPiXは、格納終了後
、入力端子2を介して入力されるストローブ信号(以下
、STBと略記する)のタイミングラッチ回路6に転送
されてラッチされ、入力端子1を介して入力される前記
発熱抵抗体21の通電時間を制御する信号(以下、EN
Bと略記する)のオンとなる時間だけアンドゲート7に
より前記ドライバ8に供給されるもので、これによって
ドライバ8のスイッチング素子は、供給されたPiXに
応じてそれぞれ選択的にON状態となって前記各々の発
熱抵抗体21・・・が選択的に通電されて発熱し得るよ
うになっている。
BACKGROUND ART Conventionally, as shown in FIG. 3, a thermal head in a thermal recording apparatus of this type has a large number of heat generating resistors 21 arranged in a row, and The drive element 20 is generally composed of a drive element 2o that is selectively driven, and as shown in FIG. It consisted of an AND gate 7, a latch circuit, etc., and a shift register 5. That is, the driver 8
is mainly composed of a large number of switching elements, one end of which is connected to the heating resistor 21 through the output terminals 9a to 9x, while the other end is connected to the power supply terminal 11. The shift register 5 is connected to the power supply 13 via the driver 8.
The image signal (hereinafter abbreviated as PiX) recorded by the heating resistor 21 for one line, which is configured with the same number of bits as the number of switching elements, and is input through the input terminal 3, is input to the input terminal 4. In accordance with the image signal transfer lock (hereinafter abbreviated as PcK) inputted through the image signal transfer lock, the image signal is sequentially transferred and stored, and the final bit PiX can be output from the output terminal 10. After the one line of PiX transferred to the shift register 5 is stored, it is transferred to the timing latch circuit 6 for a strobe signal (hereinafter abbreviated as STB) input via the input terminal 2 and latched. A signal (hereinafter, EN
The switching elements of the driver 8 are selectively turned on according to the supplied PiX. Each of the heating resistors 21 is selectively energized to generate heat.

そしてまた、前記各々の発熱抵抗体21を駆動する。駆
動素子20は、通常32ビツトもしくは64ビット単位
で構成されており、実際には、1ラインの記録は、記録
電源容量の増大化を防ぐために、複数のブロックに分割
して行なわれ、第3図においては、ENBをENB1〜
4と4本並列に入力して各ENB 1〜4をX個よりな
る駆動素子20 a〜20 xに1/4x個ずつ接続す
ることにより、1ラインを4分割駆動している。
Furthermore, each of the heating resistors 21 is driven. The drive element 20 is usually configured in units of 32 bits or 64 bits, and in practice, one line of recording is divided into a plurality of blocks in order to prevent an increase in the recording power capacity. In the figure, ENB is
By inputting four ENBs 1 to 4 in parallel and connecting 1/4x each of ENBs 1 to 4 to X drive elements 20a to 20x, one line is divided into four and driven.

発明が解決しようとする問題点 しかしながら、上述した従来のサーマルヘッドにあって
は、ENB配線により1ラインの分割記録数が限定され
、1つのサーマルヘッドにおいて任意に1ライン分の分
割記録数が変えられないという問題があった。
Problems to be Solved by the Invention However, in the conventional thermal head described above, the number of divided recordings for one line is limited by the ENB wiring, and the number of divided recordings for one line can be arbitrarily changed in one thermal head. The problem was that I couldn't do it.

また、このような問題点に対して、ENBと各駆動素子
20a〜20 xとが1対1に対応するように、駆動素
子の数分、ENBを並列に入力することで対処すること
が可能であるが、このような対処手段では、サーマルヘ
ッドと外部との接続を行なうインターフェイス部が大型
化するという新たな不都合が生じる。
Furthermore, it is possible to deal with such a problem by inputting as many ENBs as the number of drive elements in parallel so that there is a one-to-one correspondence between ENB and each of the drive elements 20a to 20x. However, with such a countermeasure, a new problem arises in that the interface section that connects the thermal head with the outside becomes larger.

発明の目的 本発明は、上述の問題点に鑑みてなされたもので、サー
マルヘッドと外部との接続を行なうインターフェイス部
を大型化することなく、1ラインの記録を任意の分割で
行なうことのできるサーマルヘッドを提供することを目
的としたものである。
Purpose of the Invention The present invention has been made in view of the above-mentioned problems, and it is possible to record one line in arbitrary divisions without increasing the size of the interface section that connects the thermal head with the outside. The purpose is to provide a thermal head.

問題点を解決するための手段 上述の問題点を解決するために、本発明は、−列に配置
された多数の発熱抵抗体と、該各々の発熱抵抗体を画に
応じて選択的に駆動させる駆動素子と、直列に入力する
画信号を並列に出力する第1のシフトレジスタと、該第
1のシフトレジスタから出力される画信号を一時記憶す
るラッチ回路と、前記各々の発熱抵抗体への通電時間の
入力を制御する第1のゲートと、該第1のゲートで制御
された前記発熱抵抗体への通電時間に応じて前記駆動素
子を前記ラッチ回路から出力される画信号により選択的
に通電制御する第2のゲートからなる集積回路とを具備
し、前記第2のゲートからなる集積回路は、前記各々の
発熱抵抗体に対応させて数十ビット毎に複数個分割され
ているとともに、該集積回路数のビット数を有する第2
のシフトレジスタを備え、かつ該第2のシフトレジスタ
の出力端の各々を前記第1のゲートに接続させるという
構成としたものである。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides - a large number of heat generating resistors arranged in rows, and selectively driving each heat generating resistor according to a pattern. a first shift register that outputs serially input image signals in parallel; a latch circuit that temporarily stores the image signals output from the first shift register; a first gate that controls the input of the energization time of the heating resistor; and a first gate that controls the input of the energization time of the heating resistor, and selectively controls the drive element by an image signal output from the latch circuit in accordance with the energization time of the heating resistor controlled by the first gate. an integrated circuit consisting of a second gate that controls energization, the integrated circuit consisting of the second gate being divided into a plurality of pieces every several tens of bits corresponding to each of the heat generating resistors; , having the number of bits equal to the number of integrated circuits.
, and each output terminal of the second shift register is connected to the first gate.

作  用 すなわち、本発明は、上述の構成によって、駆動素子で
ある集積回路数分のビット数を有したシフトレジスタの
並列出力を各々の駆動素子のENB入力制御ゲートと接
続し、記録すべきブロックに相当する駆動素子のENB
入力がオンになるように前記シフトレジスタに信号を入
力することで、1ラインの記録を任意に分割して行なう
ことが可能になる。
In other words, according to the present invention, the parallel outputs of the shift registers having the number of bits equal to the number of integrated circuits that are driving elements are connected to the ENB input control gate of each driving element, and the block to be recorded is configured as described above. ENB of the drive element corresponding to
By inputting a signal to the shift register so that the input is turned on, recording of one line can be arbitrarily divided and performed.

実施例 以下、本発明を第1図及び第2図に示す一実施例に基づ
いて説明する。
EXAMPLE Hereinafter, the present invention will be explained based on an example shown in FIGS. 1 and 2.

第1図及び第2図は本発明に係るサーマルヘツド及び発
熱抵抗体を駆動する駆動素子の概略構成をそれぞれ示す
もので、図中1はENB信号入力端子、2はSTE信号
入力端子、3はPiX信号入力端子、4はPcK信号入
力端子、5ばPiX信号を入力する第1のシフトレジス
タ、6はSTB信号のタイミングにより第1のシフトレ
ジスタ6に格納されたPiX信号をラッチするラッチ回
路、7はラッチ回路6に格納されたPiX信号と各々の
発熱抵抗体21への通電時間とをアンドする第1のアン
ドゲート、8は多数のスイッチング素子からなる発熱抵
抗体21を、駆動するドライバ、9a〜9xは発熱抵抗
体21の一端に接続するドライバ8の出力端子、10は
シフトレジスタ5の最終ピットからの出力端子、11.
12は電源端子、13は記録電源、40a〜40 xは
発熱抵抗体21を、駆動する駆動素子、32は、駆動素
子4゜a〜40Xの選択信号(以下、SELと略記する
)を入力する信号入力端子、33はSEL信号とENB
信号をアンドする第2のアンドゲート、41は記録する
ブロックに相当する駆動素子40a〜40xを選択する
信号(以下、ESLと略記する)を入力する信号入力端
子、42はESL信号を後述する第2のシフトレジスタ
に転送するクロック信号(以下、ECKと略記する)を
入力する信号入力端子、43は第2のシフトレジスタで
、その並列出力は、前記駆動素子40a〜40xLvS
EL信号入力端子32に接続されている。
1 and 2 respectively show the schematic configuration of a driving element for driving a thermal head and a heating resistor according to the present invention. In the figures, 1 is an ENB signal input terminal, 2 is an STE signal input terminal, and 3 is an STE signal input terminal. PiX signal input terminal; 4 is a PcK signal input terminal; 5 is a first shift register that inputs the PiX signal; 6 is a latch circuit that latches the PiX signal stored in the first shift register 6 according to the timing of the STB signal; 7 is a first AND gate that ANDs the PiX signal stored in the latch circuit 6 and the energization time to each heat generating resistor 21; 8 is a driver that drives the heat generating resistor 21 consisting of a large number of switching elements; 9a to 9x are output terminals of the driver 8 connected to one end of the heating resistor 21; 10 is an output terminal from the last pit of the shift register 5; 11.
12 is a power supply terminal, 13 is a recording power supply, 40a to 40x are driving elements for driving the heating resistor 21, and 32 is an input of a selection signal (hereinafter abbreviated as SEL) for the driving elements 4°a to 40X. Signal input terminal, 33 is SEL signal and ENB
A second AND gate for ANDing signals; 41 is a signal input terminal for inputting a signal (hereinafter abbreviated as ESL) for selecting drive elements 40a to 40x corresponding to a block to be recorded; 42 is a second AND gate for inputting an ESL signal to be described later; A signal input terminal 43 inputs a clock signal (hereinafter abbreviated as ECK) to be transferred to the second shift register, and 43 is a second shift register, whose parallel output is connected to the drive elements 40a to 40xLvS.
It is connected to the EL signal input terminal 32.

以上のように構成されたサーマルヘッドについて、以下
、その動作を説明すると、まず、1ライン分の画信号を
PiX入力端子3より入力し、PcK入力端子4から入
力されるPcK信号により駆動素子40a〜40Xの第
1のシフトレジスタ5に転送する。このとき、ESL入
力端子41から入力される1回目の記録を行なうブロッ
クを指定するESL信号を、ECK入力端子42から入
力されるECK信号により第2のシフトレジスタ43に
転送する。ここで、例えば駆動素子の集積回路数が32
個で4分割駆動を行なうとすれば、最初8個の集積回路
のSEL入力端子32に入力するSEL信号がオンにな
るようにする。そして、PiX信号(画信号)の転送終
了後、STB入力端子2から入力されるSTB信号によ
りPiX信号をラッチ回路6に格納する。さらに、格納
終了後、ENB入力端子1から入力された通電時間を制
御するENB信号を出力して、まず1/4ラインの記録
を行なう。次に、第2のシフトレジスタ43に、次の8
個の駆動素子のSEL入力端子32に入力するSEL信
号がオンになるように、ESL入力端子41からESL
信号を入力してECK入力端子42から入力されるEC
K信号により転送する。そして、さらに、転送終了後、
ENB信号を入力して次の1/4ラインの記録を行ない
、以下同様にして、1ラインの記録を行なう。
The operation of the thermal head configured as described above will be explained below.First, an image signal for one line is inputted from the PiX input terminal 3, and a PcK signal inputted from the PcK input terminal 4 drives the drive element 40a. ~40X first shift register 5. At this time, an ESL signal input from the ESL input terminal 41 specifying a block for the first recording is transferred to the second shift register 43 by an ECK signal input from the ECK input terminal 42. Here, for example, the number of integrated circuits of the driving element is 32.
If four-division driving is to be performed for each integrated circuit, the SEL signals input to the SEL input terminals 32 of eight integrated circuits are first turned on. After the transfer of the PiX signal (image signal) is completed, the PiX signal is stored in the latch circuit 6 by the STB signal input from the STB input terminal 2. Furthermore, after the storage is completed, the ENB signal input from the ENB input terminal 1 for controlling the energization time is output, and recording of 1/4 line is first performed. Next, the second shift register 43 has the next 8
from the ESL input terminal 41 so that the SEL signal input to the SEL input terminal 32 of each driving element is turned on.
EC signal input from ECK input terminal 42
Transfer by K signal. Furthermore, after the transfer is complete,
The next 1/4 line is recorded by inputting the ENB signal, and one line is recorded in the same manner.

なお、本発明の実施例においては、1ラインの記録を1
/4ずつ4分割駆動する例でもって説明したが、それに
は限定されず、記録するブロック及び分割数の選択は任
意であり、また1ライン毎にその選択を変えることが可
能である。
Note that in the embodiment of the present invention, one line of recording is
The explanation has been given using an example of driving divided into four parts by /4, but the invention is not limited to this. The blocks to be recorded and the number of divisions can be selected arbitrarily, and the selection can be changed for each line.

発明の効果 以上の説明から明らかなように、本発明は、1ライン分
の発熱抵抗体と、これに接続される数十ピット単位の画
信号のドライバ、アンドゲート。
Effects of the Invention As is clear from the above description, the present invention relates to a heating resistor for one line, a driver for image signals in units of several tens of pits connected to the heating resistor, and an AND gate.

ラッチ回路、シフトレジスタ及び通電時間の入力を制御
するゲートを備えた駆動素子と、この駆動素子の集積回
路数分のピットを有するシフトレジスタを搭載してなる
構成とすることにより、記録するブロックに相当する1
駆動素子をシフトレジスタに入力した信号により選択し
て、駆動させることから、1ラインの記録するブロック
及び分割数を任意に選択でき、かつサーマルヘッド外部
回路とのインターフェイスが大型化することがないとい
う効果を有するものである。
By adopting a configuration that includes a drive element equipped with a latch circuit, a shift register, and a gate that controls the input of energization time, and a shift register that has pits equal to the number of integrated circuits of this drive element, the block to be recorded can be corresponding 1
Since the driving elements are selected and driven by the signals input to the shift register, the blocks and number of divisions for recording one line can be arbitrarily selected, and the interface with the external circuit of the thermal head does not become large. It is effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例によるサーマルヘッドの概略
的回路構成図、第2図は同駆動素子の概略的回路構成図
、第3図は従来のサーマルヘッドの概略的回路構成図、
第4図は同駆動素子の概略的回路構成図である。 1・・・・・・通電時間制御信号の入力端子、2・・・
・・・ストローブ信号の入力端子、3・・・・・・画信
号の入力端子、4・・・・・・画信号転送りロック信号
の入力端子、5・・・・・第1のシフトレジスタ、6・
・・・・・ラッチ回路、7・・・・・・第1のアンドゲ
ート、8・・・・・・ドジイパ、9a〜9x・・・・・
・出力端子、21・・・・・・発熱抵抗体、32・・・
・・・駆動素子選択信号の入力端子、33・・・・・・
第2のアンドゲート、4oa〜40x・・・・・・駆動
素子、41・・・・・・駆動素子ブロック選択信号の入
力端子、42・・・・・・クロック信号の入力端子、4
3・・・・・・第2のシフトレジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
FIG. 1 is a schematic circuit diagram of a thermal head according to an embodiment of the present invention, FIG. 2 is a schematic circuit diagram of a driving element thereof, and FIG. 3 is a schematic circuit diagram of a conventional thermal head.
FIG. 4 is a schematic circuit diagram of the driving element. 1...Input terminal for energization time control signal, 2...
...Input terminal for strobe signal, 3...Input terminal for image signal, 4...Input terminal for image signal transfer lock signal, 5...First shift register ,6・
... Latch circuit, 7 ... First AND gate, 8 ... Dojiipa, 9a to 9x ...
・Output terminal, 21...Heating resistor, 32...
...Drive element selection signal input terminal, 33...
Second AND gate, 4oa to 40x... Drive element, 41... Drive element block selection signal input terminal, 42... Clock signal input terminal, 4
3...Second shift register. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
figure

Claims (1)

【特許請求の範囲】[Claims] 一列に配置された多数の発熱抵抗体と、この各々の発熱
抵抗体を画信号に応じて選択的に駆動させる、駆動素子
と、直列に入力する画信号を並列に出力する第1のシフ
トレジスタと、この第1のシフトレジスタから出力され
る画信号を一時記憶するラッチ回路と、前記各々の発熱
抵抗体への通電時間の入力を制御する第1のゲートと、
この第1のゲートで制御された前記発熱体への通電時間
に応じて前記駆動素子を前記ラッチ回路から出力される
画信号により選択的に通電制御する第2のゲートからな
る集積回路とを具備し、前記第2のゲートからなる集積
回路は、前記各々の発熱抵抗体に対応させて数十ビット
毎に複数個分割されているとともに、前記集積回路数の
ビット数を有する第2のシフトレジスタを備え、かつこ
の第2のシフトレジスタの出力端の各々を前記第1のゲ
ートに接続させてなることを特徴とするサーマルヘッド
A large number of heating resistors arranged in a row, a driving element that selectively drives each of the heating resistors according to an image signal, and a first shift register that outputs serially inputted image signals in parallel. a latch circuit that temporarily stores the image signal output from the first shift register; and a first gate that controls the input of the energization time to each of the heating resistors.
an integrated circuit including a second gate that selectively controls energization of the driving element according to the energization time to the heating element controlled by the first gate, using an image signal output from the latch circuit; The integrated circuit consisting of the second gate is divided into a plurality of parts each having several tens of bits in correspondence with each of the heat generating resistors, and a second shift register having the number of bits equal to the number of integrated circuits. 1. A thermal head comprising: and each output end of the second shift register is connected to the first gate.
JP60190827A 1985-08-29 1985-08-29 Thermal head Pending JPS6249766A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60190827A JPS6249766A (en) 1985-08-29 1985-08-29 Thermal head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60190827A JPS6249766A (en) 1985-08-29 1985-08-29 Thermal head

Publications (1)

Publication Number Publication Date
JPS6249766A true JPS6249766A (en) 1987-03-04

Family

ID=16264421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60190827A Pending JPS6249766A (en) 1985-08-29 1985-08-29 Thermal head

Country Status (1)

Country Link
JP (1) JPS6249766A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295865A (en) * 1988-05-24 1989-11-29 Fuji Xerox Co Ltd Series/parallel conversion apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295865A (en) * 1988-05-24 1989-11-29 Fuji Xerox Co Ltd Series/parallel conversion apparatus

Similar Documents

Publication Publication Date Title
EP0036965B1 (en) Thermal recording apparatus
US4543644A (en) Control circuit for matrix-driven recording
US4843408A (en) Thermal recording device
JPS6249766A (en) Thermal head
JPS5812776A (en) Thermal head driving mode
JP2001088345A (en) Optical printing head
JP2575728B2 (en) Thermal recording control device
JP3062314B2 (en) Printing element drive circuit device and printing device
JPS63173660A (en) Driving circuit for thermal head
JPS61172479A (en) Thermal recording device
JP3609888B2 (en) Printer head drive device
JPH082658B2 (en) Printing method of two-color coloring thermal paper
JPH0332861A (en) Thermal printer
JPH0331564Y2 (en)
JPH0373474B2 (en)
JPS58116174A (en) Heat sensitive recording device
JPH0312530Y2 (en)
JPS6313390B2 (en)
JPS61295754A (en) Thermal head
JP2772170B2 (en) Thermal head drive circuit and printing device
JPS6347634B2 (en)
JPS6234553B2 (en)
JPH081983A (en) Thermal recording apparatus
JPS63280653A (en) Printing controller
JPS6154959A (en) Driving method of load