JPS6246337Y2 - - Google Patents

Info

Publication number
JPS6246337Y2
JPS6246337Y2 JP7763281U JP7763281U JPS6246337Y2 JP S6246337 Y2 JPS6246337 Y2 JP S6246337Y2 JP 7763281 U JP7763281 U JP 7763281U JP 7763281 U JP7763281 U JP 7763281U JP S6246337 Y2 JPS6246337 Y2 JP S6246337Y2
Authority
JP
Japan
Prior art keywords
signal
frequency
circuit
oscillation frequency
local oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7763281U
Other languages
Japanese (ja)
Other versions
JPS57191107U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7763281U priority Critical patent/JPS6246337Y2/ja
Publication of JPS57191107U publication Critical patent/JPS57191107U/ja
Application granted granted Critical
Publication of JPS6246337Y2 publication Critical patent/JPS6246337Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Description

【考案の詳細な説明】[Detailed explanation of the idea]

本考案は、いわゆるシンセサイザ方式周波数変
換用の局部発振周波数制御装置に関し、特に、広
範囲に亘る極めて多数の受信周波数にそれぞれ対
応する局部発振周波数を極めて迅速、正確かつ安
定に設定し得るようにしたものである。 従来慣用のシンセサイザ方式と称する周波数変
換は、例えば、VHF帯およびUHF帯に亘る全チ
ヤネルのテレビジヨン高周波(RF)信号を、各
チヤネルに対する正負のオフセツト周波数信号を
も含めて、所定の中間周波信号に正確かつ精密に
変換する場合のように、多数の受信周波数にそれ
ぞれ対応した多数の局部発振周波数を電圧制御発
振器の発振周波数を印加電圧により制御して設定
するようにしたものであり、特に、テレビジヨン
映像信号の垂直帰線期間に多重して放送する文字
情報信号を受信して同期検波により処理する場合
に、正確かつ比較的迅速に同期検波し得るので好
適である。 しかして、従来の本来のシンセサイザ方式の周
波数変換を行なうようにしたテレビジヨン用オー
ルチヤネルダウンコンバータ使用の局部発振周波
数制御装置としては、種々の回路構成が知られて
おり、その一例においては、テレビジヨン放送の
オールチヤネルの電波をそれぞれ中間波信号に変
換するために、18種類の固定局部発振周波数を適
切に組合わせて周波数合成を行なうことにより多
数の所要局部発振周波数をそれぞれ発生させてお
り、かかる本来の局部発振周波数シンセサイザに
おいては、高価な水晶制御発振器を多数使用する
必要があり、かかる多数の固定発振周波数の合成
により各所要局部発振周波数を発生させているの
で、各局部発振発振出力信号のSN比が劣化して
ダウンコンバータ全体の雑音指数を増大させてい
る。また、各テレビジヨンチヤネルについて正も
しくは負のオフセツト周波数を設定するには、上
述の局部発振周波数シンセサイザに対し、例え
ば、10KHz程度とするオフセツト周波数の発振器
を別途組合わせて同様の周波数合成を行なう必要
があるために、シンセサイザ本来の局部発振周波
数にオフセツト周波数相当の誤差が生ずることに
なるので、中間周波信号復調器の性能を左右する
中間周波選択度特性にずれが生じ、特に、同期検
波により中間周波信号を復調する場合には、同期
検波基準搬送波信号を最良状態にては再生し得な
くなる、という重大な欠点があつた。 また、従来のこの種シンセサイザ方式発振周波
数制御装置の他の例として、FMおよびAMの音
声放送受信機に用いるいわゆるシンセサイザチユ
ーナにおいては、シンセサイザ方式本来の局部発
振周波数にそれぞれ対応したステツプ間隔の受信
周波数に対して、その中間の周波数による放送波
を受信した際に生ずる中間周波数のオフセツト乃
至シフトを補正するために、シンセサイザ方式本
来の局部発振周波数を調整する発振周波数の発振
器を別途使用するようにして、シンセサイザ方式
本来の局部発振周波数が間欠的に配列されるがた
めに本来ならば受信不能となる中間の周波数の放
送波をも受信し得るようにしたものがある。かか
る方式をテレビジヨン放送受信用に変更すること
は可能であるが、この方式では、例えば、テレビ
ジヨン信号に重畳した文字放送信号の受信処理や
テレビジヨン信号の伝送特性などを測定する受信
機にて必要とする多数の局部発振周波数を迅速、
正確かつ安定に順次発生させるのは困難であつ
た。 すなわち、いわゆるシンセサイザ方式の局部発
振周波数制御装置において、例えば、テレビジヨ
ン放送チヤネルに対応した本来の局部発振周波数
をオフセツト周波数に対応してシフトさせるに
は、本来の局部発振周波数の発振器と基準周波数
の発振器とオフセツト周波数の発振器との少なく
とも3個の発振器を備える必要があり、さらに、
VHF帯からUHF帯に到る90〜770MHzの範囲に配
列したテレビジヨン放送チヤネルのように、広い
周波数範囲に亘つて配置した多数の受信周波数に
それぞれ対応した多数の局部発振周波数を共通の
発振器の発振周波数から出発してそれぞれ発生さ
せるには、その共通の発振器の発振周波数を、そ
れら多数の局部発振周波数に対して例えば最小公
倍数とする数GHz程度の極めて高い周波数に設定
せざるを得ぬことになり、かかる極めて高い発振
周波数に必要な周波数精度は極度に高いものとな
る、という欠点があつた。 また、従来のこの種の局部発振周波数制御装置
のさらに他の例として、第1図に示す回路構成に
おいては、ミクサ1に供給した高周波(RF)信
号を電圧制御発振器(VCO)2からの局部発振
出力により中間周波(IF)信号に変換するとと
もに、局部発振出力をそれぞれの高周波信号の周
波数に対応した演算処理用データを予め格納して
あるデータ入力部9により制御されたプログラマ
ブルカウンタ5に加えて、それぞれの高周波信号
周波数に対応する電圧制御発振器の発振出力にそ
れぞれ所要の演算処理を施して所定の低い位相比
較周波数に逓降する。所定位相比較周波数の被比
較信号波形と、同じ所定の位相比較周波数にて発
振する基準発振器6により形成した所定位相比較
周波数の基準信号波形とを、位相比較回路7、位
相判定回路8およびカウンタ4よりなる制御部1
0に供給する。位相比較回路7では被比較信号波
形と基準信号波形との位相比較を周知の方法で行
ない、その結果得たアナログ比較出力信号の信号
レベルに基づいて、位相判定回路8により、それ
ら被比較信号波形と基準信号波形との位相の相対
的前後を表わす進相信号もしくは遅相信号をそれ
ぞれ形成し、それらの進相信号もしくは遅相信号
をカウンタ4に供給して、それら進相もしくは遅
相信号の数をそれまでのカウンタ4の計数値にそ
れぞれ加算もしくは減算するように計数し、この
カウンタ4の計数値に対応するデイジタル値であ
るデイジタル制御信号を形成し、そのデイジタル
制御信号をデイジタル−アナログ変換器3により
アナログ電圧信号に変換したうえで電圧制御発振
器2に印加し、その発振周波数を変化させてい
る。 しかして、かかる構成の局部発振周波数制御装
置においては、まず第一に、位相比較器7にて、
アナログ型の位相比較信号処理を行なうととも
に、遮断周波数が比較周波数より充分に低い、す
なわち、遅延時間が長い低域波器を使用して出
力信号の平滑などを行なつており、したがつて、
応答特性や周波数安定度などの点で不充分であ
る。また、第二に、間欠的配列に設定する各局部
発振周波数のいずれに対しても共通の位相比較周
波数にて上述した被比較信号波形と基準信号波形
との位相比較を行ない得るようにするために、そ
の位相比較周波数を、間欠的に配列して設定する
各局部発振周波数相互間の最小周波数差程度に設
定する必要があり、例えば全テレビジヨン放送チ
ヤネルにそれぞれ正負のオフセツト周波数を付加
して所要の各局部発振周波数を共通に制御し得る
ようにするには、それらの局部発振周波数を共通
に発生させる発振器の発振周波数が前述したよう
にGHzの程度の高い周波数になるのに対して、位
相比較周波数は高々オフセツト周波数に等しい
10KHz程度の極めて低い周波数に選定する必要が
ある。しかも、かかる位相比較周波数における被
比較信号波形と基準信号波形との位相比較開始の
当初、例えば、受信チヤネル切換えの直後におい
ては、電圧制御発振器2および基準発振器6の双
方とも任意の位相にて発振しており、しかも電圧
制御発振器2の発振周波数は、前述のデイジタル
制御信号が受信チヤネル毎に通常は異なる所定の
値になるまでの間は未だ適切な制御電圧が発振器
2に印加されていないので、所定の周波数になつ
ていない。したがつて、かかる所定周波数とは多
少異なる発振周波数信号を逓降して所定の極めて
低い位相比較周波数における位相比較とその位相
比較の結果による発振周波数の修正制御とを反復
して行なつており、位相比較では前述のように長
い遅延時間を要するので、電圧制御発振器2の発
振周波数を新たに切換えた受信周波数に正確に対
応した周波数に一致させるまでには、相当の時間
遅れが生ずることになる。例えば前述した文字放
送電波の伝搬特性の測定時におけるように、多数
の受信周波数にそれぞれ対応する局部発振周波数
を迅速、正確かつ安定に順次に設定する必要があ
る場合には、到底対処し得ない、という欠点があ
つた。 本考案の目的は、上述した従来の欠点を除去
し、相互間の周波数差に比較して格段に広い周波
数範囲に亘る極めて多数の局部発振周波数を、そ
れぞれ、極めて迅速、正確かつ安定に設定し得る
ようにした小型で低廉な局部発振周波数制御装置
を提供することにある。 すなわち、本考案局部発振周波数制御装置は、
局部発振用電圧制御発振器の発振周波数をカウン
タにより逓降して形成した所定周波数の被比較信
号と基準発振器に結合させて形成した前記所定周
波数の基準信号との位相比較の結果に応じデイジ
タル制御信号を形成してデイジタル−アナログ変
換し、前記電圧制御発振器に印加してその発振周
波数を制御する局部発振周波数制御装置におい
て、前記カウンタの出力方形波信号を信号幅に比
しわずかずつ順次に遅延させて方形波形の前記被
比較信号および遅延出力方形波信号をそれぞれ形
成する遅延回路と、前記基準発振器の発振周波数
を逓降して方形波形の前記基準信号を形成する基
準カウンタと、前記被比較信号の方形波形の前縁
に対応したタイミングのリセツトパルスを発生さ
せて前記基準カウンタをリセツトするリセツトパ
ルス発生回路と、それぞれの方形波形のレベル比
較による前記被比較信号と前記基準信号との位相
比較によつてそれぞれのタイミングの前後関係を
判定するとともに判定結果を記憶するタイミング
判定記憶回路と、前記カウンタの周波数逓降のプ
ログラムを制御するとともに前記電圧制御発振器
の発振周波数を所望の受信周波数に適合させる値
の制御電圧を発生させてその制御電圧の値を前記
判定結果に応じ修正するとともにその修正の度毎
に前記リセツトパルス発生回路を制御して前記リ
セツトパルスを発生させる制御回路と、前記電圧
制御発振器の発振周波数を前記制御電圧の値に対
応させるデイジタル制御信号を発生させるデイジ
タルデータ設定回路とを備え、前記被比較信号と
前記基準信号との各方形波形の前縁の位相を前記
位相比較の開始時に一致させるとともに、前記被
比較信号、前記基準信号、前記遅延出力方形波信
号および前記リセツトパルスの組合わせに基づい
て前記各方形波形の後縁のタイミングの前後関係
を判定するようにしたことを特徴とするものであ
る。 以下図面を参照して実施例につき本考案を詳細
に説明する。 しかして、上述した第1図示の構成による従来
装置においては、局部発振周波数に比して格段に
低い周波数における被比較信号と基準信号との周
波数比較の手段として、双方の信号波形の位相比
較をアナログ的に行ない、その位相比較の結果に
応じて局部発振器の発振周波数を制御しているの
で、局部発振器の発振周波数の粗調整には不必要
な位相比較を極めて低い比較周波数にて行ない、
双方の位相がほぼ一致した位相ロツク状態に達す
るのを待つて局部発振周波数の精密制御を行なつ
ている。そのために、所要の局部発振周波数の設
定に著しく時間がかかる欠点を有していた。本考
案はこの点を改良し、従来装置における発振周波
数逓降用カウンタ5により形成する被比較信号を
例えばデユーテイ比50%の方形波形にするととも
に、基準発振器6の発振周波数も位相比較周波数
に比して高い周波数に選定し、基準発振周波数を
被比較信号号側と同様にカウンタにより逓降し
て、デユーテイ比50%の方形波形を有する基準信
号を形成し、受信周波数の切換え直後の局部発振
周波数制御開始時に、基準信号側のカウンタを被
比較信号に関連した信号によりリセツトして被比
較信号と基準信号との双方の方形波形の前縁の位
相を強制的に一致させ、かかる位相ロツクの状態
にて、直ちに、それら方形波形の後縁位相の進
相、遅相を瞬時に比較することができるようにし
た。さらに、電圧制御発振周波数の所要値への概
略設定およびその電圧制御発振周波数の所定のプ
ログラムによる位相比較周波数への逓降値の設定
を行なう構成と組合せることにより電圧制御型発
振器出力の局部発振周波数の精密制御を速かに行
ない得るようにした。その結果、前述したように
極めて多数の局部発振周波数を順次に設定して極
めて多数の受信周波数につき電波伝搬特性の測定
を行なう際にも、各局部発振周波数の設定を迅速
かつ正確に行ない得るとともに、同期検波方式に
よる文字情報信号の再生をも最良の状態にて行な
い得るようにしている。 かかる動作を行なう本考案局部発振周波数制御
装置の概略構成を第2図に示す。図示の構成にお
いては、電圧制御発振器2をデイジタル−アナロ
グ変換器3からの制御電圧により制御し、その発
振周波数をプログラマブルカウンタ5に供給して
前述したような位相比較周波数まで逓降するとと
もに、ミクサ回路1に供給し、その発振周波数を
局部発振周波数として入力高周波(RF)信号を
中間周波(IF)信号に変換する。 しかして、プログラマブルカウンタ5により形
成した被比較信号は、点線にて囲んで示す周波数
制御部11において、以下に述べるようにして基
準信号と波形の位相を比較し、その位相比較の結
果による進相、遅相に応じたデイジタルデータを
デイジタルデータ設定回路14、デイジタル−ア
ナログ変換器3などを介し、制御電圧として電圧
制御発振器2に印加している。その周波数制御部
11は、プログラマブルカウンタ5の出力と高安
定な水晶発振器などの基準周波数発振器6の出力
とを入力として両入力信号のタイミングの前後関
係を判定し、その結果を保持するデイジタル式の
パルスタイミング判定・保持回路12と、デイジ
タル−アナログ変換器3にデイジタルデータ信号
を供給するデイジタルデータ設定回路14と、判
定・保持回路12のデイジタル値の出力信号から
データの増減指令信号を形成して設定回路14に
供給するとともにチヤネル指定などを行なうキー
ボードなどのデータ入力部9からの信号処理、チ
ヤネル指定に応じて設定回路14のチヤネルに対
する概略のデータの設定および周波数制御開始信
号の発生などを行なう制御回路13とから構成さ
れている。さらに、パルスタイミング判定・保持
回路12において比較および基準の両入力信号間
のタイミングの前後関係を判定し、その結果を保
持した出力から、制御回路13においては、デイ
ジタルデータ設定回路14に新たに設定すべきデ
ータの増減指令信号を形成して設定回路14に加
え、設定回路14においては、この指令信号に応
じてそれまで設定されていたデータを所定値だけ
増減変更して新らしいデータを再設定する。この
再設定デイジタルデータをデイジタル−アナログ
変換器3にてアナログ信号に変換し、電圧制御型
発振器に印加して周波数制御を行なう。なお、電
圧制御型発振器の発振周波数範囲として複数の受
信帯域に亘るなどの理由により広範囲となる場合
には、制御回路13からの指令により、発振回路
の回路定数などを変更して受信帯域に適合させる
のが好適である。 つぎに、周波数制御部11の構成を詳細に表わ
した本考案装置の構成例を第3図に示し、図中、
上述したタイミング判定保持回路12に相当する
部分を一点鎖線にて囲んで示すとともに、その要
部をなすタイミング判定記憶回路24を破線にて
囲んで示し、さらに、その各部信号波形を第4図
に示す。図示の構成例におけるタイミング判定保
持回路12は、プログラマブルカウンタ5の例え
ばデユーテイ比50%の計数出力方形波信号Qを、
その方形波形の幅に比し、極めてわずかの時間τ
およびτだけ順次に遅延させて第1遅延出力
方形波信号QD1および第2遅延出力方形波信号Q
D2を形成する遅延回路16と、制御回路13から
の位相比較開始信号に応じ、上述した第1遅延出
力方形波信号QD1の前縁立上りのタイミングにて
リセツトパルスを発生させるリセツトパルス発生
回路15と、そのリセツトパルスによりセツトし
て、例えば10KHz程度とする位相比較周波数より
高く設定した基準周波数にて発振する基準発振器
6の発振出力を計数し、周波数を逓降させて前述
の遅延出力方形波信号QD1の前縁位相と一致した
前縁でかつデユーテイ比50%の方形波形を有する
計数出力信号Pを形成する基準カウンタ17と、
以上に述べた各回路の出力信号を供給して、被比
較信号としての第1遅延出力方形波信号QD1と基
準信号としての基準カウンタ計数出力方形波信号
Pとの後縁の位相を比較し、両者のタイミングの
前後関係を判定して記憶保持するタイミング判定
記憶回路24とを備えている。 しかして、本考案装置の要部をなすタイミング
判定記憶回路24においては、被比較信号として
の第1遅延出力方形波信号QD1と基準信号として
の基準カウンタ計数出力方形波信号Pとを排他的
オア回路18に供給して両者の位相比較を行な
う。しかして、前述のように基準カウンタ17は
第1遅延出力方形波信号QD1の前縁立上りのタイ
ミングにて発生させたリセツトパルスによりリセ
ツトされて基準発振出力周波数に対する逓降用計
数を開始するもであるから、その計数出力方形波
信号Pの前縁は、つねに、第1遅延出力方形波信
号QD1の前縁と同時に立上つており、したがつ
て、排他的オア回路18からは、双方の方形波信
号の後縁近傍における信号レベルの一致、不一致
に応じて、第4図に示すように“0”,“1”の排
他的論理和出力信号Rが得られ、かかる排他的論
理和出力信号Rをラツチ回路19および20に並
列に供給してある。一方、このタイミング判定記
憶回路24中に設けたゲート信号発生回路21に
は、前述したリセツトパルスおよび第2遅延出力
方形波信号QD2を供給してあり、第4図に示すよ
うに、第1遅延出力方形波信号QD1の前縁にて立
上り、第2遅延出力方形波信号QD2の後縁にて立
下るゲート信号Gが形成される。このゲート信号
Gをナンド回路22および23に並列に供給する
とともに、それらのナンド回路22および23に
第2遅延出力方形波信号QD2およびカウンタ5の
計数出力方形波信号Qをそれぞれ供給すると、そ
れらのナンド出力信号として、ゲート信号Gの後
縁すなわち第2遅延出力方形波信号QD2の後縁お
よび計数出力方形波信号Qの後縁のタイミングに
てそれぞれラツチパルスが形成され、それらのラ
ツチパルスをラツチ回路20および19にそれぞ
れ印加すると、それらのラツチ回路19および2
0には、第4図に示すように、それぞれのラツチ
タイミングにおける排他的オア出力信号Rの信号
論理レベルが記憶保持され、第1および第2のラ
ツチ出力信号Q1およびQ2がそれぞれ得られる。
なお、それらのラツチ回路19,20は、かかる
位相比較の開始の度毎に、上述したリセツトパル
スによりクリアされて、その都度、新たな位相比
較結果を記憶保持するようにしてある。 上述のようにして被比較信号と基準信号との位
相比較の結果を表わす第1および第2のラツチ出
力信号Q1およびQ2を供給した制御回路13にお
いては、それらのラツチ出力信号Q1,Q2の論理
レベルの相互関係に応じ、第1表に示すように、
電圧制御発振器2の発振周波数の増減を制御する
ための新しいデイジタル信号を形成するために、
制御回路13を介してデイジタルデータ設定回路
14にデータの増減指令信号を形成して供給し、
それまでのデイジタルデータ信号を例えば一単位
増減する。したがつて、チヤネル切換えと同時
に、データ入力部9からのデータに応じて概略設
定してある設定回路14のデイジタルデータ信号
に基づいて発生した電圧制御発振器2の概略の発
振周波数を、上述のような位相比較制御を反復す
ることにより、所要の局部発振周波数に精密に一
致させることができる。
The present invention relates to a local oscillation frequency control device for so-called synthesizer type frequency conversion, and in particular to a device that can extremely quickly, accurately and stably set local oscillation frequencies corresponding to a large number of reception frequencies over a wide range. It is. Conventional frequency conversion called the synthesizer method converts television radio frequency (RF) signals of all channels in the VHF band and UHF band, including positive and negative offset frequency signals for each channel, into a predetermined intermediate frequency signal. In this system, a large number of local oscillation frequencies corresponding to a large number of received frequencies are set by controlling the oscillation frequency of a voltage controlled oscillator using an applied voltage. This method is suitable when receiving text information signals that are multiplexed and broadcast during the vertical retrace period of a television video signal and processing them by synchronous detection because synchronous detection can be performed accurately and relatively quickly. Various circuit configurations are known as local oscillation frequency control devices using all-channel down converters for televisions that perform frequency conversion using the conventional original synthesizer method. In order to convert the radio waves of all channels of Jiyoung Broadcasting into intermediate wave signals, a large number of required local oscillation frequencies are generated by appropriately combining 18 types of fixed local oscillation frequencies and performing frequency synthesis. In such original local oscillation frequency synthesizers, it is necessary to use a large number of expensive crystal-controlled oscillators, and each required local oscillation frequency is generated by synthesizing a large number of fixed oscillation frequencies, so each local oscillation oscillation output signal The signal-to-noise ratio of the down converter deteriorates, increasing the overall noise figure of the down converter. Furthermore, in order to set a positive or negative offset frequency for each television channel, it is necessary to perform similar frequency synthesis by separately combining an oscillator with an offset frequency of about 10 KHz to the local oscillation frequency synthesizer described above. This causes an error equivalent to the offset frequency in the synthesizer's original local oscillation frequency, which causes a shift in the intermediate frequency selectivity characteristics that affect the performance of the intermediate frequency signal demodulator. When demodulating a frequency signal, there is a serious drawback in that the coherent detection reference carrier signal cannot be reproduced under the best conditions. In addition, as another example of a conventional synthesizer type oscillation frequency control device of this kind, a so-called synthesizer tuner used in FM and AM audio broadcast receivers receives step intervals corresponding to the local oscillation frequency original to the synthesizer type. In order to compensate for the offset or shift of the intermediate frequency that occurs when receiving a broadcast wave with an intermediate frequency, an oscillator with an oscillation frequency that adjusts the local oscillation frequency inherent to the synthesizer method is used separately. Some systems are designed to receive broadcast waves of intermediate frequencies that would otherwise be impossible to receive because the local oscillation frequencies inherent in the synthesizer system are arranged intermittently. Although it is possible to modify this method to receive television broadcasts, this method is difficult to use, for example, in a receiver that processes the reception of a teletext signal superimposed on a television signal or measures the transmission characteristics of a television signal. Quickly and easily generate the large number of local oscillator frequencies you need.
It has been difficult to generate them sequentially accurately and stably. That is, in a so-called synthesizer-type local oscillation frequency control device, for example, in order to shift the original local oscillation frequency corresponding to a television broadcast channel in accordance with an offset frequency, it is necessary to use an oscillator for the original local oscillation frequency and a reference frequency. It is necessary to have at least three oscillators, an oscillator and an offset frequency oscillator, and further,
Like television broadcast channels arranged in the 90-770 MHz range from the VHF band to the UHF band, a common oscillator generates a large number of local oscillation frequencies, each corresponding to a large number of reception frequencies arranged over a wide frequency range. In order to generate each signal starting from the oscillation frequency, the oscillation frequency of the common oscillator must be set to an extremely high frequency of several GHz, which is the least common multiple of the many local oscillation frequencies. The disadvantage is that the frequency accuracy required for such an extremely high oscillation frequency is extremely high. Further, as yet another example of a conventional local oscillation frequency control device of this type, in the circuit configuration shown in FIG. The oscillation output is converted into an intermediate frequency (IF) signal, and the local oscillation output is added to a programmable counter 5 controlled by a data input section 9 in which data for arithmetic processing corresponding to the frequency of each high-frequency signal is stored in advance. Then, the oscillation output of the voltage controlled oscillator corresponding to each high frequency signal frequency is subjected to necessary arithmetic processing and stepped down to a predetermined low phase comparison frequency. A compared signal waveform having a predetermined phase comparison frequency and a reference signal waveform having a predetermined phase comparison frequency formed by a reference oscillator 6 that oscillates at the same predetermined phase comparison frequency are connected to a phase comparison circuit 7, a phase determination circuit 8, and a counter 4. Control unit 1 consisting of
Supply to 0. The phase comparison circuit 7 compares the phases of the compared signal waveform and the reference signal waveform using a well-known method, and based on the signal level of the analog comparison output signal obtained as a result, the phase determination circuit 8 compares the compared signal waveforms. Leading phase signals or lagging signals representing the relative front and back of the phase of the and reference signal waveforms are respectively formed, and these leading or lagging signals are supplied to the counter 4 to calculate the leading or lagging signals. A digital control signal that is a digital value corresponding to the count value of the counter 4 is formed by adding or subtracting the number from the previous count value of the counter 4, and converts the digital control signal from digital to analog. The analog voltage signal is converted into an analog voltage signal by the voltage control oscillator 3, and then applied to the voltage controlled oscillator 2 to change its oscillation frequency. Therefore, in the local oscillation frequency control device having such a configuration, first of all, in the phase comparator 7,
In addition to performing analog phase comparison signal processing, a low-frequency filter whose cut-off frequency is sufficiently lower than the comparison frequency, that is, a long delay time, is used to smooth the output signal.
It is inadequate in terms of response characteristics, frequency stability, etc. Secondly, in order to be able to perform the phase comparison between the compared signal waveform and the reference signal waveform at a common phase comparison frequency for each of the local oscillation frequencies set in the intermittent array. In addition, it is necessary to set the phase comparison frequency to the minimum frequency difference between the local oscillation frequencies that are arranged and set intermittently. For example, by adding positive and negative offset frequencies to all television broadcast channels, In order to be able to commonly control each of the required local oscillation frequencies, the oscillation frequency of the oscillator that commonly generates these local oscillation frequencies must be as high as GHz as described above. Phase comparison frequency is at most equal to offset frequency
It is necessary to select an extremely low frequency of about 10KHz. Moreover, at the beginning of the phase comparison between the compared signal waveform and the reference signal waveform at the phase comparison frequency, for example, immediately after switching the reception channel, both the voltage controlled oscillator 2 and the reference oscillator 6 oscillate at an arbitrary phase. Moreover, the oscillation frequency of the voltage-controlled oscillator 2 changes because an appropriate control voltage is not yet applied to the oscillator 2 until the digital control signal described above reaches a predetermined value that usually differs for each receiving channel. , the frequency is not adjusted to the specified frequency. Therefore, an oscillation frequency signal that is slightly different from the predetermined frequency is stepped down, and phase comparison at a predetermined extremely low phase comparison frequency and correction control of the oscillation frequency based on the result of the phase comparison are repeatedly performed. As mentioned above, the phase comparison requires a long delay time, so a considerable time delay will occur until the oscillation frequency of the voltage controlled oscillator 2 matches the frequency that exactly corresponds to the newly switched receiving frequency. Become. For example, when it is necessary to quickly, accurately, and stably sequentially set the local oscillation frequencies corresponding to a large number of received frequencies, as in the measurement of the propagation characteristics of teletext radio waves mentioned above, this is simply impossible. There was a drawback. The purpose of the present invention is to eliminate the above-mentioned drawbacks of the conventional technology, and to set an extremely large number of local oscillation frequencies over a much wider frequency range compared to the frequency differences between them, each extremely quickly, accurately, and stably. It is an object of the present invention to provide a small and inexpensive local oscillation frequency control device that achieves the above-mentioned characteristics. That is, the local oscillation frequency control device of the present invention has the following characteristics:
A digital control signal according to the result of a phase comparison between a compared signal of a predetermined frequency, which is formed by stepping down the oscillation frequency of the local oscillation voltage controlled oscillator, and a reference signal of the predetermined frequency, which is formed by coupling to a reference oscillator. In the local oscillation frequency control device, the output square wave signal of the counter is successively delayed in small increments relative to the signal width in a local oscillation frequency control device that forms a signal, converts it from digital to analog, and applies it to the voltage controlled oscillator to control its oscillation frequency. a delay circuit that respectively forms the compared signal and the delayed output square wave signal with a square waveform; a reference counter that steps down the oscillation frequency of the reference oscillator to form the reference signal with a square waveform; and the compared signal. a reset pulse generating circuit for resetting the reference counter by generating a reset pulse having a timing corresponding to the leading edge of a square waveform; and a phase comparison between the compared signal and the reference signal by comparing the levels of the respective square waveforms. Therefore, there is provided a timing determination storage circuit that determines the context of each timing and stores the determination results, and controls the frequency step-down program of the counter and adapts the oscillation frequency of the voltage controlled oscillator to a desired receiving frequency. a control circuit that generates a control voltage of a certain value, corrects the value of the control voltage according to the determination result, and controls the reset pulse generation circuit to generate the reset pulse each time the correction is made; and the voltage control circuit. a digital data setting circuit that generates a digital control signal that makes the oscillation frequency of an oscillator correspond to the value of the control voltage; The timings of the trailing edges of each of the square waveforms are determined based on a combination of the compared signal, the reference signal, the delayed output square wave signal, and the reset pulse. It is characterized by: Hereinafter, the present invention will be described in detail with reference to the drawings. However, in the conventional device having the configuration shown in the first diagram described above, as a means of frequency comparison between the compared signal and the reference signal at a frequency much lower than the local oscillation frequency, phase comparison of the waveforms of both signals is performed. Since the oscillation frequency of the local oscillator is controlled in accordance with the result of the phase comparison, unnecessary phase comparison is performed at an extremely low comparison frequency for rough adjustment of the oscillation frequency of the local oscillator.
Precise control of the local oscillation frequency is performed by waiting until a phase lock state is reached in which both phases substantially match. Therefore, it has the disadvantage that it takes a considerable amount of time to set the required local oscillation frequency. The present invention improves this point, and makes the compared signal formed by the oscillation frequency down counter 5 in the conventional device into a square waveform with a duty ratio of 50%, for example, and also makes the oscillation frequency of the reference oscillator 6 proportional to the phase comparison frequency. Then, the reference oscillation frequency is stepped down by a counter in the same way as the compared signal side to form a reference signal having a square waveform with a duty ratio of 50%, and the local oscillation frequency immediately after switching the reception frequency is At the start of frequency control, the counter on the reference signal side is reset by a signal related to the compared signal to force the phases of the leading edges of the square waveforms of both the compared signal and the reference signal to match, and this phase lock is achieved. It is now possible to instantly compare the leading and lagging phases of the trailing edges of these rectangular waveforms. Furthermore, local oscillation of the output of the voltage controlled oscillator can be achieved by combining a configuration that roughly sets the voltage controlled oscillation frequency to a desired value and sets a step-down value of the voltage controlled oscillation frequency to the phase comparison frequency according to a predetermined program. This allows precise frequency control to be performed quickly. As a result, even when measuring radio wave propagation characteristics for an extremely large number of received frequencies by sequentially setting an extremely large number of local oscillation frequencies as described above, each local oscillation frequency can be set quickly and accurately. , character information signals can be reproduced in the best possible condition using the synchronous detection method. FIG. 2 shows a schematic configuration of the local oscillation frequency control device of the present invention that performs such operations. In the illustrated configuration, a voltage controlled oscillator 2 is controlled by a control voltage from a digital-to-analog converter 3, and its oscillation frequency is supplied to a programmable counter 5 to step down to the above-mentioned phase comparison frequency. The input radio frequency (RF) signal is converted into an intermediate frequency (IF) signal using the oscillation frequency as the local oscillation frequency. The compared signal formed by the programmable counter 5 compares the phase of the waveform with the reference signal in the frequency control section 11 shown surrounded by a dotted line as described below, and the phase advances based on the result of the phase comparison. , digital data corresponding to the slow phase is applied to the voltage controlled oscillator 2 as a control voltage via the digital data setting circuit 14, the digital-to-analog converter 3, etc. The frequency control unit 11 receives the output of the programmable counter 5 and the output of a reference frequency oscillator 6 such as a highly stable crystal oscillator, determines the timing relationship between the two input signals, and stores the result. A pulse timing judgment/holding circuit 12, a digital data setting circuit 14 which supplies a digital data signal to the digital-to-analog converter 3, and a data increase/decrease command signal are formed from the digital value output signal of the judgment/holding circuit 12. Processes signals from a data input unit 9 such as a keyboard that supplies signals to the setting circuit 14 and specifies channels, etc. In response to channel specification, sets general data for channels in the setting circuit 14 and generates a frequency control start signal. It is composed of a control circuit 13. Furthermore, the pulse timing judgment/holding circuit 12 judges the timing relationship between the comparison and reference input signals, and from the output holding the result, the control circuit 13 sets new settings in the digital data setting circuit 14. A command signal to increase or decrease the data to be set is generated and sent to the setting circuit 14, and in response to this command signal, the setting circuit 14 increases or decreases the previously set data by a predetermined value and resets the new data. do. This reset digital data is converted into an analog signal by a digital-to-analog converter 3 and applied to a voltage controlled oscillator to perform frequency control. In addition, if the oscillation frequency range of the voltage controlled oscillator is wide due to reasons such as spanning multiple reception bands, the circuit constants of the oscillation circuit etc. are changed according to a command from the control circuit 13 to adapt to the reception band. It is preferable to let Next, an example of the configuration of the device of the present invention showing the configuration of the frequency control section 11 in detail is shown in FIG.
A portion corresponding to the above-mentioned timing judgment holding circuit 12 is shown surrounded by a dashed line, and the timing judgment storage circuit 24, which is the main part thereof, is shown surrounded by a broken line, and the signal waveforms of each part are shown in FIG. show. The timing judgment holding circuit 12 in the illustrated configuration example receives the count output square wave signal Q of the programmable counter 5 with a duty ratio of 50%, for example.
The time τ is extremely small compared to the width of the square waveform.
1 and τ 2 to sequentially delay the first delayed output square wave signal Q D1 and the second delayed output square wave signal Q
a delay circuit 16 that forms D2 , and a reset pulse generation circuit 15 that generates a reset pulse at the timing of the rising edge of the first delayed output square wave signal QD1 in response to a phase comparison start signal from the control circuit 13. Then, the oscillation output of the reference oscillator 6, which is set by the reset pulse and oscillates at a reference frequency set higher than the phase comparison frequency of, for example, about 10 KHz, is counted, and the frequency is stepped down to produce the aforementioned delayed output square wave. a reference counter 17 forming a counting output signal P having a square waveform with a leading edge matching the leading edge phase of the signal Q D1 and a duty ratio of 50%;
The output signals of each circuit described above are supplied, and the trailing edge phases of the first delayed output square wave signal Q D1 as the compared signal and the reference counter counting output square wave signal P as the reference signal are compared. , and a timing determination storage circuit 24 that determines and stores the timing relationship between the two. Therefore, in the timing judgment storage circuit 24, which constitutes the main part of the device of the present invention, the first delayed output square wave signal Q D1 as the compared signal and the reference counter count output square wave signal P as the reference signal are exclusively used. The signal is supplied to the OR circuit 18 and the phases of the two are compared. Therefore, as described above, the reference counter 17 is reset by the reset pulse generated at the timing of the rising edge of the first delayed output square wave signal Q D1 and starts counting down to the reference oscillation output frequency. Therefore, the leading edge of the counting output square wave signal P always rises simultaneously with the leading edge of the first delayed output square wave signal Q D1 , and therefore, from the exclusive OR circuit 18, both Depending on whether the signal levels match or do not match near the trailing edge of the square wave signal, an exclusive OR output signal R of "0" or "1" is obtained as shown in FIG. Output signal R is supplied to latch circuits 19 and 20 in parallel. On the other hand, the gate signal generation circuit 21 provided in the timing judgment storage circuit 24 is supplied with the above-mentioned reset pulse and the second delayed output square wave signal QD2 , and as shown in FIG. A gate signal G is formed which rises at the leading edge of the delayed output square wave signal Q D1 and falls at the trailing edge of the second delayed output square wave signal Q D2 . When this gate signal G is supplied in parallel to the NAND circuits 22 and 23, and the second delayed output square wave signal Q D2 and the count output square wave signal Q of the counter 5 are supplied to the NAND circuits 22 and 23, respectively, As the NAND output signal, latch pulses are formed at the timing of the trailing edge of the gate signal G, that is, the trailing edge of the second delayed output square wave signal Q D2 and the trailing edge of the count output square wave signal Q, and these latch pulses are latched. When applied to circuits 20 and 19 respectively, their latch circuits 19 and 2
0, the signal logic level of the exclusive OR output signal R at each latch timing is stored and held, as shown in FIG. 4, and the first and second latch output signals Q1 and Q2 are obtained, respectively. .
The latch circuits 19 and 20 are cleared by the above-mentioned reset pulse each time such phase comparison is started, and each time a new phase comparison result is stored and held. In the control circuit 13 which has supplied the first and second latch output signals Q 1 and Q 2 representing the results of the phase comparison between the compared signal and the reference signal as described above, the latch output signals Q 1 , According to the interrelationship of the logical levels of Q 2 , as shown in Table 1,
In order to form a new digital signal for controlling the increase or decrease of the oscillation frequency of the voltage controlled oscillator 2,
Forming and supplying a data increase/decrease command signal to the digital data setting circuit 14 via the control circuit 13;
For example, the digital data signal up to that point is increased or decreased by one unit. Therefore, at the same time as channel switching, the approximate oscillation frequency of the voltage controlled oscillator 2 generated based on the digital data signal of the setting circuit 14, which is roughly set according to the data from the data input section 9, is set as described above. By repeating phase comparison control, it is possible to precisely match the required local oscillation frequency.

【表】 なお、第1表において、Q1=Q2=0は判定開
始前の状態を示し、Q1=0,Q2=1もしくはQ1
=1,Q2=0は位相比較の結果に応じて発振周
波数制御用デイジタルデータを増減させて電圧制
御発振器2の発振周波数を上下に変化させる制御
動作を行なわせることを示し、さらに、かかる調
整後の新たな発振周波数について再び位相比較を
開始させるために、位相比較開始信号をリセツト
パルス発生回路15に印加して、基準カウンタ1
7等他の回路を間接的にリセツトすることを示し
ている。また、Q1=Q2=1は、位相判定不能の
状態を示しているので、リセツトパルス発生回路
15に位相比較開始信号を印加して再度位相比較
を試みる。 なお、上述した被比較信号と基準信号との位相
比較によるのと類似した動作原理により、位相比
較周波数における被比較方形波信号の信号波形長
の長短を基準の時間長との比較により判定するよ
うにした、第5図aに示す構成により第5図bに
示すように動作する方形波長判定回路が従来知ら
れており、図示の従来回路においては、入力方形
波信号eiにおける各方形波形の立上りにて単安
定マルチバイブレータ25をトリガし、その出力
方形波信号を微分回路26に供給してその出力方
形波信号の後縁にて微分パルスを発生させ、入力
方形波形の前縁から一定時間T1の経過後に生じ
たその微分パルスと入力方形波信号eiとをアン
ド回路27に供給して、T1以上の波形長を有す
る方形波形P2,P3にのみ対応する微分パルスea
を取出す。この微分パルスeaにより単安定マル
チバイブレータ28をトリガしてその出力方形波
信号を微分回路29に供給することにより、さら
に一定時間T2の経過後に微分パルスepを発生さ
せ、その微分パルスepと入力方形波信号eiとを
アンド回路31に供給すると、そのアンド出力信
号として、方形波長TがT1+T2<Tなる方形波
形P3のみに対応した長波形検出出力パルスeL
得られ、また、上述の微分パルスepとインバー
タ30により極性を反転させた入力方形波信号e
iとをアンド回路32に供給すると、そのアンド
出力信号として、方形波長TがT1<T<T1+T2
なる方形波形P2のみに対応した短波形検出出力パ
ルスeSが得られる。したがつて、図示の従来回
路によれば、入力方形波信号eiにおける各方形
波長Tを基準の時間長(T1+T2)と比較した結果
の長短を判定することができ、さらに、出力微分
パルスepにより波形長T1以上の方形波形を検出
することができる。 しかしながら、上述した従来の方形波長判定回
路においては、波形長判定の基準となる時間長の
全範囲を2個の単安定マルチバイブレータの組合
わせによつて設定しており、したがつて、単に回
路構成が複雑となるのみならず、かかるアナログ
の時定数回路の組合わせによつて得た基準時間長
は、正確度および安定度の点で、少なくとも本考
案がその達成を目的としている所要の性能を得る
ことは甚だ困難であつた。 これに対し、本考案局部発振周波数制御装置に
おいては、位相比較に対する基準方形波信号を安
定確実な固定発振器の発振周波数を位相比較開始
時にリセツトするカウンタの計数逓降により前述
の基準時間長を所要の正確度および安定度をもつ
て形成しており、比較信号側で与える遅延時間τ
,τは比較信号周期に比較して微小であり、
通常の遅延回路を用いても充分な精度を保持し得
るものである。したがつて、上述した従来回路に
比して格段に高い精度、安定度をもつて比較およ
び基準信号が得られる。しかも、その進・遅相の
判定をすべてデイジタル的な信号処理で行なつて
いるので、従来に比し、比較的簡単なデイジタル
回路構成により格段に迅速かつ高い精度、信頼度
が得られる。 しかして、上述した構成の本考案局部発振周波
数制御装置は、例えば、制御回路13、デイジタ
ルデータ設定回路14等の各回路要素の機能の一
部に適切な変更を施せば、さらに高性能化するこ
とができる。すなわち、例えばデータ入力部9に
より局部発振周波数を設定すべき放送波のチヤネ
ル番号とオフセツト周波数およびその有無とを指
定して、設定回路14のデイジタルデータおよび
カウンタ5における周波数逓降比の設定を行な
い、発振周波数を概略設定した後における電圧制
御発振周波数の制御装置を周波数調整期間と周波
数測定監視期間とに分けて行なうようにする。す
なわち、周波数調整期間においては、上述したよ
うにデータ入力部9による指定により発振周波数
が所望値に概略設定されて、位相比較周波数にお
ける被比較信号と基準信号との位相比較が可能の
状態になつているので、タイミング判定保持回路
12により、双方の位相の進み遅れの関係を判定
し、その判定結果に基づいて、あらかじめ設定し
た設定回路14のデイジタルデータの数値を2X
ステツプ(Xは整数、ステツプはデイジタルデー
タの1単位)にて増減させ、制御調整の繰返しの
進行に従つてXの値を減少させていく。このXの
値は位相判定の履歴を記憶しておき、進相、遅相
の位相判定結果の反転によりX=2,1,0すな
わち、4,2,1と順次にステツプを減少させる
ようにする。かかる処置により、通常は前述の概
略設定した発振周波数は正しい値からのずれが大
きいので、1ステツプずつ制御調整を行なうより
も、制御調整の収束速度を高めることができる。
つぎに、周波数測定監視期間においては、所要の
確度にて所望の発振周波数が得られた後に、ある
いは、その前においても、周囲温度、電源電圧の
変動などの比較的長周期の外乱等によりその発振
周波数調整が変動しても、上述したと同様の作用
によりその変動をも含めて位相比較の結果に基づ
く所要数の制御調整が行なわれるのであるが、そ
の目的から調整期間とは異なり、位相比較動作の
間隔を拡げ、不必要に設定回路14のデイジタル
データ、すなわち、電圧制御発振器の制御電圧レ
ベルが変動しないようにしている。すなわち、か
かる間欠的な周波数監視によつても、発振周波数
の増減を制御するデイジタルデータ設定回路14
等のデイジタル制御回路が、新たな修正データが
入力されない限り、前歴のデータを記憶保持して
いるので、一亘到達した所定確度の調整状態を継
続して維持することができ、またかかる状態にお
いては、電圧制御発振器2の発振周波数の偏差が
可能な範囲で最小限に抑えられているので、スプ
リアス周波数の発生も著しく低減されることにな
る。 つぎに、本考案局部発振周波数制御装置の適用
例を第6図および第7図にそれぞれ示す。第6図
の適用例においては、例えば第3図示の構成によ
る本考案装置33に同期検波方式中間周波復調部
34を縦続接続して、入力の高周波テレビジヨン
信号を映像信号により復調するものであり、本考
案装置33により、入力高周波テレビジヨン信号
のいずれのチヤネルに対しても例えば±5KHz以
内の精度にて正確な中間周波映像信号が同期検波
復調部34に供給されるのであるから、高精度に
て所定の特性による同期検波を行なうことがで
き、同期検波用搬送波も最良の状態にて再生する
ことができる。また、第7図示の適用例において
は、映像信号および音声信号を供給した中間周波
変調部35に、例えば第3図示の構成における入
出力端を入れ替えてアツプコンバータとして作用
させる本考案装置36を縦続接続して、本考案装
置36において発生させる局部発振周波数が、例
えばテレビジヨン放送チヤネルのオフセツト周波
数に相当する10KHz程度の間隔にてそれぞれ所要
の確度をもつて得られることを利用し、かかるオ
フセツトをも含めてテレビジヨン放送の全チヤネ
ルの電波を所定の周波数精度をもつて発生させる
ようにしてある。 以上の説明から明らかなように、本考案によれ
ば、つぎのような顕著な効果が得られる。 (1) テレビジヨン放送用全チヤネルコンバータに
おいては、所要の各局部発振周波数を、多数の
発振器を組合わせた周波数合成によらずとも、
単一の電圧制御発振器のみにより、それぞれ所
定の精度にて発生させることができ、周波数合
成に伴う局部発振出力信号の信号対ノイズ比、
したがつて、コンバータ全体の雑音指数の増大
を避けることができる。しかも、電圧制御発振
器の発振周波数を逓降して所要の位相比較周波
数に変換するプログラマブルカウンタによつて
局部発振周波数を5桁までの精度にて制御する
ことができるので、VHF帯およびUHF帯にお
けるテレビジヨン放送チヤネルにそれぞれオフ
セツトを付しても、例えば10KHzの周波数間隔
にて全チヤネルの所要周波数を所要の精度にて
発生させることができ、また、受信することが
できる。 (2) 局部発振用電圧制御発振器の発振周波数を逓
降した位相比較周波数における被比較信号と基
準信号との位相比較の結果に基づく電圧制御発
振器の発振周波数制御を、電圧制御発振器に対
するアナログ制御電圧印加の直前までデイジタ
ル回路によつて行なうので、制御電圧のレベル
変動に基づく局部発振周波数のジツタの発生
を、従来に比して格段に低減させることができ
る。 (3) 従来のテレビジヨン放送用オールチヤネルダ
ウンコンバータにおける局部発振ミクサの使用
は局部発振周波数に対する信号対ノイズ比の劣
化、したがつて、コンバータ全体の雑音指数の
増大の原因となつていたのに対し、局部発振ミ
クサを使用せずにコンバータを構成し得るの
で、かかる信号対ノイズ比の劣化や雑音指数の
増大を回避することができる。 (4) 被比較信号と基準信号との位相比較に要する
時間が、従来に比して格段に短縮され、したが
つて、例えば多数桁の周波数を指定しても極め
て短時間にて許容範囲内に収めることができ
る。 (5) 第6図に示したように、本考案装置に同期検
波復調部を組合わせれば、テレビジヨン放送の
受信チヤネル選択を迅速、正確かつ安定に行な
うことができ、しかも、局部発振周波数を多数
桁まで正確に設定することができるので、同期
検波復調部の性能を最良状態にて確保すること
ができる。 (6) 第7図に示したように、本考案装置に中間周
波変調部を組合わせれば、テレビジヨン放送の
オールチヤネル変調器の周波数精度を簡単な回
路構成によつて向上させることができる。
[Table] In Table 1, Q 1 =Q 2 =0 indicates the state before the start of judgment, and Q 1 =0, Q 2 =1 or Q 1
=1, Q 2 =0 indicates that the oscillation frequency control digital data is increased or decreased according to the result of the phase comparison to perform a control operation that changes the oscillation frequency of the voltage controlled oscillator 2 up or down, and furthermore, such adjustment In order to start phase comparison again for a later new oscillation frequency, a phase comparison start signal is applied to the reset pulse generation circuit 15, and the reference counter 1
This shows that other circuits such as 7 are indirectly reset. Furthermore, since Q 1 =Q 2 =1 indicates a state in which the phase cannot be determined, a phase comparison start signal is applied to the reset pulse generating circuit 15 to try the phase comparison again. In addition, based on an operating principle similar to the above-described phase comparison between the compared signal and the reference signal, the length of the signal waveform length of the compared square wave signal at the phase comparison frequency is determined by comparing it with the time length of the reference. A square wavelength determination circuit is conventionally known which operates as shown in FIG. 5b with the configuration shown in FIG. The monostable multivibrator 25 is triggered at the rising edge, and its output square wave signal is supplied to the differentiating circuit 26 to generate a differential pulse at the trailing edge of the output square wave signal. The differential pulse generated after T 1 and the input square wave signal e i are supplied to the AND circuit 27, and a differential pulse e a corresponding only to the square waveforms P 2 and P 3 having a waveform length of T 1 or more is generated .
Take out. By triggering the monostable multivibrator 28 with this differential pulse e a and supplying its output square wave signal to the differentiating circuit 29, a differential pulse e p is generated after a certain period of time T 2 has elapsed, and the differential pulse e When p and the input square wave signal e i are supplied to the AND circuit 31, the AND output signal is a long waveform detection output pulse e L corresponding only to the square waveform P 3 where the square wavelength T is T 1 +T 2 <T. The input square wave signal e which is obtained and whose polarity is inverted by the above-mentioned differential pulse e p and the inverter 30 is
i is supplied to the AND circuit 32, the square wavelength T is T 1 <T<T 1 +T 2 as the AND output signal.
A short waveform detection output pulse e S corresponding only to the square waveform P 2 is obtained. Therefore, according to the conventional circuit shown in the figure, it is possible to determine the merits or demerits of the results of comparing each square wavelength T in the input square wave signal e i with the reference time length (T 1 +T 2 ), and furthermore, the output A rectangular waveform having a waveform length T 1 or more can be detected by the differential pulse e p . However, in the conventional rectangular wavelength determination circuit described above, the entire range of time lengths that serve as the reference for waveform length determination is set by a combination of two monostable multivibrators; Not only is the configuration complicated, but the reference time length obtained by combining such analog time constant circuits is at least as good as the required performance, which the present invention aims to achieve, in terms of accuracy and stability. It was extremely difficult to obtain. In contrast, in the local oscillation frequency control device of the present invention, the above-mentioned reference time length is required by down-counting of a counter that resets the oscillation frequency of a fixed oscillator that stabilizes the reference square wave signal for phase comparison at the start of phase comparison. The delay time τ given on the comparison signal side is
1 and τ2 are minute compared to the comparison signal period,
Even if a normal delay circuit is used, sufficient accuracy can be maintained. Therefore, comparison and reference signals can be obtained with significantly higher accuracy and stability than in the conventional circuits described above. Furthermore, since the phase lead/lag judgment is all performed by digital signal processing, a relatively simple digital circuit configuration can provide much faster accuracy and reliability than in the past. Therefore, the local oscillation frequency control device of the present invention having the above-described configuration can be further improved in performance by appropriately modifying some of the functions of each circuit element such as the control circuit 13 and the digital data setting circuit 14. be able to. That is, for example, by specifying the channel number of the broadcast wave for which the local oscillation frequency is to be set, the offset frequency, and its presence or absence using the data input section 9, the digital data of the setting circuit 14 and the frequency down-down ratio in the counter 5 are set. After the oscillation frequency is roughly set, the voltage-controlled oscillation frequency control device is divided into a frequency adjustment period and a frequency measurement monitoring period. That is, during the frequency adjustment period, the oscillation frequency is roughly set to a desired value as specified by the data input section 9 as described above, and a state is made in which the phase comparison between the compared signal and the reference signal at the phase comparison frequency is possible. Therefore, the timing determination holding circuit 12 determines the relationship between the lead and lag of both phases, and based on the determination result, the numerical value of the digital data of the setting circuit 14 set in advance is set to 2
The value of X is increased or decreased in steps (X is an integer, and a step is one unit of digital data), and the value of X is decreased as the control adjustment is repeated. The value of this X is stored in the history of phase judgment, and the steps are sequentially decreased to X=2, 1, 0, i.e. 4, 2, 1 by reversing the phase judgment results of leading and lagging phases. do. By taking such measures, since the generally set oscillation frequency described above usually has a large deviation from the correct value, it is possible to increase the convergence speed of the control adjustment rather than performing the control adjustment one step at a time.
Next, during the frequency measurement monitoring period, after or even before the desired oscillation frequency is obtained with the required accuracy, relatively long-period disturbances such as fluctuations in ambient temperature and power supply voltage may cause Even if the oscillation frequency adjustment fluctuates, the required number of control adjustments are made based on the results of phase comparison, including the fluctuation, due to the same effect as described above. However, for this purpose, unlike the adjustment period, the phase The interval between comparison operations is widened to prevent the digital data of the setting circuit 14, that is, the control voltage level of the voltage controlled oscillator, from changing unnecessarily. That is, even with such intermittent frequency monitoring, the digital data setting circuit 14 that controls the increase/decrease of the oscillation frequency
The digital control circuits such as the above store the previous historical data unless new correction data is input, so it is possible to continuously maintain the adjusted state of the predetermined accuracy that has been reached for a while, and in such a state. Since the deviation in the oscillation frequency of the voltage controlled oscillator 2 is suppressed to the minimum possible range, the generation of spurious frequencies is also significantly reduced. Next, an application example of the local oscillation frequency control device of the present invention is shown in FIGS. 6 and 7, respectively. In the application example shown in FIG. 6, for example, a synchronous detection intermediate frequency demodulator 34 is connected in cascade to the device 33 of the present invention having the configuration shown in FIG. 3, and the input high frequency television signal is demodulated by the video signal. Since the device 33 of the present invention supplies an accurate intermediate frequency video signal to the synchronous detection demodulator 34 with an accuracy of, for example, within ±5 KHz for any channel of the input high frequency television signal, high precision is achieved. It is possible to perform synchronous detection according to predetermined characteristics, and the carrier wave for synchronous detection can also be reproduced in the best condition. In addition, in the application example shown in FIG. 7, a device 36 of the present invention is cascaded to the intermediate frequency modulation section 35 that supplies the video signal and the audio signal, for example, by replacing the input/output terminals in the configuration shown in FIG. By using the fact that the local oscillation frequencies generated by the device 36 of the present invention can be obtained with the required accuracy at intervals of about 10 KHz, which corresponds to the offset frequency of a television broadcast channel, for example, such an offset can be calculated. The radio waves of all channels of television broadcasting, including the radio waves, are generated with a predetermined frequency accuracy. As is clear from the above description, according to the present invention, the following remarkable effects can be obtained. (1) In an all-channel converter for television broadcasting, each required local oscillation frequency can be determined without frequency synthesis using a combination of multiple oscillators.
Each can be generated with a predetermined precision using only a single voltage controlled oscillator, and the signal-to-noise ratio of the local oscillation output signal accompanying frequency synthesis,
Therefore, an increase in the noise figure of the entire converter can be avoided. Moreover, the local oscillation frequency can be controlled with an accuracy of up to 5 digits using a programmable counter that steps down the oscillation frequency of the voltage controlled oscillator and converts it to the required phase comparison frequency. Even if an offset is applied to each television broadcast channel, the required frequencies of all channels can be generated and received with the required precision at frequency intervals of, for example, 10 KHz. (2) Oscillation frequency control of the voltage controlled oscillator based on the result of phase comparison between the compared signal and the reference signal at a phase comparison frequency that is a step down from the oscillation frequency of the voltage controlled oscillator for local oscillation. Since the application is performed by a digital circuit until immediately before application, the occurrence of jitter in the local oscillation frequency due to level fluctuations of the control voltage can be significantly reduced compared to the conventional method. (3) The use of a local oscillator mixer in conventional all-channel down converters for television broadcasting causes a degradation of the signal-to-noise ratio for the local oscillator frequency, thus increasing the noise figure of the entire converter. On the other hand, since the converter can be configured without using a local oscillation mixer, such deterioration of the signal-to-noise ratio and increase in the noise figure can be avoided. (4) The time required to compare the phase of the compared signal and the reference signal is much shorter than before, so even if a multi-digit frequency is specified, it will be within the allowable range in an extremely short time. can be accommodated in (5) As shown in Fig. 6, by combining the device of the present invention with a synchronous detection demodulator, it is possible to quickly, accurately and stably select a receiving channel for television broadcasting, and moreover, the local oscillation frequency can be Since it is possible to accurately set up to a large number of digits, the performance of the coherent detection demodulation section can be ensured at its best. (6) As shown in FIG. 7, by combining the device of the present invention with an intermediate frequency modulation section, the frequency accuracy of an all-channel modulator for television broadcasting can be improved with a simple circuit configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の局部発振周波数制御装置の構成
を示すブロツク線図、第2図は本考案局部発振周
波数制御装置の概略構成の例を示すブロツク線
図、第3図は同じくその詳細構成の例を示すブロ
ツク線図、第4図は同じくその各部信号波形を示
す波形図、第5図aおよびbは従来の方形波長判
定回路の構成および各部信号波形をそれぞれ示む
ブロツク線図および波形図、第6図および第7図
は本考案装置の適用例をそれぞれ示すブロツク線
図である。 1……ミクサ回路、2……電圧制御発振器、3
……デイジタル−アナログ変換器、4……カウン
タ、5……プログラマブルカウンタ、6……基準
周波数発振器、7……位相比較回路、8……位相
判定回路、9……データ入力部、10,11……
制御部、12……タイミング判定保持回路、13
……制御回路、14……デイジタルデータ設定回
路、15……リセツトパルス発生回路、16……
遅延回路、17……カウンタ、18……排他的オ
ア回路、19,20……ラツチ回路、21……ゲ
ート信号発生回路、22,23……ナンド回路、
24……タイミング判定記憶回路、25,28…
…単安定マルチバイブレータ、26,29……微
分回路、27,31,32……アンド回路、アン
ド回路、30……インバータ、33,36……本
考案装置、34……同期検波方式中間周波復調
部、35……中間周波変調部。
FIG. 1 is a block diagram showing the configuration of a conventional local oscillation frequency control device, FIG. 2 is a block diagram showing an example of a schematic configuration of the local oscillation frequency control device of the present invention, and FIG. 3 is a block diagram showing the detailed configuration. A block diagram showing an example, FIG. 4 is a waveform diagram showing signal waveforms of each part, and FIGS. 5a and b are block diagrams and waveform diagrams showing the configuration of a conventional rectangular wavelength determination circuit and signal waveforms of each part, respectively. , FIG. 6, and FIG. 7 are block diagrams showing examples of application of the device of the present invention, respectively. 1...Mixer circuit, 2...Voltage controlled oscillator, 3
... Digital-analog converter, 4 ... Counter, 5 ... Programmable counter, 6 ... Reference frequency oscillator, 7 ... Phase comparison circuit, 8 ... Phase determination circuit, 9 ... Data input section, 10, 11 ……
Control unit, 12... Timing judgment holding circuit, 13
...Control circuit, 14...Digital data setting circuit, 15...Reset pulse generation circuit, 16...
Delay circuit, 17... Counter, 18... Exclusive OR circuit, 19, 20... Latch circuit, 21... Gate signal generation circuit, 22, 23... NAND circuit,
24...timing judgment storage circuit, 25, 28...
... Monostable multivibrator, 26, 29 ... Differential circuit, 27, 31, 32 ... AND circuit, AND circuit, 30 ... Inverter, 33, 36 ... Device of the present invention, 34 ... Synchronous detection intermediate frequency demodulation Section, 35... Intermediate frequency modulation section.

Claims (1)

【実用新案登録請求の範囲】 1 局部発振用電圧制御発振器の発振周波数をカ
ウンタにより逓降して形成した所定周波数の被
比較信号と基準発振器に結合させて形成した前
記所定周波数の基準信号との位相比較の結果に
応じデイジタル制御信号を形成してデイジタル
−アナログ変換し、前記電圧制御発振器に印加
してその発振周波数を制御する局部発振周波数
制御装置において、前記カウンタの出力方形波
信号を信号幅に比しわずかずつ順次に遅延させ
て方形波形の前記被比較信号および遅延出力方
形波信号をそれぞれ形成する遅延回路と、前記
基準発振器の発振周波数を逓降して方形波形の
前記基準信号を形成する基準カウンタと、前記
被比較信号の方形波形の前縁に対応したタイミ
ングのリセツトパルスを発生させて前記基準カ
ウンタをリセツトするリセツトパルス発生回路
と、それぞれの方形波形のレベル比較による前
記被比較信号と前記基準信号との位相比較によ
つてそれぞれのタイミングの前後関係を判定す
るとともに判定結果を記憶するタイミング判定
記憶回路と、前記カウンタの周波数逓降のプロ
グラムを制御するとともに前記電圧制御発振器
の発振周波数を所望の受信周波数に適合させる
値の制御電圧を発生させてその制御電圧の値を
前記判定結果に応じ修正するとともにその修正
の度毎に前記リセツトパルス発生回路を制御し
て前記リセツトパルスを発生させる制御回路
と、前記電圧制御発振器の発振周波数を前記制
御電圧の値に対応させるデイジタル制御信号を
発生させるデイジタルデータ設定回路とを備
え、前記被比較信号と前記基準信号との各方形
波形の前縁の位相を前記位相比較の開始時に一
致させるとともに、前記被比較信号、前記基準
信号、前記遅延出力方形波信号および前記リセ
ツトパルスの組合わせに基づいて前記各方形波
形の後縁のタイミングの前後関係を判定するよ
うにしたことを特徴とする局部発振周波数制御
装置。 2 実用新案登録請求の範囲第1項記載の局部発
振周波数制御装置において、前記タイミング判
定記憶回路を、少なくとも、前記被比較信号お
よび前記基準信号を供給した排他的論理和回路
と、その排他的論理和回路の論理和出力信号を
記憶する一対のラツチ回路と、前記被比較信号
の方形波形の前縁にて立上るとともに前記遅延
出力方形波信号の後縁にて立下るゲートパルス
を発生させるゲートパルス発生回路とをもつて
構成し、前記ゲートパルスと前記カウンタの出
力方形波信号および前記遅延回路の遅延出力方
形波信号とのそれぞれの否定論理積により前記
一対のラツチ回路をそれぞれ駆動するようにし
たことを特徴とする局部発振周波数制御装置。
[Claims for Utility Model Registration] 1. A comparison signal of a predetermined frequency formed by stepping down the oscillation frequency of a local oscillation voltage controlled oscillator with a reference signal of the predetermined frequency formed by coupling it to a reference oscillator. In a local oscillation frequency control device that forms a digital control signal according to the result of phase comparison, converts it from digital to analog, and applies it to the voltage controlled oscillator to control its oscillation frequency, the output square wave signal of the counter is converted into a signal width. a delay circuit for sequentially delaying the comparison signal by a small amount relative to the reference signal to form the compared signal and the delayed output square wave signal, respectively, each having a square waveform; and forming the reference signal having a square waveform by stepping down the oscillation frequency of the reference oscillator. a reference counter that resets the reference counter; a reset pulse generation circuit that generates a reset pulse with a timing corresponding to the leading edge of the square waveform of the compared signal to reset the reference counter; and a timing determination memory circuit that determines the sequential relationship of each timing by phase comparison with the reference signal and stores the determination result; and a timing determination memory circuit that controls the frequency down program of the counter and oscillates the voltage controlled oscillator. Generating a control voltage having a value that adapts the frequency to the desired reception frequency, modifying the value of the control voltage according to the determination result, and controlling the reset pulse generating circuit to generate the reset pulse each time the modification is made. a digital data setting circuit that generates a digital control signal that makes the oscillation frequency of the voltage controlled oscillator correspond to the value of the control voltage, The timing of the trailing edge of each of the square waveforms is adjusted based on the combination of the compared signal, the reference signal, the delayed output square wave signal, and the reset pulse. A local oscillation frequency control device characterized by determining the context. 2 Utility Model Registration In the local oscillation frequency control device according to claim 1, the timing determination storage circuit is configured to include at least an exclusive OR circuit that supplies the compared signal and the reference signal, and an exclusive logic thereof. a pair of latch circuits that store the OR output signal of the summation circuit; and a gate that generates a gate pulse that rises at the leading edge of the square waveform of the compared signal and falls at the trailing edge of the delayed output square wave signal. and a pulse generating circuit, and drives the pair of latch circuits by respective NANDs of the gate pulse, the output square wave signal of the counter, and the delayed output square wave signal of the delay circuit. A local oscillation frequency control device characterized by:
JP7763281U 1981-05-29 1981-05-29 Expired JPS6246337Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7763281U JPS6246337Y2 (en) 1981-05-29 1981-05-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7763281U JPS6246337Y2 (en) 1981-05-29 1981-05-29

Publications (2)

Publication Number Publication Date
JPS57191107U JPS57191107U (en) 1982-12-03
JPS6246337Y2 true JPS6246337Y2 (en) 1987-12-14

Family

ID=29873282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7763281U Expired JPS6246337Y2 (en) 1981-05-29 1981-05-29

Country Status (1)

Country Link
JP (1) JPS6246337Y2 (en)

Also Published As

Publication number Publication date
JPS57191107U (en) 1982-12-03

Similar Documents

Publication Publication Date Title
US4575761A (en) AFT arrangement for a double conversion tuner
RU2127485C1 (en) Phase-locking method and circuit for phase- locked system
US5289506A (en) Automatic frequency control circuit
EP0028100B1 (en) Tuning control apparatus for a receiver
US4061980A (en) Radio receiver with plural converters and frequency control
US4305157A (en) Tuning circuit using a phase-locked loop
US5008955A (en) Receivers with microcomputer controlled tuning
CA1041237A (en) Electronic system for automatically tuning to a selected television channel
JPH0149051B2 (en)
US4245351A (en) AFT Arrangement for a phase locked loop tuning system
CA1181878A (en) Channel selection system for an electronic tuner
JPS6246337Y2 (en)
US4249259A (en) Digital channel selection apparatus
JPS5924191Y2 (en) Synthesizer-receiver AFC circuit
US6628345B1 (en) Automatic frequency tuning circuit
JPS5883446A (en) Receiver
US4172997A (en) Digital tuner for a communication receiver, typically an AM receiver
JPS5936449B2 (en) Radio receiver digital value setting device
JPH03117222A (en) Receiver of voltage synthesizer system
JPS6138886B2 (en)
JP2940220B2 (en) FSK modulator
JPH06152458A (en) Pll tuner
JP2815980B2 (en) Channel step setting method for PLL frequency synthesizer receiver
JPS622726B2 (en)
JP2812276B2 (en) PLL synthesizer tuner