JPS6244449B2 - - Google Patents

Info

Publication number
JPS6244449B2
JPS6244449B2 JP5502779A JP5502779A JPS6244449B2 JP S6244449 B2 JPS6244449 B2 JP S6244449B2 JP 5502779 A JP5502779 A JP 5502779A JP 5502779 A JP5502779 A JP 5502779A JP S6244449 B2 JPS6244449 B2 JP S6244449B2
Authority
JP
Japan
Prior art keywords
error
output
digital
signal
demodulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5502779A
Other languages
Japanese (ja)
Other versions
JPS55147053A (en
Inventor
Junji Namiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5502779A priority Critical patent/JPS55147053A/en
Publication of JPS55147053A publication Critical patent/JPS55147053A/en
Publication of JPS6244449B2 publication Critical patent/JPS6244449B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2272Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

この発明はアナログ信号をデイジタル信号に変
換して伝送する際、引起されたデイジタル信号誤
りを復調時に除去する誤り訂正回路に関する。 電話回線等のアナログ信号をデイジタル信号に
変換して伝送する方式としては、公社のPCM−
24方式、INTELSATのSPADE等が実用化されて
おり、伝送路特性が時変的な移動無線の分野にも
音声デイジタル通信が導入されつつある現状で、
今後より悪条件の伝送路を通しての音声デイジタ
ル伝送が行なわれる傾向にある。この様な環境に
於いては伝送信号の符号誤りは無視できない程度
に多発することが考えられ、一定の通話品質を確
保する為には何らかの形で発生する符号誤りを除
去する必要がある。 従来符号誤り除去技術としては送信デイジタル
信号にエラー訂正用の冗長信号を付加するエラ
ー・コレクシヨン・コードを用いたり誤り訂正が
一般的であつた。この方法は理論的にも整然とし
ておりその効果も確実ではあるが、冗長信号を付
加する為に伝送速度をその分だけ上げるか、逆に
音声信号の品質を落すなど不都合な点もある。こ
れはこの技術がもとの音声信号の統計的性質を全
く利用していないことによる。電話回線の音声周
波数成分は0.3KHz〜3.4KHzに帯域制限されてい
る。これをデイジタル信号に変換する際のサンプ
ル周波数は国際的に8KHzである。8KHzでサンプ
ルされた信号はサンプリング定理により最大0Hz
〜4KHzまでの広い周波数成分を伝送する能力を
持つている。従つて0Hz〜0.3KHzと3.4KHz〜4K
Hzとの各々の成分の合計0.9KHz帯域はもともと
冗長成分であることが分る。 この発明の目的は先の0.9KHz帯域の冗長帯域
を符号誤り訂正に利用することにより、送信側で
全く手を加えていない通常のデイジタル音声信号
の符号誤りを受信側だけで訂正、除去する装置を
提供することである。 標本化した送信アナログ信号の標本値時系列を
デイジタル信号の形で伝送するデイジタル伝送方
式において、 (a) デイジタル伝送受信信号から元通りの再生標
本化時系列を復調する復調バツフアー及び復調
バツフアー出力から復調アナログ信号を得るデ
イジタル・アナログ変換器とから成る復調器、 (b) 外乱を受けたデイジタル伝送受信信号が信号
識別境界線近傍で検出されると誤り候補検出出
力を出す誤り候補検出器、 (c) 送信アナログ信号の規定帯域の外側を通過帯
域とする誤り量検出フイルターであつて、復調
誤りにより発生する規定帯域外成分を、前記復
調バツフアー出力もしくは前記デイジタル・ア
ナログ変換器の出力から前記復調誤りの量とし
て検出する誤り量検出フイルター、 (d) 前記誤り量検出フイルター出力に従い、且つ
前記誤り候補検出器が誤り候補検出出力を出し
た時のみ前記復調バツフアー出力もしくはデイ
ジタルアナログ変換器出力のいづれか一方を修
正する誤り除去回路、 とから構成される誤り訂正回路が得られる。 この発明によると、1チヤンネルの電話回線に
限らず多くの電話チヤンネルを一まとめにした
FDM信号の様に一定の周波数帯域内にその成分
がおさまつているアナログ信号をデイジタル化し
て送信するシステムに於いて、受信側でその冗長
帯域を利用して、符号誤りにより発生する雑音を
除去することができる。そしてこの除去技術を送
信側に何らの変更をも要求しないので、現用の
PCM−24方式、衛星通信のSPADE、TDMA方式
などの受信信号に直接適用することができる。 次に本発明に付いて図面を参照して詳細に説明
する。第1図は通常の音声デイジタル伝送装置の
送信部のブロツク図、第2図は第1図各部の波形
を示したものである。第1図はマイクロフオン1
により音声は電気信号に換えられ、第6図に特性
を示す様なフイルター2により0.3KHz〜3.4KHz
の帯域内にスペクトル成形される。第2図10
0に示す様なフイルター出力は標本化回路3によ
り8KHzで標本化され、第2図101の様な形
になる。この信号の振幅値Siはアナログ・デイジ
タル変換器(A/D変換器)により、第2図1
02の様な7ビツトのデイジタル表現の標本値時
系列に変換される。すなわち
The present invention relates to an error correction circuit that removes digital signal errors caused during demodulation when an analog signal is converted into a digital signal and transmitted. The public corporation's PCM-
24 system, INTELSAT's SPADE, etc. have been put into practical use, and voice digital communication is being introduced into the field of mobile radio where transmission path characteristics are time-varying.
In the future, there is a tendency for audio digital transmission to be carried out through transmission lines with increasingly poor conditions. In such an environment, code errors in transmission signals are likely to occur too frequently to be ignored, and in order to ensure a certain level of speech quality, it is necessary to eliminate code errors that occur in some form. Conventional code error removal techniques generally include error correction and the use of an error correction code that adds a redundant signal for error correction to a transmitted digital signal. Although this method is logically sound and its effects are certain, it also has some disadvantages, such as adding a redundant signal, which increases the transmission speed by that amount, or conversely reduces the quality of the audio signal. This is because this technique does not utilize any statistical properties of the original audio signal. The audio frequency component of telephone lines is band-limited to 0.3KHz to 3.4KHz. The international sampling frequency for converting this into a digital signal is 8KHz. A signal sampled at 8KHz has a maximum of 0Hz due to the sampling theorem.
It has the ability to transmit a wide range of frequency components up to ~4KHz. Therefore 0Hz~0.3KHz and 3.4KHz~4K
It can be seen that the total 0.9KHz band of each component with Hz is originally a redundant component. The purpose of this invention is to use the aforementioned 0.9KHz redundant band for code error correction to correct and eliminate code errors in a normal digital audio signal that has not been modified at all on the transmitter side only on the receiver side. The goal is to provide the following. In a digital transmission system that transmits the sample value time series of a sampled transmitted analog signal in the form of a digital signal, (a) a demodulation buffer that demodulates the original reproduced sampled time series from the digitally transmitted received signal and a demodulation buffer output from the demodulation buffer output; (b) an error candidate detector that outputs an error candidate detection output when a digitally transmitted received signal subjected to disturbance is detected near the signal identification boundary line; c) An error amount detection filter whose pass band is outside the specified band of the transmitted analog signal, which demodulates components outside the specified band generated due to demodulation errors from the demodulation buffer output or the output of the digital-to-analog converter. an error amount detection filter that detects the amount of error; (d) according to the output of the error amount detection filter, and only when the error candidate detector outputs an error candidate detection output, either the demodulation buffer output or the digital-to-analog converter output; An error correction circuit consisting of an error removal circuit that corrects one of the two is obtained. According to this invention, not only one channel of telephone line but also many telephone channels can be grouped together.
In systems that digitize and transmit analog signals whose components fall within a certain frequency band, such as FDM signals, the redundant band is used on the receiving side to remove noise caused by code errors. can do. And since this removal technique does not require any changes on the sending side, it is
It can be directly applied to received signals such as PCM-24 system, satellite communication SPADE, and TDMA system. Next, the present invention will be explained in detail with reference to the drawings. FIG. 1 is a block diagram of a transmitting section of a conventional audio digital transmission device, and FIG. 2 shows waveforms of each section in FIG. Figure 1 shows microphone 1
The sound is converted into an electrical signal, and the filter 2 whose characteristics are shown in Figure 6 converts the sound into an electrical signal of 0.3KHz to 3.4KHz.
The spectrum is shaped within the band. Figure 2 10
The filter output as shown at 0 is sampled at 8KHz by the sampling circuit 3, resulting in a form as shown at 101 in FIG. The amplitude value Si of this signal is determined by an analog-to-digital converter (A/D converter) as shown in Fig. 2.
The sample value time series is converted into a 7-bit digital representation such as 02. i.e.

【式】を満すm(i)〜m (i)の7ビツトである。これら7ビツトづつの並列
信号は並列・直列変換器5により第2図103
の様な直列信号に変換される。この時、元の7ビ
ツトづつの区切り目を保存する為、m(i)の前にワ
ード同期用のビツト“Sy”が1ビツト加えら
れ、8ビツトが一つの信号単位になつている。 この信号はさらに変換器バツフアーメモリー6
に入り、第2図104の様な2ビツトづつの並
列信号に変えられる。この信号は4相変調器7に
よつて4相変調波に変えられる。変調波を同相成
分I、直交成分Qに分けて表わしたのが第2図
105である。変調波はアンテナ8より送り出さ
れる。一方受信側では一例として第2図105の様
な信号が次々に受かるが、受信雑音によりその信
号点が乱される。第3図は受信信号30が雑音n
I32、nQ33により点31にまで移動してしま
う様子を示している。点31を復調すれば明らか
に符号誤りを発生する。nIとnQは一般には受信
信号30の周囲にガウス状に分布することが分つ
ており、第3図の様に符号誤りを起す点31はそ
の大部分は信号識別境界線34,35の近傍に生
起する。これを逆に言えば、信号識別境界線3
4,35の近傍に生起した信号は雑音その他外乱
によつて符号誤りを起している可能性を持つ誤り
候補であると言える。 第4図は上に説明した4相変調波に対する誤り
候補検出器の原理を示す図であり、受信信号が信
号識別境界線の近傍領域40に生起した時に誤り
候補検出出力が出力される。 第5図は第1図の音声のデイジタル伝送装置の
受信部のブロツク図であり、その動作は第1図の
ブロツクのそれを逆にたどつたものと同一であ
る。従つて各部波形104,103,102,1
01は第2図,のそれと等しい。アンテナ1
6からの受信信号は後に説明する4相変調検波器
9により、2ビツトづつの並列信号に戻り、第2
図の波形か104から103への変換を行う変換
器ブアフアー10と第2図の波形103から10
2への変換を行う直列・並列変換器11とから成
る復調ブアフアーにより7ビツトづつの標本値時
系列に戻りデイジタル・アナログ変換器12によ
りアナログ信号に戻り、後の標本化回路13によ
り正しく打ちぬかれ、4KHzをカツトオフとする
理想低域通過フイルター14により元の正しい音
声にもどりスピーカー15から音となつて出てい
く。ここでデイジタルアナログ変換器12の出力
の周波数成分は符号誤りが発生しなければもちろ
ん第6図に示す0.3KHz〜3.4KHzの間のもののだ
けである。なお、図に示すTは標本化期を示す。 第7図は符号誤りを発生した時の復調アナログ
信号の波形70とその周波数成分を示したもので
ある。波形70は、本来の波形70と符号誤りに
よる弧立波72との和として考えられる。すると
前者は帯域制限されたスペクトル73、後者はイ
ンパルス性雑音特有の全帯域に広がつたスペクト
ル74の形をしている。 この図より付号誤りの発生とその大きさは第7
図スペクトル74の発生とその大きさによつて推
定することができる。この為にはスペクトル74
だけが選択的に見える第8図の様な周波数特性8
0を持つたフイルターが有効である。この様なフ
イルターを以降誤り量検出フイルターと呼ぶ。こ
こでこのフイルターにおいても符号誤りの発生時
刻が推定できるが、フイルターの帯域が伝送帯域
に比較すると狭くその為出力波形は大変滑かにな
り頂点を検出するのが困難であると言う理由で発
生時刻検出には利用しない。 第9図、第10図、第11図は本発明の一実施
例のブロツク図の構成要素並びにその動作を説明
するものである。第9図は4相変調波の検波器9
000で最も一般的な同期検波方式を用いてい
て、掛算器91,92、π/2移相器93、基準搬送 波94、フイルター98,99、A/D変換器9
5,96、端子902に接続された32KHzクロツ
ク97より成り入力端子90から入つた変調波の
同相成分、直交成分の各振幅値は出力端子90
0,901端子からデイジタル・コードになつて
出力される。第10図は、先に説明した誤り候補
検出器8000である。第11図7020,70
21,7022,7023の様な受信された信号
点は第9図に示すような検波器9000により同
相、直交両成分のデイジタル値として表されて、
第10図の入力端子900,901に入つてく
る。この信号は読出し専用メモリー(Read Only
Memory≡ROM)74のアドレスとして接続さ
れる。このROMは先の第4図の領域40に対応
する同相、直交両成分がアドレスとして加えられ
た時に“1”が出力される。この出力はシフトレ
ジスター76の入力になり、第11図701に示
す様に端子78からの4KHzのクロツクで順次右
側にシフトされる。音声1サンプルは第2図1
04から分る様に4つの信号点の組に対応する。
そこで4分周器75の働きにより音声1サンプル
に対応する4つの信号点がROM74へ全て入力
された後に次の新たな音声サンプルの為にシフ
ト・レジスター76は第11図700のタイミン
グでリセツトされる。論理和回路77は受信信号
の内m(i)〜m(i)までのビツトの中に誤り候補が含
まれているかどうかを検出する。そして誤り候補
が含まれていれば、データーラツチ回路80によ
つて記録される。なお、この例においてはm(i)
m(i)までのビツトについて誤り候補を検出してい
るが、m(i)については下位ビツトであるため、誤
りがあつてもデイジタルアナログ変換器12の出
力にはその現われる量が少なく、誤り量検出フイ
ルターによる検出が困難なビツトであるが実用上
問題ないためこの例ではこれに対応するビツトの
誤り候補は検出していない。したがつて、適用す
る装置に応じてその必要なビツト数を選べば良
い。 第12図は本発明の一実施例のブロツク図を示
す図であり、第13図は第12図の各所の波形並
びに動作を説明する為の図である。図中9000
は第9図の4相変調波・検波器、5000は第5
図のブロツク5000に対応する復調器、800
0は第10図の誤り候補検出器1000は、第8
図の様な周波数特性を持つた誤り量検出フイルタ
ーである。ブロツク2000が誤り除去回路であ
る。まず第13図5001の様に斜線で示した部
分に符号誤りによる雑音が乗つている。復調器5
000の出力は遅延線2001を通過した後、第
13図5002の様に遅れてアナログ減算器20
02の一方の入力端子に入る。一方、第13図8
001に示した様な誤り候補検出器8000の出
力も同じく遅延線2004を通過した後、第13
図8002の様に遅れて掛算器2003の一方の
入力端子へ入る。誤り量検出フイルター1000
の出力は、その狭帯域性のために先の遅延線20
01,2004の遅延量と同程度の遅れを持つて
第13図1001の様に掛算器2003の他方の
入力端子に入る。掛算器2003は、すなわち誤
り量検出フイルター1000の出力が減算器20
02の他方の入力端子に加わるのを誤り候補検出
器8000でゲートする働きをしている。よつて
掛算器2003の出力は第13図8003の様に
丁度第13図5002の波形の符号誤りによる雑
音成分と同一の形をしている。よつて減算器20
02の出力は第13図2004の様に符号誤りに
よる雑音が除去されることになる。 ここで第12図の実施例の内遅延線2001,
2004をシフトレジスター、減算器2002を
デイジタル減算器、掛算器2003をデイジタル
掛算器、誤り量検出フイルターをデイジタルフイ
ルターを構成することにより復調器5000の中
のD/A変換器を出力端子2004の後へ移すこ
とができる。この様な変更により回路の主デイジ
タル化が企れ、経済的になる。 第12図の実施例は4相位相変調の場合であつ
たが、本発明の技術は同軸伝送のベース・バンド
信号にも当然適用できる。 今第2図103の様な+1,−1の2値の直
列データを次々送出するベース・バンド伝送を考
えると、その復調器は第5図のブロツク6000
の形になる。そして誤り候補検出器の入出力特性
は第14図の領域140を誤り候補検出領域とす
るものが用いられる。第15図は上記±1の2値
ベース・バンド伝送に対する本発明の一実施例の
ブロツク図である。 図中誤り量検出フイルター1000、誤り除去
回路2000、は第12図のものと同一。復調器
6000は第5図のブロツク6000と同一。誤
り候補検出器8000は第10図の実施例で入力
端子901をオープンにしROM74の内容を第
14図の領域140に対応するアドレスが入力端
子900に加えられた時に“1”を出力する様に
変更したもの。 以上説明した様に、本発明によれば、アナログ
信号をデイジタル変換して送信する方式に対し、
送信側は従来のままでその受信端だけに本発明の
誤り訂正回路を付加することにより、符号誤りに
より復調アナログ信号に重畳したインパルス性雑
音を除去することができる。これは先に説明した
様に元々のアナログ信号源が持つている冗長帯域
を利用している為、送信側には何の波形操作も要
求しない点が特徴である。
There are 7 bits m(i) 7 to m (i) 1 that satisfy the formula. These 7-bit parallel signals are converted into parallel signals by the parallel/serial converter 5 as shown in FIG.
is converted into a serial signal such as At this time, in order to preserve the original 7-bit division, 1 bit "Sy" for word synchronization is added before m(i) 1 , and 8 bits become one signal unit. This signal is further transferred to the converter buffer memory 6.
The signal is input into the signal and converted into a parallel signal of 2 bits at a time as shown in FIG. 2 104. This signal is converted into a four-phase modulated wave by a four-phase modulator 7. FIG. 2 105 shows the modulated wave divided into an in-phase component I and a quadrature component Q. The modulated wave is sent out from the antenna 8. On the other hand, on the receiving side, as an example, signals as shown in FIG. 2 105 are received one after another, but the signal points are disturbed by reception noise. FIG. 3 shows that the received signal 30 has noise n
It shows how it moves to point 31 due to I 32 and n Q 33. If point 31 is demodulated, a code error will obviously occur. It is known that n I and n Q are generally distributed in a Gaussian manner around the received signal 30, and most of the points 31 that cause code errors as shown in FIG. Occurs nearby. Putting this in reverse, signal identification boundary line 3
It can be said that the signals occurring in the vicinity of 4 and 35 are error candidates that have the possibility of code errors caused by noise and other disturbances. FIG. 4 is a diagram showing the principle of the error candidate detector for the four-phase modulated wave described above, and an error candidate detection output is output when a received signal occurs in a region 40 near the signal identification boundary line. FIG. 5 is a block diagram of the receiving section of the digital audio transmission apparatus of FIG. 1, and its operation is the same as that of the block of FIG. 1 in reverse order. Therefore, each part waveform 104, 103, 102, 1
01 is equal to that in FIG. antenna 1
The received signal from 6 is returned to a parallel signal of 2 bits each by a 4-phase modulation detector 9, which will be explained later.
A converter buffer 10 that converts the waveform shown in the figure from 104 to 103 and the waveform 103 to 10 in FIG.
A demodulation buffer consisting of a serial/parallel converter 11 converts the data into 7 bits each, and the digital/analog converter 12 converts the sample value back to an analog signal. Then, through an ideal low-pass filter 14 with a cutoff of 4KHz, the original correct sound is restored and output as sound from the speaker 15. Here, the frequency components of the output of the digital-to-analog converter 12 are, of course, only those between 0.3 KHz and 3.4 KHz as shown in FIG. 6, unless a code error occurs. Note that T shown in the figure indicates the sampling period. FIG. 7 shows the waveform 70 of the demodulated analog signal and its frequency components when a code error occurs. The waveform 70 can be considered as the sum of the original waveform 70 and a rising wave 72 due to a code error. Then, the former takes the form of a band-limited spectrum 73, and the latter takes the form of a spectrum 74 that extends over the entire band characteristic of impulsive noise. From this figure, the occurrence of numbering errors and their magnitude are as follows:
It can be estimated based on the occurrence and magnitude of the spectrum 74 in the figure. For this, spectrum 74
Frequency characteristics 8 as shown in Fig. 8 that only appear selectively
Filters with 0 are valid. Such a filter will hereinafter be referred to as an error amount detection filter. Here, it is possible to estimate the time when a code error occurs in this filter as well, but because the filter band is narrow compared to the transmission band, the output waveform is very smooth and it is difficult to detect the peak. Not used for time detection. FIGS. 9, 10, and 11 are block diagrams for explaining the components and operations of one embodiment of the present invention. Figure 9 shows a detector 9 for four-phase modulated waves.
It uses the most common synchronous detection method in 000, and includes multipliers 91 and 92, π/2 phase shifter 93, reference carrier wave 94, filters 98 and 99, and A/D converter 9.
5, 96, a 32KHz clock 97 connected to a terminal 902, and the amplitude values of the in-phase component and quadrature component of the modulated wave input from the input terminal 90 are output to the output terminal 90.
It is output as a digital code from the 0,901 terminal. FIG. 10 shows the error candidate detector 8000 described above. Figure 11 7020, 70
Received signal points such as 21, 7022, and 7023 are expressed as digital values of both in-phase and quadrature components by a detector 9000 as shown in FIG.
The signals enter input terminals 900 and 901 in FIG. This signal is used for read-only memory (Read Only memory).
Memory≡ROM) 74 address. This ROM outputs "1" when both the in-phase and quadrature components corresponding to the area 40 in FIG. 4 are added as addresses. This output becomes an input to a shift register 76, and is sequentially shifted to the right by a 4KHz clock from a terminal 78, as shown at 701 in FIG. 1 sample of audio is shown in Figure 2 1
As can be seen from 04, it corresponds to a set of four signal points.
Therefore, after all four signal points corresponding to one audio sample are input to the ROM 74 by the function of the 4-frequency divider 75, the shift register 76 is reset at the timing 700 in FIG. 11 for the next new audio sample. Ru. The OR circuit 77 detects whether or not an error candidate is included in the bits m(i) 7 to m(i) 2 of the received signal. If an error candidate is included, it is recorded by the data latch circuit 80. In addition, in this example, m(i) 7 ~
Error candidates are detected for bits up to m(i) 2 , but since m(i) 1 is the lower bit, even if there is an error, the amount that appears in the output of the digital-to-analog converter 12 is small. , is a bit that is difficult to detect by an error amount detection filter, but it poses no practical problem, so no error candidate for the corresponding bit is detected in this example. Therefore, the necessary number of bits can be selected depending on the device to which it is applied. FIG. 12 is a diagram showing a block diagram of an embodiment of the present invention, and FIG. 13 is a diagram for explaining waveforms and operations at various locations in FIG. 12. 9000 in the figure
is the four-phase modulated wave/detector in Fig. 9, and 5000 is the fifth
Demodulator 800 corresponding to block 5000 in the figure
0 is the error candidate detector 1000 in FIG.
This is an error detection filter with frequency characteristics as shown in the figure. Block 2000 is an error removal circuit. First, as shown in FIG. 13 5001, the shaded area contains noise due to code errors. Demodulator 5
After the output of 000 passes through the delay line 2001, it is delayed and sent to the analog subtracter 20 as shown in FIG.
Enters one input terminal of 02. On the other hand, Fig. 13 8
The output of the error candidate detector 8000 as shown in 001 also passes through the delay line 2004, and then
As shown in FIG. 8002, the signal is input to one input terminal of the multiplier 2003 with a delay. Error amount detection filter 1000
Due to its narrowband nature, the output of
01,2004 and enters the other input terminal of the multiplier 2003 as shown in FIG. 13, 1001. The multiplier 2003 is configured such that the output of the error amount detection filter 1000 is the output of the subtracter 20.
The error candidate detector 8000 serves to gate the input to the other input terminal of 02. Therefore, the output of the multiplier 2003, as shown in 8003 in FIG. 13, has the same shape as the noise component due to the code error in the waveform 5002 in FIG. 13. Yotsute subtractor 20
As shown in FIG. 13 (2004), noise due to code errors is removed from the output of 02. Here, in the embodiment of FIG. 12, the delay line 2001,
By configuring 2004 as a shift register, the subtracter 2002 as a digital subtracter, the multiplier 2003 as a digital multiplier, and the error amount detection filter as a digital filter, the D/A converter in the demodulator 5000 is connected after the output terminal 2004. can be moved to Such a modification allows for the main digitalization of the circuit, making it economical. Although the embodiment shown in FIG. 12 is a case of four-phase phase modulation, the technique of the present invention can of course also be applied to baseband signals of coaxial transmission. If we consider baseband transmission in which binary serial data of +1 and -1 are sent one after another as shown in FIG. 2, block 6000 in FIG.
It becomes the shape of The input/output characteristics of the error candidate detector are such that the area 140 in FIG. 14 is the error candidate detection area. FIG. 15 is a block diagram of an embodiment of the present invention for the ±1 binary baseband transmission. The error amount detection filter 1000 and error removal circuit 2000 in the figure are the same as those in FIG. Demodulator 6000 is identical to block 6000 of FIG. In the embodiment of FIG. 10, the error candidate detector 8000 opens the input terminal 901 and outputs "1" when the address corresponding to the area 140 of FIG. 14 is applied to the input terminal 900 of the ROM 74. What has changed. As explained above, according to the present invention, in contrast to the method of converting an analog signal into a digital signal and transmitting the digital signal,
By adding the error correction circuit of the present invention only to the receiving end of the transmitting side, it is possible to remove impulsive noise superimposed on the demodulated analog signal due to code errors. As explained earlier, this method uses the redundant band of the original analog signal source, so it is characterized in that it does not require any waveform manipulation on the transmitting side.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は通常の音声デイジタル伝送装置の送信
部ブロツク図を示す図、第2図,は第1図の
各所の波形を説明する為の図、第3図は外乱によ
る符号誤りを説明する為の図、第4図は誤り候補
検出領域を示す図、第5図は通常の音声デイジタ
ル伝送装置の受信部のブロツク図、第6図は送信
側の音声を通すフイルターの周波数特性を示す
図、第7図は符号誤りによる復調波形の変化と、
スペクトラムの変化を示す図、第8図は誤り量検
出フイルターの周波数特性を示す図、第9図は通
常の4相同期検波器を示す図、第10図は誤り候
補検出器のブロツク図、第11図は第10図の各
所の波形を説明する図、第12図は本発明の一実
施例のブロツク図を示す図、第13図は第12図
の各所の波形を説明する図、第14図は±1の2
値ベース・バンド伝送用の誤り候補検出領域を説
明する図、第15図は、本発明の別の一実施例を
示す図である。 図において、1000は誤り量検出フイルタ、
2000は誤り除去回路、5000,6000は
復調器、8000は誤り候補検出器、9000は
4相変調波・検波器をそれぞれ示す。
Figure 1 is a diagram showing a block diagram of the transmitting section of a normal audio digital transmission device, Figure 2 is a diagram to explain waveforms at various locations in Figure 1, and Figure 3 is a diagram to explain code errors due to disturbance. FIG. 4 is a diagram showing the error candidate detection area, FIG. 5 is a block diagram of the receiving section of a normal audio digital transmission device, and FIG. 6 is a diagram showing the frequency characteristics of a filter that passes audio on the transmitting side. Figure 7 shows changes in demodulated waveform due to code errors,
FIG. 8 is a diagram showing the frequency characteristics of the error amount detection filter; FIG. 9 is a diagram showing a normal four-phase synchronous detector; FIG. 10 is a block diagram of the error candidate detector; 11 is a diagram for explaining waveforms at various locations in FIG. 10, FIG. 12 is a diagram showing a block diagram of an embodiment of the present invention, FIG. 13 is a diagram for explaining waveforms at various locations in FIG. 12, and FIG. 14 is a diagram for explaining waveforms at various locations in FIG. The figure is ±1 of 2
FIG. 15, a diagram illustrating an error candidate detection area for value baseband transmission, is a diagram showing another embodiment of the present invention. In the figure, 1000 is an error amount detection filter;
2000 is an error removal circuit, 5000 and 6000 are demodulators, 8000 is an error candidate detector, and 9000 is a four-phase modulated wave detector.

Claims (1)

【特許請求の範囲】 1 標本化した送信アナログ信号の標本値時系列
をデイジタル信号の形で伝送するデイジタル伝送
方式において、 (a) デイジタル伝送受信信号から元通りの再生標
本化時系列を復調する復調バツフアー及び復調
バツフアー出力から復調アナログ信号を得るデ
イジタル・アナログ変換器とから成る復調器、 (b) 外乱を受けたデイジタル伝送受信信号が信号
識別境界線近傍で検出されると誤り候補検出出
力を出す誤り候補検出器、 (c) 送信アナログ信号の規定帯域の外側を通過帯
域とする誤り量検出フイルターであつて、復調
誤りにより発生する規定帯域外成分を、前記復
調バツフアー出力もしくは前記デイジタル・ア
ナログ変換器の出力から前記復調誤りの量とし
て検出する誤り量検出フイルター、 (d) 前記誤り量検出フイルター出力に従い、且つ
前記誤り候補検出器が誤り候補検出出力を出し
た時のみ前記復調バツフアー出力もしくはデイ
ジタルアナログ変換器出力のいづれか一方を修
正する誤り除去回路、 とから構成される誤り訂正回路。
[Claims] 1. In a digital transmission system that transmits a sample value time series of a sampled transmitted analog signal in the form of a digital signal, (a) demodulating the original reproduced sampled time series from the digitally transmitted received signal; a demodulator consisting of a demodulation buffer and a digital-to-analog converter that obtains a demodulated analog signal from the demodulation buffer output; (c) an error amount detection filter whose pass band is outside the specified band of the transmitted analog signal, which detects components outside the specified band caused by demodulation errors as the output of the demodulation buffer or the digital analog signal; an error amount detection filter that detects the amount of demodulation error from the output of the converter; (d) according to the output of the error amount detection filter, and only when the error candidate detector outputs an error candidate detection output; An error correction circuit comprising: an error removal circuit for correcting either one of the outputs of a digital-to-analog converter;
JP5502779A 1979-05-04 1979-05-04 Error correction circuit Granted JPS55147053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5502779A JPS55147053A (en) 1979-05-04 1979-05-04 Error correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5502779A JPS55147053A (en) 1979-05-04 1979-05-04 Error correction circuit

Publications (2)

Publication Number Publication Date
JPS55147053A JPS55147053A (en) 1980-11-15
JPS6244449B2 true JPS6244449B2 (en) 1987-09-21

Family

ID=12987175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5502779A Granted JPS55147053A (en) 1979-05-04 1979-05-04 Error correction circuit

Country Status (1)

Country Link
JP (1) JPS55147053A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6248126A (en) * 1985-08-27 1987-03-02 Nec Corp Error correcting coding and decoding device

Also Published As

Publication number Publication date
JPS55147053A (en) 1980-11-15

Similar Documents

Publication Publication Date Title
CA1236168A (en) Digital radio communication system utilizing quadrature modulated carrier waves
TW393839B (en) A transmission system for digital audio broadcasting
US6337855B1 (en) Method, transmitter and receiver for transmitting training signals in a TDMA transmission system
KR100461209B1 (en) Digital Audio Broadcasting System
JP4290886B2 (en) Method and apparatus for providing robust synchronization of a radio transceiver
US5093848A (en) Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
JPH01196924A (en) Compensation system for distortion in transmission line
GB2232852A (en) Offset correction
JPS58173937A (en) Telephone channel data transmitting device and method
JPH09214571A (en) Radio receiver
US5970086A (en) Radio remote interface for modulating/demodulating data in a digital communication system
EP0722230B1 (en) TDMA system receiver for intermittently receiving burst data
JPS6244449B2 (en)
JPH10164152A (en) Center error detecting circuit for fsk receiver
JPS6025354A (en) Radio communication system
EP0534180B1 (en) MSK signal demodulating circuit
US6243429B1 (en) Data demodulator for correcting bit errors
JPH03278733A (en) Burst position detector
JP3223402B2 (en) Burst signal detection circuit
JPH1023081A (en) Signal detection circuit
JPH08223231A (en) Digital data transmitter, receiver and digital data communication system
US7366233B1 (en) Assembly for measurement demodulation and modulation error detection of a digitally modulated receive signal
JP3089835B2 (en) Frequency offset compensation method
JPH05176007A (en) Demodulation device
KR100431768B1 (en) Frequency shift keying data detection system