JPS6244064A - Overvoltage suppressor - Google Patents

Overvoltage suppressor

Info

Publication number
JPS6244064A
JPS6244064A JP18443285A JP18443285A JPS6244064A JP S6244064 A JPS6244064 A JP S6244064A JP 18443285 A JP18443285 A JP 18443285A JP 18443285 A JP18443285 A JP 18443285A JP S6244064 A JPS6244064 A JP S6244064A
Authority
JP
Japan
Prior art keywords
capacitor
anode
cathode
voltage
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18443285A
Other languages
Japanese (ja)
Inventor
Hideo Koo
秀夫 小尾
Masahiko Nakamoto
中元 正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18443285A priority Critical patent/JPS6244064A/en
Publication of JPS6244064A publication Critical patent/JPS6244064A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To increase the efficiency and to reduce the weight and the size of an inverter by constructing an overvoltage suppressor of an element of a small capacity capacitor and a charging/discharging circuit to reduce the charging/ discharging voltage smaller than that of a snubber circuit. CONSTITUTION:When a U-phase gate turn-OFF thyristor (GTO) 8 is conducted, a current I flows as shown in the drawing, and a voltage suppressing capacitor 3 is stored to a voltage EFC. When an OFF pulse is input to the GTO8 in this state, an energy stored in a leakage inductance of a motor flows to a snubber capacitor 12. When the voltage of the capacitor 12 becomes equal to the input voltage EFC of an inverter, diodes 5, 11, 6, 18 are conducted, and energies stored in anode reactances 7, 10 and a wiring leakage inductance flow to the capacitors 12 and 3.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はインバータ装置の主回路スイッチング素子過
電圧抑制に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to suppressing overvoltage of main circuit switching elements of an inverter device.

し従来の技術〕 第6図に従来の過電圧抑制装置を示す。図において、(
1)はフィルタコンデンサ、(7)αQはアノードリア
クトル、(8) (9)は主回路スイッチ素子で例えば
ゲートターンオフサイリスタCGTのが用いられる。
BACKGROUND ART FIG. 6 shows a conventional overvoltage suppression device. In the figure, (
1) is a filter capacitor, (7) αQ is an anode reactor, and (8) and (9) are main circuit switching elements, such as a gate turn-off thyristor CGT.

Qり圓はスナバダイオード、(2)口はスナバコンデン
サ、Q5(lηは還流ダイオードである。
Q circle is a snubber diode, (2) mouth is a snubber capacitor, and Q5 (lη is a freewheeling diode).

次に動作について説明する。GTO(8)が消弧された
時、負荷及びアノードリアクトル(7)の誘導エネルギ
ーにより、GTO(8)に流れていた電流はダイオード
aυ及びコンデンサ@を流れる。この電流によりコンデ
ンサ(2)は充電され、誘導エネルギーがコンデンサ(
ロ)の静電エネルギーに愛換される。したがってGTO
(8)の両端に印加される電圧は、コンデンサ@に充電
される1圧に等しい。GTO(8)が再び導通する時、
コンデンサ(ロ)の電荷は抵抗(至)を通って放電され
、コンデンサ四の電圧は、 GTO(8)の唄方向降下
電圧に等しい値となる。
Next, the operation will be explained. When the GTO (8) is turned off, the current flowing through the GTO (8) flows through the diode aυ and the capacitor @ due to the load and the induced energy of the anode reactor (7). The capacitor (2) is charged by this current, and the inductive energy is transferred to the capacitor (2).
b) It is converted into electrostatic energy. Therefore G.T.O.
The voltage applied across (8) is equal to 1 voltage charged in the capacitor @. When GTO (8) becomes conductive again,
The charge on the capacitor (b) is discharged through the resistor (to), and the voltage on the capacitor (4) becomes equal to the voltage drop in the singing direction of the GTO (8).

このように従来のものは、Q1103Q5及び03α4
+1171からなるスナバ回路で、主回路スイッチ素子
(8) (91の過電圧抑制が行われる。
In this way, the conventional ones are Q1103Q5 and 03α4
A snubber circuit consisting of +1171 suppresses overvoltage of the main circuit switch element (8) (91).

(発明が解決しようとする問題点〕 従来の過電圧抑制回路は以上のように構成されているの
で、コンデンサはピーク電圧から並列接続されたスイッ
チング素子の順方向降下電圧まで充放電を繰り返し、放
電時のエネルギー消費は多大であった。このにめ、スイ
ッチング素子にかかるピーク電圧を抑制するtコめ、コ
ンデンサの容量を増加させるとインバータ装置の低効率
・外形重量の増大をもにらすという問題点かあつに。
(Problem to be solved by the invention) Since the conventional overvoltage suppression circuit is configured as described above, the capacitor is repeatedly charged and discharged from the peak voltage to the forward drop voltage of the switching elements connected in parallel, and when discharging Therefore, increasing the capacitance of the capacitor to suppress the peak voltage applied to the switching elements leads to the problem of lower efficiency and increased external weight of the inverter device. Dots or hot.

この発明は上記のような問題点を解消するtこめになさ
れたもので、スイッチング素子に並列接続されたコンデ
ンサ容量を増やさず、そのにめインバータ装置のエネル
ギー損失を増力口させろことなく、スイッチング素子の
ピーク電圧を抑制できる過電圧抑制装置を得ることを目
的とする。
This invention was made with the aim of solving the above-mentioned problems.In order to avoid increasing the capacitance of the capacitor connected in parallel to the switching element, and thereby increasing the energy loss of the inverter, An object of the present invention is to obtain an overvoltage suppressing device that can suppress the peak voltage of.

し問題点を解決するための手段〕 この発明に係る過電圧抑制装置は、コンデンサとそのコ
ンデンサ電荷を充放電させる回路とから構成され、また
、コンデンサは直流電源からの充電により所定の電圧に
初期充電させられており。
Means for Solving Problems] The overvoltage suppressing device according to the present invention is composed of a capacitor and a circuit for charging and discharging the capacitor charge, and the capacitor is initially charged to a predetermined voltage by charging from a DC power source. I am forced to do so.

保護すべき素子に印加される電圧がこの所定の電圧に達
した時、このコンデンサに電流が流れ込むこと5こより
、素子に印加される電圧のハネ上りを抑制する様にした
ものである。
When the voltage applied to the element to be protected reaches this predetermined voltage, a current flows into the capacitor, thereby suppressing the surge of the voltage applied to the element.

〔作用〕[Effect]

この発明における過電圧抑制装置は、スナバ−回路とと
もに用いられ、スイッチング素子がしゃ断した後スナバ
−コンデンサ電圧が上昇し、過電圧抑制装置のコンデン
サ電圧と等しくなった時、スナバ−回路に流れていtコ
ミ流は過電圧抑制回路に0分流し、そのためスナバ−回
路及び過電圧抑制装置に生ずる電圧は分流されtコミ流
によって上昇するため、低い値に抑えられ、素子のハネ
上り電圧を抑制する。
The overvoltage suppressor in this invention is used together with a snubber circuit, and when the snubber capacitor voltage rises after the switching element is cut off and becomes equal to the capacitor voltage of the overvoltage suppressor, a current flows through the snubber circuit. flows through the overvoltage suppression circuit for 0 minutes, so the voltage generated in the snubber circuit and the overvoltage suppression device is shunted and increases due to the current, so it is suppressed to a low value and suppresses the voltage splash of the element.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例を図について説明する。@1
図において、(2)〜(6)は本発明の対称となる主回
路装置である。(3)はハネ上り電圧抑制のためのコン
デンサ、(2)と(4)はコンデンサ(3)の過充電電
荷を放電させろための抵抗、(5)と(6)はコンデン
サ(3)の初期充電電荷の放電ブロック用ダイオードで
ある。(1)及び(7)〜(至)は従来装置と同様のも
のである。α脅及び(ホ)は(2)〜(ト)で構成され
たU相と同様の構成である。このように構成された過電
圧抑制装置は、U相のGTO(8)が導通している状態
の時、電流Iは第2図の様に流れ、電圧抑制コンデンサ
(3)はRFCまで蓄電されている。この状態でGTO
(8)にオフパルスが入力されると、第8図に示すよう
に、モータの漏れインダクタンス及び回路のアノードリ
アクトル(7)、漏れインダクタンスに蓄えられたエネ
ルギーがスナバ−コンデンサ四に流れる。
An embodiment of the present invention will be described below with reference to the drawings. @1
In the figure, (2) to (6) are main circuit devices to which the present invention is applied. (3) is a capacitor for suppressing the rising voltage, (2) and (4) are resistors for discharging the overcharged charge of capacitor (3), and (5) and (6) are the initial stage of capacitor (3). This is a diode for blocking the discharge of charged charges. (1) and (7) to (to) are similar to the conventional device. α-threat and (E) have the same structure as the U-phase composed of (2) to (G). In the overvoltage suppression device configured in this way, when the U-phase GTO (8) is conducting, the current I flows as shown in Figure 2, and the voltage suppression capacitor (3) is charged up to RFC. There is. GTO in this condition
When an off pulse is input to (8), as shown in FIG. 8, the leakage inductance of the motor, the anode reactor (7) of the circuit, and the energy stored in the leakage inductance flow to the snubber capacitor 4.

スナバ−コンデンサQ2[圧がインバータ入力電圧(E
Fc)に等しくなると、第4図に示す様道各ダイオード
(5)αυ(6) Q19が導通状態となり・ア′−ト
リ7クトル(7) C1O及び配線の漏れインダクタン
スに蓄えられtこエネルギーはスナバ−コンデンサ(6
)と電圧抑制コンデンサ(3)に流れろ。
Snubber capacitor Q2 [voltage is inverter input voltage (E
Fc), each diode (5) αυ (6) Q19 becomes conductive as shown in Fig. 4, and the energy stored in the leakage inductance of the wiring (7) C1O and the wiring is Snubber capacitor (6
) and voltage suppression capacitor (3).

第4図のモードにおいて、回路の誘導エネルギーがスナ
バ−コンデンサ□□□と電圧抑制コンデンサ(3)に移
ると、第4図のモードは終了し、第5図に示す還流モー
ドになり、U相の消弧は完了する。
In the mode shown in Fig. 4, when the inductive energy of the circuit is transferred to the snubber capacitor □□□ and the voltage suppression capacitor (3), the mode shown in Fig. 4 ends and the freewheeling mode shown in Fig. 5 is entered, and the U phase arc extinction is completed.

上記実施例においては、主回路スイッチ素子がGTOの
場合について説明したが、主回路スイッチ素子をサイリ
スタとして転流回路を用いても、上記実施例と同様の動
作を期待できる。
In the above embodiment, the case where the main circuit switch element is a GTO has been described, but even if the main circuit switch element is a thyristor and a commutation circuit is used, the same operation as in the above embodiment can be expected.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば素子の過電圧抑制装置
を、小容量のコンデンサと充放電回路とにより、充放電
電圧幅がスナバ−回路のものより小さくなる様に構成し
tこので、インバータ装置ノ高効率化・軽量小型化の効
果が得られる。
As described above, according to the present invention, the device overvoltage suppression device is configured by a small capacitor and a charging/discharging circuit so that the charging/discharging voltage width is smaller than that of the snubber circuit. The effects of higher efficiency, lighter weight, and smaller size of the equipment can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例によるインバータ装置の主
回路図、第2図から第5図は、この発明の一実施例の動
作を説明する主回路図、第6図は従来のインバータ装置
の主回路図である。図;こおいて、(2)及び(4)は
抵抗、(3)はコンデンサ、(5)及び(6)はダイオ
ード、(8) (9)はスイッチ可能な半導体素子であ
る。 なお、各図中同一符号は同−又は相当部分を示す。
FIG. 1 is a main circuit diagram of an inverter device according to an embodiment of the present invention, FIGS. 2 to 5 are main circuit diagrams explaining the operation of an embodiment of the present invention, and FIG. 6 is a conventional inverter device. FIG. In the figure, (2) and (4) are resistors, (3) is a capacitor, (5) and (6) are diodes, and (8) and (9) are switchable semiconductor elements. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (3)

【特許請求の範囲】[Claims] (1)回路の電流の導通及びシヤ断をさせるために、ス
イッチ可能な半導体素子を用い上記スイッチ可能な半導
体素子のアノードに直列に接続されたリアクトルを有す
る装置において、上記スイッチ可能な半導体素子のアノ
ードにアノードを接続されたダイオードと、そのダイオ
ードのカソードと上記スイッチ可能な半導体素子に接続
されていない側のリアクトル端とに接続された抵抗と、
上記ダイオードのカソードと上記スイッチ可能な半導体
のカソードとに接続されたコンデンサを備えたことを特
徴とする過電圧抑制装置。
(1) In a device that uses a switchable semiconductor element and has a reactor connected in series to the anode of the switchable semiconductor element in order to conduct or cut off current in a circuit, the switchable semiconductor element a diode with an anode connected to the anode; a resistor connected to the cathode of the diode and a reactor end on the side not connected to the switchable semiconductor element;
An overvoltage suppression device comprising a capacitor connected to a cathode of the diode and a cathode of the switchable semiconductor.
(2)スイッチ可能な半導体素子とその素子のカソード
に直列に接続されたリアクトルを有する装置において、
上記スイッチ可能な半導体素子のカソードにカソードを
接続されたダイオードと、そのダイオードのアノードと
上記スイッチ可能な半導体素子に接続されていない側の
リアクトル端とに接続された抵抗と、上記ダイオードの
アノードと上記スイッチ可能な半導体のアノードとに接
続されたコンデンサを備えたことを特徴とする、特許請
求の範囲第1項記載の過電圧抑制装置。
(2) In a device having a switchable semiconductor element and a reactor connected in series to the cathode of the element,
a diode whose cathode is connected to the cathode of the switchable semiconductor element; a resistor connected to the anode of the diode and a reactor end not connected to the switchable semiconductor element; The overvoltage suppression device according to claim 1, further comprising a capacitor connected to the switchable semiconductor anode.
(3)直流電源の陽極に接続された、特許請求の範囲第
1項において示したスイッチ可能な半導体素子とリアク
トルを有し、上記直流電源の陰極に接続された特許請求
の範囲第2項において示したスイッチ可能な半導体素子
とリアクトルを有するインバータ装置の1相において、
上記陽極側のスイッチ可能な半導体素子のアノードにア
ノードを接続されたダイオードと、そのダイオードのカ
ソードと上記直流電源の陽極に接続された抵抗と、上記
直流電源の陰極側のスイッチ可能な半導体素子のカソー
ドにカソードを接続されたダイオードと、そのダイオー
ドのアノードと上記直流電源の陰極に接続された抵抗と
、上記直流電源陽極側のダイオードのカソードと上記直
流電源陰極側のダイオードのアノードに接続されたコン
デンサを備えたことを特徴とする特許請求の範囲第1項
記載の過電圧抑制装置。
(3) In claim 2, the switchable semiconductor element and reactor shown in claim 1 are connected to the anode of a DC power source, and the reactor is connected to the cathode of the DC power source. In one phase of the inverter device having the switchable semiconductor elements and reactor shown,
a diode whose anode is connected to the anode of the switchable semiconductor element on the anode side; a resistor connected to the cathode of the diode and the anode of the DC power supply; and a switchable semiconductor element on the cathode side of the DC power supply. A diode whose cathode is connected to the cathode, a resistor whose anode is connected to the cathode of the DC power supply, and a resistor which is connected to the cathode of the diode on the anode side of the DC power supply and the anode of the diode on the cathode side of the DC power supply. The overvoltage suppression device according to claim 1, further comprising a capacitor.
JP18443285A 1985-08-20 1985-08-20 Overvoltage suppressor Pending JPS6244064A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18443285A JPS6244064A (en) 1985-08-20 1985-08-20 Overvoltage suppressor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18443285A JPS6244064A (en) 1985-08-20 1985-08-20 Overvoltage suppressor

Publications (1)

Publication Number Publication Date
JPS6244064A true JPS6244064A (en) 1987-02-26

Family

ID=16153048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18443285A Pending JPS6244064A (en) 1985-08-20 1985-08-20 Overvoltage suppressor

Country Status (1)

Country Link
JP (1) JPS6244064A (en)

Similar Documents

Publication Publication Date Title
US4446513A (en) DC/AC Bridge inverter including a switching aid and inductive energy recovery circuit
JPH04299074A (en) Snubber circuit for power converter
JPH03107328A (en) Snubber circuit for power converter
JPH07312878A (en) Snubber circuit for three-level inverter
JPS5833792B2 (en) Conversion valve protection circuit
JPH10174424A (en) Power converter
JPS6244064A (en) Overvoltage suppressor
JP2003033044A (en) Snubber circuit
JPH0315430B2 (en)
JPH01268451A (en) Overvoltage suppressing circuit for semiconductor device
JPS586078A (en) Inverter
JP2529659B2 (en) Snubber circuit of self-extinguishing type switching element
JP2528811B2 (en) Power converter
JPH0667176B2 (en) Gate turn-off thyristor device
JPS62217864A (en) Snubber circuit for inverter
JPH06113525A (en) Snubber circuit
JPS60213272A (en) Protecting device of inverter applied with gate turn off thyristor
JPS6029018A (en) Semiconductor switch
JPS60106371A (en) Protecting circuit of turn off thyristor
JP2021106484A (en) Switching circuit
JPS5863230A (en) Snubber circuit
JPS5826272B2 (en) How to protect an inverter using a gate turn-off thyristor
JPH0783617B2 (en) Protection circuit for switch element in power converter
JPH0787726A (en) Snubber circuit for self-arc-extinguishing type switching element
JPH01198277A (en) Semi-conductor power converter