JPS6241492Y2 - - Google Patents
Info
- Publication number
- JPS6241492Y2 JPS6241492Y2 JP962482U JP962482U JPS6241492Y2 JP S6241492 Y2 JPS6241492 Y2 JP S6241492Y2 JP 962482 U JP962482 U JP 962482U JP 962482 U JP962482 U JP 962482U JP S6241492 Y2 JPS6241492 Y2 JP S6241492Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- level
- transistor
- parabolic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
Landscapes
- Details Of Television Scanning (AREA)
Description
【考案の詳細な説明】
本考案はテレビジヨン受像機に係り、特に映像
信号の水平または垂直のブランキング期間に相当
するパルスを発生するブランキングパルス発生回
路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a television receiver, and more particularly to a blanking pulse generating circuit that generates pulses corresponding to the horizontal or vertical blanking period of a video signal.
出願人は実願昭56−178573号で垂直(又は水
平)同期信号に同期するパラボラ波に基いて、こ
のパラボラ波の所定レベルに応答して所定の直流
電圧を取出すことによりこの種のブランキングパ
ルスを発生する回路を提案した。しかしながらこ
の種のパラボラ波は、安定した直流レベルを保持
させることはできるが振幅の変動が生じ易いた
め、この振幅の変動に伴いパラボラ波の所定レベ
ルを検出してブランキングパルスを発生させると
ブランキングパルスのパルス幅が上述した振幅の
変動に伴つて変動してしまうという欠点があつ
た。 The applicant proposed this type of blanking in Japanese Utility Model Application No. 178573 by extracting a predetermined DC voltage in response to a predetermined level of the parabola wave based on a parabola wave synchronized with a vertical (or horizontal) synchronization signal. We proposed a circuit that generates pulses. However, with this type of parabolic wave, although it is possible to maintain a stable DC level, the amplitude tends to fluctuate, so if a predetermined level of the parabolic wave is detected and a blanking pulse is generated due to this amplitude fluctuation, the blanking pulse can be generated. There was a drawback that the pulse width of the ranking pulse varied with the above-mentioned amplitude variation.
本考案はかかる点に鑑み提案されたもので、上
述欠点を除去するブランキングパルス発生回路を
提供するものである。 The present invention has been proposed in view of these points, and is intended to provide a blanking pulse generation circuit that eliminates the above-mentioned drawbacks.
以下、図面に従つて本考案を説明する。第1図
は本考案の1実施例を示す回路図で第2図はその
各部の波形図である。 The present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG. 2 is a waveform diagram of each part thereof.
図において、1はテレビジヨン受像機の垂直
(又は水平)偏向回路で抵抗R1、コンデンサC1か
らなる積分回路を介してコレクタ接地されたPNP
型のトランジスタQ1のベースに接続されてい
る。同ベースはダイオードD1とコンデンサC2を
介して接地されている。このダイオードD1とコ
ンデンサC2の接続点はエミツタ接地されたNPN
型のトランジスタQ2のベースに接続されてい
る。トランジスタQ2のコレクタは抵抗R4,R2を
介して直流電圧源+Bに接続されている。そして
両抵抗R4,R2の接続点はPMPトランジスタQ1の
エミツタに接続されている。また、トランジスタ
Q1のコレクタは出力端子2を形成している。 In the figure, 1 is a vertical (or horizontal) deflection circuit of a television receiver, and the PNP whose collector is grounded via an integrating circuit consisting of a resistor R1 and a capacitor C1 .
connected to the base of type transistor Q1 . The base is grounded via diode D1 and capacitor C2 . The connection point between this diode D1 and capacitor C2 is an NPN whose emitter is grounded.
connected to the base of type transistor Q2 . The collector of transistor Q 2 is connected to DC voltage source +B via resistors R 4 and R 2 . The connection point between the resistors R 4 and R 2 is connected to the emitter of the PMP transistor Q 1 . Also, transistor
The collector of Q 1 forms the output terminal 2.
次に動作について説明する。垂直(又は水平)
偏向回路1から垂直(又は水平)の同期信号に同
期する波形の否んだ(三角波に近い)パラボラ波
が出力されると抵抗R1とコンデンサC1からなる
積分回路で波形整形がなされてさらに理想的なパ
ラボラ波が形成されPNPトランジスタQ1のベー
スに入力され、パラボラ波の電圧変化に応じて
Q1が働きパルスロが端子2から取出される。 Next, the operation will be explained. vertical (or horizontal)
When a parabolic wave (close to a triangular wave) whose waveform is synchronized with a vertical (or horizontal) synchronization signal is output from the deflection circuit 1, the waveform is shaped by an integrating circuit consisting of a resistor R1 and a capacitor C1 . An ideal parabolic wave is formed and input to the base of PNP transistor Q1 , and according to the voltage change of the parabolic wave
Q1 works and the pulse slot is taken out from terminal 2.
一方このパラボラ波の一部はダイオードD1を
介してコンデンサC2に供給されこのコンデンサ
C2の端子間電圧はパラボラ波のピーク値に応じ
て上昇する。一方NPNトランジスタQ2にはパラ
ボラ波の供給期間にコンデンサC2の端子間電圧
が上昇しているのでオンしている。そしてパラボ
ラ波のピーク値が上昇するとNPNトランジスタ
Q2のコレクタ電流が増加してR2とR4の接続点の
電圧即ちトランジスタQ1のエミツタ電圧を降下
させる。このトランジスタQ1のエミツタ電圧が
降下するとPNPトランジスタQ1のオン応答する
電圧レベルが下がる。即ち、イに示すようにパラ
ボラ波の振幅レベルがAのときにはトランジスタ
Q1はC値の電圧レベルでオン応答するが、パラ
ボラ波の振幅レベルがBに上昇するとトランジス
タQ1のオン応答する電圧レベルはD値に降下す
る。したがつてトランジスタQ1の導通期間に発
生するブランキングパルスロは入力されるパラボ
ラ波の振幅レベルの変動にかかわらず常に一定の
パルス幅を持つように制御される。尚、このパル
ス幅の調整に際してはNPNトランジスタQ2のエ
ミツタ・コレクタの抵抗値と抵抗R4,R5の抵抗
値を選択して行なうことができる。 On the other hand, a part of this parabolic wave is supplied to capacitor C2 via diode D1 , and this capacitor
The voltage between the terminals of C2 increases according to the peak value of the parabolic wave. On the other hand, the NPN transistor Q2 is turned on because the voltage across the terminals of the capacitor C2 increases during the parabolic wave supply period. And when the peak value of the parabolic wave increases, the NPN transistor
The collector current of Q 2 increases, causing the voltage at the connection point of R 2 and R 4 , that is, the emitter voltage of transistor Q 1 to drop. When the emitter voltage of this transistor Q1 falls, the voltage level at which the PNP transistor Q1 responds to turn on falls. That is, as shown in A, when the amplitude level of the parabolic wave is A, the transistor
Q 1 responds with an ON response at a voltage level of the C value, but when the amplitude level of the parabolic wave increases to B, the voltage level at which the transistor Q 1 responds with an ON response drops to the D value. Therefore, the blanking pulse generated during the conduction period of transistor Q1 is controlled to always have a constant pulse width regardless of fluctuations in the amplitude level of the input parabolic wave. The pulse width can be adjusted by selecting the emitter-collector resistance value of the NPN transistor Q2 and the resistance values of the resistors R4 and R5 .
このように本考案によれば、垂直(又は水平)
の同期信号に同期した所定直流レベルのパラボラ
波に基いてブランキングパルスを発生させる場
合、このパラボラ波に振幅変動が生じても常に一
定のパルス幅のブランキングパルスを形成でき有
効である。 Thus, according to the present invention, vertical (or horizontal)
When a blanking pulse is generated based on a parabola wave of a predetermined DC level synchronized with the synchronization signal of , it is effective because a blanking pulse with a constant pulse width can always be formed even if amplitude fluctuations occur in this parabola wave.
第1図は本考案の1実施例を示す回路図、第2
図はその各部の波形図である。
Q1……パルス発生手段、C2,D1,Q2……制御
手段。
Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing one embodiment of the present invention.
The figure is a waveform diagram of each part. Q 1 ... Pulse generating means, C 2 , D 1 , Q 2 ... Control means.
Claims (1)
が応答レベルに達したことを検出してパルスを発
生するパルス発生手段と、 前記パラボラ波が入力され前記パラボラ波のピ
ーク値を示す直流電圧を検出する検出手段と、 印加される前記直流電圧の電圧レベルに応じて
前記応答レベルを制御し前記パルス発生手段から
発生するパルスのパルス幅を一定化する制御手段
とを備えたことを特徴とするブランキングパルス
発生回路。[Claims for Utility Model Registration] In a television receiver, pulse generating means detects that an applied parabolic wave having a first DC level has reached a response level and generates a pulse; a detection means for detecting an input DC voltage indicating a peak value of the parabolic wave; and a detection means for controlling the response level according to the voltage level of the applied DC voltage to keep the pulse width of the pulse generated from the pulse generation means constant. 1. A blanking pulse generation circuit comprising: a control means for controlling a blanking pulse;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP962482U JPS58114656U (en) | 1982-01-27 | 1982-01-27 | Blanking pulse generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP962482U JPS58114656U (en) | 1982-01-27 | 1982-01-27 | Blanking pulse generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58114656U JPS58114656U (en) | 1983-08-05 |
JPS6241492Y2 true JPS6241492Y2 (en) | 1987-10-23 |
Family
ID=30022250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP962482U Granted JPS58114656U (en) | 1982-01-27 | 1982-01-27 | Blanking pulse generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58114656U (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6165667A (en) * | 1984-09-07 | 1986-04-04 | Sony Corp | Multi-scanning type image receiver |
-
1982
- 1982-01-27 JP JP962482U patent/JPS58114656U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58114656U (en) | 1983-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4115812A (en) | Automatic gain control circuit | |
US3988638A (en) | Circuit arrangement for generating a field deflection current | |
JPS6241492Y2 (en) | ||
US4746819A (en) | Phase shifting circuit for pulse signals | |
US4380729A (en) | Switching regulator | |
KR940005259B1 (en) | Vertical ramp generator | |
US4149116A (en) | Motor speed control system | |
US4849830A (en) | Picture stabilizing circuit for generating a forced synchronizing signal | |
US3868537A (en) | Amplifier which consumes a substantially constant current | |
US4583121A (en) | Backporch gating pulse generator subject to disabling during vertical sync interval | |
US4682226A (en) | Monostable multivibrator for video display | |
JP2938882B2 (en) | Method and apparatus for automatically selecting a video signal demodulation method | |
JPH0342747Y2 (en) | ||
US4385320A (en) | Automatic frequency control circuit | |
US4885510A (en) | Beam current compensated vertical size control | |
JP2531632B2 (en) | Sawtooth wave generator | |
CA1036667A (en) | Stable power supply | |
JPS6214774Y2 (en) | ||
KR930007244Y1 (en) | Distortion compensating circuit for picture | |
JPH0326709Y2 (en) | ||
JPS6141337Y2 (en) | ||
US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
KR850002835Y1 (en) | Channel selecting circuit | |
US4126815A (en) | Delayed kinescope blanking pulse generator | |
JPS6314530Y2 (en) |