JPS6238642A - Line loopback cable identifying system - Google Patents
Line loopback cable identifying systemInfo
- Publication number
- JPS6238642A JPS6238642A JP60178994A JP17899485A JPS6238642A JP S6238642 A JPS6238642 A JP S6238642A JP 60178994 A JP60178994 A JP 60178994A JP 17899485 A JP17899485 A JP 17899485A JP S6238642 A JPS6238642 A JP S6238642A
- Authority
- JP
- Japan
- Prior art keywords
- line
- transmission control
- circuit
- bus
- procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置と通信回線との間に接続する通
信制御装置に関し、特に、回線折返しケーブルを使用し
て伝送制御手順種別ごとの試験を行うための回線折返し
ケーブル識別方式に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a communication control device connected between an information processing device and a communication line, and in particular, the present invention relates to a communication control device that connects between an information processing device and a communication line, and in particular, uses a line return cable to Relates to line return cable identification method for testing.
本発明は回線折返しケーブル識別方式において、回線折
返しケーブルに伝送制御手順を表示する手段と、回線の
システムジェネレーションの内容を表示する手段と、こ
れら二つの表示する手段からの出力を比較する手段とを
設け、伝送制御手順にあった回線折返しケーブルかどう
かをチェックすることにより、
試験時間の短縮を図ったものである。The present invention provides a line return cable identification method that includes means for displaying a transmission control procedure on the line return cable, means for displaying the contents of the system generation of the line, and means for comparing outputs from these two display means. The purpose of this test was to shorten testing time by checking whether the line return cable complied with the transmission control procedure.
従来の通信制御装置における回線折返しケーブル識別方
式は、回線折返しケーブルが接続されているかどうかの
識別のみを行う方式であった。A line return cable identification method in a conventional communication control device is a method that only identifies whether or not a line return cable is connected.
上述した従来の方式では、回線折返しケーブルは、伝送
制御手順対応のケーブル識別を行っていないので、回線
アドレスに対応してシステムジェネレーションしである
内容と一致した回線折返しケーブルにもかかわらず、回
線制御部あるいは回線アダプタが故障で回線オープンが
できないのか、あるいはシステムジェネレーションした
回線アドレスごとの伝送制御手順と一致したケーブルを
使用していないために回線オープンができないのか区別
がつかなかった。このため試験を実施しようとする回線
アドレスのシステムジェネレーションを内容を読出し、
手順をチェックした後、回線制御コマンドを実行して制
御信号をオン/オフさせ、回線折返しケーブルの状態を
チェックして、回線折返しケーブルが手順に一致したケ
ーブルなのかをチェックしなければならなかった。従っ
て試験に無駄な時間がかかってしまい本来の試験ができ
ないという欠点があった。In the conventional method described above, the line return cable is not identified for transmission control procedures, so even though the line return cable matches the contents of the system generation corresponding to the line address, line control cannot be performed. It was not possible to determine whether the line could not be opened due to a malfunction in the unit or line adapter, or whether the line could not be opened because the cable was not using a cable that matched the transmission control procedure for each line address generated by the system. For this purpose, read the contents of the system generation of the line address for which you are going to conduct the test,
After checking the procedure, I had to execute the line control command to turn the control signal on and off, check the status of the line wrap cable, and check whether the line wrap cable matched the procedure. . Therefore, there was a drawback that the test took a waste of time and the original test could not be performed.
本発明の目的は、上記の欠点を除去することにより、試
験時間の短縮が図れる回線折返しケーブル識別方式を提
供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a line return cable identification method that can shorten test time by eliminating the above-mentioned drawbacks.
本発明は、回線折返しケーブルを使用して試験を行う通
信制御装置の回線折返しケーブル識別方式において、上
記回線折返しケーブルに伝送制御手順種別を表示する手
段を設け、回線のシステムジェネレーションの内容を表
示する手段と、上記二つの表示する手段からの出力を比
較する手段とを備えたことを特徴とする。The present invention provides a line return cable identification method for a communication control device that performs a test using a line return cable, wherein means is provided for displaying a transmission control procedure type on the line return cable, and the content of the system generation of the line is displayed. and means for comparing the outputs from the two display means.
本発明は、回線折返しケーブルに伝送制御手順を表示す
る手段からの出力と、回線のシステムジェネレーション
の内容を表示する手段からの出力とを比較手段にて比較
することにより、回線折返しケーブルが伝送制御手順に
合致したものであるかどうかを事前にチェックできるの
で、試験時間を短縮することができる。The present invention enables the line return cable to control transmission by comparing the output from the means for displaying the transmission control procedure on the line return cable with the output from the means for displaying the contents of the system generation of the line. Since it is possible to check in advance whether the test conforms to the procedure, the test time can be shortened.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示すブロック構成図である
。本実施例は、回線制御部100全体を制御するマイク
ロプロセッサ2と、上位装置とのインタフェースヲモつ
バスインタフェース1と、バスインタフェース1を制御
するバス制御回路3と、回線制御部100の内部バス4
と、回線アダプタのアドレスを制御する回線アドレス制
御レジスタ5と、回線アダプタ(0)、(1) 200
.201 と回線制御部100の間のデータを一時セッ
トしておく回線データレジスタ6と、メインメモリある
いはバッファメモリにシステムジェネレーションしであ
る伝送制御情報を一時蓄積しておくシステムジェネレー
ション表示回路7と、伝送制御手順を表示する伝送制御
手順表示回路17の内容とシステムジェネレーション表
示回路7の内容を比較する比較回路8と、回線アダプタ
データバス10にデータを出力するバス選択回路11か
ら構成される。FIG. 1 is a block diagram showing one embodiment of the present invention. This embodiment includes a microprocessor 2 that controls the entire line control unit 100, a bus interface 1 that interfaces with a host device, a bus control circuit 3 that controls the bus interface 1, and an internal bus 4 of the line control unit 100.
, a line address control register 5 that controls the address of the line adapter, and line adapters (0) and (1) 200
.. 201 and the line control unit 100; a system generation display circuit 7 that temporarily stores transmission control information related to system generation in the main memory or buffer memory; It is comprised of a comparison circuit 8 that compares the contents of the transmission control procedure display circuit 17 that displays the control procedure with the contents of the system generation display circuit 7, and a bus selection circuit 11 that outputs data to the line adapter data bus 10.
本発明の特徴は、第1図において、システムジェネレー
ション表示回路7、比較回路8、伝送制御手順表示回路
17を設けたことにある。The feature of the present invention is that, in FIG. 1, a system generation display circuit 7, a comparison circuit 8, and a transmission control procedure display circuit 17 are provided.
以下、本実施例の動作について説明する。回線折返しケ
ーブルを使用して通信制御装置の試験を行う場合、例え
ば、第1図の回線アダプタ(0)200と回線アダプタ
(1) 201に、第2図あるいは第3図の回線折返し
ケーブルに、第4図の伝送制御手順種別表示を付加した
回線折返しケーブル18を接続する。回線制御信号を制
御して回線オープンを行う前に、上位装置からのコマン
ドで、メインメモリあるいはバッファメモリにシステム
ジェネレーションされているコード化された伝送制御手
順の内容を、バス制御回路3を通してシステムジェネレ
ーション表示回路7にセットするとともに、コマンドを
回線制御部100のマイクロプロセッサ2で解読し、回
線アドレス制御レジスタ5、回線アダプタアドレスバス
9を通して、コマンドで指定されたアドレスを回線アド
レスデコード回路12に与え、回線折返しケーブルに表
示している手順種別すなわち伝送制御手順表示回路17
の内容をバス選択回路11を制御して回線データレジス
タ6にセットし、比較回路8によって伝送制御手順に合
った回線折返しケーブルかどうかをチェ7りして、その
結果をバス制御回路3によって上位装置に、回線制御信
号を制御して回線オープンできるかどうか、知らせ事前
にチェックする。The operation of this embodiment will be explained below. When testing a communication control device using a line return cable, for example, the line adapter (0) 200 and line adapter (1) 201 in Fig. 1, the line return cable in Fig. 2 or 3, The line return cable 18 to which the transmission control procedure type display shown in FIG. 4 is added is connected. Before opening the line by controlling the line control signal, the contents of the coded transmission control procedure stored in the main memory or buffer memory are sent to the system generation via the bus control circuit 3 in response to a command from the host device. The command is set in the display circuit 7, the command is decoded by the microprocessor 2 of the line control unit 100, and the address specified by the command is given to the line address decoding circuit 12 through the line address control register 5 and line adapter address bus 9. The procedure type displayed on the line return cable, that is, the transmission control procedure display circuit 17
The content of is set in the line data register 6 by controlling the bus selection circuit 11, the comparison circuit 8 checks whether the line return cable is suitable for the transmission control procedure, and the result is sent to the upper level by the bus control circuit 3. Inform the device and check in advance whether the line can be opened by controlling the line control signal.
なお、第4図における手順識別表示A、B、Cは「0」
レベルと「1」レベルの組合わせで「000」は調歩半
二重手順、roolJは無手順、roloJは簡易手順
、ro 11Jはフレーム同期を示す。In addition, the procedure identification indicators A, B, and C in FIG. 4 are "0".
In the combination of level and level "1", "000" indicates an asynchronous half-duplex procedure, roolJ indicates no procedure, roloJ indicates a simple procedure, and ro 11J indicates frame synchronization.
以上説明したように、本発明は、上記の手段により、回
線折返しケーブルの伝送制御手順種別とシステムジェネ
レーションの内容を比較することによって試験時間の短
縮を達成できる効果がある。As explained above, the present invention has the effect of shortening the test time by comparing the type of transmission control procedure of the line return cable and the content of system generation using the above means.
第1図は本発明の一実施例を示すブロック構成図。
第2図および第3図は回線折返しケーブルの実施例を示
す接続図。
第4図は第1図の伝送制御手順表示回路の詳細を示す回
路図。
1・・・バスインタフェース、2・・・マイクロプロセ
ッサ、3・・・バス制御回路、4・・・内部バス、5・
・・回線アドレス制御レジスタ、6・・・回線データレ
ジスタ、7・・・システムジェネレーション表示回路、
8・・・比較回路、9・・・回線アダプタアドレスバス
、10・・・回線アダプタデータバス、11・・・バス
選択回路、12・・・回線アドレスデコード回路、13
・・・送信制御回路、14・・・受信制御回路、15・
・・周辺制御回路、16・・・送受信駆動回路、17・
・・伝送制御手順表示回路、18・・・回線折返しケー
ブル、100・・・回線制御部、200・・・回線アダ
プタ(0)、201 ・・・回線アダプタ(1)。FIG. 1 is a block diagram showing an embodiment of the present invention. FIGS. 2 and 3 are connection diagrams showing embodiments of line return cables. FIG. 4 is a circuit diagram showing details of the transmission control procedure display circuit of FIG. 1. DESCRIPTION OF SYMBOLS 1... Bus interface, 2... Microprocessor, 3... Bus control circuit, 4... Internal bus, 5...
... Line address control register, 6... Line data register, 7... System generation display circuit,
8... Comparison circuit, 9... Line adapter address bus, 10... Line adapter data bus, 11... Bus selection circuit, 12... Line address decoding circuit, 13
... Transmission control circuit, 14... Reception control circuit, 15.
... Peripheral control circuit, 16... Transmission/reception drive circuit, 17.
...Transmission control procedure display circuit, 18...Line return cable, 100...Line control section, 200...Line adapter (0), 201...Line adapter (1).
Claims (1)
御装置の回線折返しケーブル識別方式において、 上記回線折返しケーブルに伝送制御手順種別を表示する
手段を設け、 回線のシステムジェネレーションの内容を表示する手段
と、 上記二つの表示する手段からの出力を比較する手段と を備えたことを特徴とする回線折返しケーブル識別方式
。(1) In a line return cable identification method for a communication control device that performs testing using a line return cable, a means for displaying the transmission control procedure type on the line return cable is provided, and a means for displaying the contents of the system generation of the line. and means for comparing outputs from the two display means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60178994A JPS6238642A (en) | 1985-08-14 | 1985-08-14 | Line loopback cable identifying system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60178994A JPS6238642A (en) | 1985-08-14 | 1985-08-14 | Line loopback cable identifying system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6238642A true JPS6238642A (en) | 1987-02-19 |
Family
ID=16058253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60178994A Pending JPS6238642A (en) | 1985-08-14 | 1985-08-14 | Line loopback cable identifying system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6238642A (en) |
-
1985
- 1985-08-14 JP JP60178994A patent/JPS6238642A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860009351A (en) | I / O control system | |
JPS582761A (en) | Method of testing unit | |
JPS6238642A (en) | Line loopback cable identifying system | |
JPS5824934A (en) | Data processor | |
KR920004770B1 (en) | Protocol converting system for computer | |
JPS62103738A (en) | Programmable controller | |
JPS60160447A (en) | Programmable controller | |
JP3106882B2 (en) | Sending device for ID code of remote IO | |
KR940008710B1 (en) | Controlling method for message display in operating panel | |
JPH07273835A (en) | Numerical controller with serial communication state display function | |
JPH0670763B2 (en) | Controller self-diagnosis device | |
JPH03161845A (en) | Information processor | |
JPH0573260A (en) | Access changeover method | |
JPS58154030A (en) | Dma controlling system | |
JPH04107595A (en) | Display system | |
JPH04276822A (en) | Register display circuit for information processor | |
JPH03207156A (en) | Image input device | |
JPS6048549A (en) | State displaying circuit of microprocessor | |
JPS60122432A (en) | Interruption function diagnostic system in computer system | |
JPH0689107A (en) | Display controller | |
JPH05341940A (en) | Input/output operation display method | |
JPS6190553A (en) | Line scanning system | |
JPH01205633A (en) | Line loopback cable | |
JPH0540707A (en) | Interdevice connection test system | |
JPS61182159A (en) | Interface control system |