JPS6236855A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS6236855A
JPS6236855A JP17643085A JP17643085A JPS6236855A JP S6236855 A JPS6236855 A JP S6236855A JP 17643085 A JP17643085 A JP 17643085A JP 17643085 A JP17643085 A JP 17643085A JP S6236855 A JPS6236855 A JP S6236855A
Authority
JP
Japan
Prior art keywords
film
silicon layer
laser light
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17643085A
Other languages
Japanese (ja)
Inventor
Ryoichi Mukai
良一 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17643085A priority Critical patent/JPS6236855A/en
Publication of JPS6236855A publication Critical patent/JPS6236855A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To simplify the manufacturing steps by forming a laser light hard transmitting film on a channel region to form a region in which a crystal grain boundary is not formed as a channel region to effectively form an FET having preferable characteristics in an SOI. CONSTITUTION:A silicon oxide film 6 of an insulating film is coated on a silicon substrate 5 of a semiconductor substrate, a non-doped polycrystalline silicon layer or an amorphous silicon layer 7 is then coated, and double films of a nitride film/silicon oxide film 8 are formed as a laser light reflection preventive film. Then, a polycrystalline silicon film 9 is formed as the laser light hard transmitting film and as a mask for forming the source and drain impurity region. Thereafter, Ar<+> laser light is emitted while scanning. The polycrystalline silicon layer or the amorphous silicon layer 7 are efficiently dissolved and recrystallized. A crystal grain boundary is not generated even after the recrystallization in the layer 7 under the layer 9. With the layer 9 as a mask arsenic ions are implanted to form N-type high impurity region 10 for the source and drain.

Description

【発明の詳細な説明】 〔概要〕 SOIにFETを形成する半導体装置の製造方法であっ
て、チャンネル領域に結晶粒界(グレイン・バウンダリ
)が発生しないようにチャンネル領域に被着されたレー
ザ光難透過性膜を、そのままソース・ドレイン不純物領
域の形成の際のマスクとして使用するものである。
[Detailed Description of the Invention] [Summary] A method for manufacturing a semiconductor device in which an FET is formed in SOI, the method comprising: laser light applied to a channel region so as to prevent grain boundaries from occurring in the channel region; The poorly permeable film is used as it is as a mask when forming source/drain impurity regions.

〔産業上の利用分野〕[Industrial application field]

本発明は半導体装置の製造方法に関し、特にSOIに電
気的特性の良好なFETを形成する半導体装置の製造方
法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which an FET with good electrical characteristics is formed on SOI.

〔従来の技術〕[Conventional technology]

半導体集積回路の高密度化、高集積化を図るため、シリ
コン層を多層構造にして、各シリコン層にFETなどの
デバイスを形成する試みが行われている。
In order to increase the density and integration of semiconductor integrated circuits, attempts have been made to form silicon layers into a multilayer structure and form devices such as FETs in each silicon layer.

すなわち、シリコン基板1−の絶縁膜の上に多結晶シリ
コン層又は非結晶質シリコン層を形成し、さらにこれを
レーザ光にて−[l溶融して再結晶させ、半結晶シリコ
ン層を得るものである。そしてこの単結晶シリコン層に
MOSトランジスタ等の能動デバイスを形成することに
より、半導体集積回路を多層化するのである。
That is, a polycrystalline silicon layer or an amorphous silicon layer is formed on an insulating film of a silicon substrate 1-, and then this is melted and recrystallized with laser light to obtain a semi-crystalline silicon layer. It is. By forming active devices such as MOS transistors on this single crystal silicon layer, a semiconductor integrated circuit is made into multiple layers.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

l−述のように、多結晶シリコン層又は非晶質シリコン
層を再結晶化するためにはレーザ光を照射してこれを溶
融させる。レーザ光のスポット径は一般にウェハ径より
も小さいから、強度分布をもったレーザ光が照射され一
様には溶融されない、このためシリコン層には走査ビー
ムの軌跡に沿ってその両側にいわゆる結晶粒界(グレイ
ン・バウンダリー)が生じる。
As mentioned above, in order to recrystallize a polycrystalline silicon layer or an amorphous silicon layer, laser light is irradiated to melt it. Since the spot diameter of the laser beam is generally smaller than the wafer diameter, the laser beam is irradiated with an intensity distribution and is not uniformly melted. Therefore, the silicon layer has so-called crystal grains on both sides along the trajectory of the scanning beam. A grain boundary is created.

第8図(a) 、 (b)は結晶粒界が生じているシリ
コン層にMOS)ランジスタを形成した場合の従来例の
問題点を説明するための図であり、1.2はMOSトラ
ンジスタのソース争ドレイン、3゜4は結晶粒界である
。第8図(a)に示すように結晶粒界3がソース・ドレ
インを接続するように形成されている場合には、結晶粒
界3に沿った不純物の拡散係数は極めて高いので、ソー
ス・ドレインを形成した後、バルクS1を用いた熱プロ
セス条件によって処理するとソース・ドレイン間のショ
ート現象が多発する。
FIGS. 8(a) and 8(b) are diagrams for explaining the problems of the conventional example when a MOS transistor is formed in a silicon layer where crystal grain boundaries have occurred. The source and drain points, 3° and 4, are grain boundaries. When the grain boundary 3 is formed to connect the source and drain as shown in FIG. 8(a), the diffusion coefficient of impurities along the grain boundary 3 is extremely high, so the source and drain If the bulk S1 is processed under thermal process conditions after forming the bulk S1, short-circuit phenomena between the source and the drain occur frequently.

また第8図(b)に示すように結晶粒界4がソース・ド
レイン間のチャンネルを遮断するように形成されている
場合には、ソース争ドレイン間の電荷の平均的移動度は
極めて低くなり、11)常な電気的特性を得ることがで
きない。このようにMOS)ランジスタのチャンネル領
域に結晶粒界が生じている場合には特性の良好なMOS
)ランジスタを形成することができない。
Furthermore, as shown in FIG. 8(b), if the grain boundaries 4 are formed to block the channel between the source and drain, the average mobility of charges between the source and drain becomes extremely low. , 11) Normal electrical characteristics cannot be obtained. In this way, if crystal grain boundaries occur in the channel region of a MOS transistor, a MOS transistor with good characteristics will be produced.
) cannot form a transistor.

本発明はL記の従来例の問題点に鑑みて創作されたもの
であり、チャンネル領域に結晶粒界を含まないFETを
確実に、かつ簡易に形成することを可能とする半導体装
置の製造方法の提供を目的とする。
The present invention was created in view of the problems of the conventional example described in L, and provides a method for manufacturing a semiconductor device that makes it possible to reliably and easily form an FET that does not include grain boundaries in the channel region. The purpose is to provide.

〔問題点を解決すべき手段〕[Means to solve the problem]

本発明に係るSOIにFETを形成する半導体装置の製
造方法は、第1i−第6図に示すように、半導体基板5
 Lの絶縁膜6の上に多結晶又は非晶質のシリコン層7
を形成する第1の工程と、第1の工程後、前記シリコン
層7にレーザ光反射防止膜8を被着する第2の「程と、
第2の工程の後、形成すべきFETのチャンネル領域に
対応する形状のレーザ光難透過性膜9を前記反射防止膜
8の上に被着する第3の工程と、第3の工程の後、前記
レーザ光難透過性膜9の1一方からレーザ光を照射し、
再結晶化により前記多結晶又は非晶質のシリコン層7を
単結晶化する第4の工程と、“第4の工程の後、前記レ
ーザ光難透過性l!19をマスクトシて、前記単結晶化
したシリコン層7にソース・ドレインとしての不純物領
域10を形成する第5の工程と、第5の工程の後、前記
レーザ光難透過性膜9および反射防11−膜8の除去の
後ゲート用絶縁膜11を形成する第6のl二程と、第6
の工程の後、前記ゲート用絶縁膜11の上にゲート電極
12を形成する第7の工程とを含むことを特徴とする。
The method for manufacturing a semiconductor device in which an FET is formed on an SOI according to the present invention includes a semiconductor substrate 5, as shown in FIGS. 1i to 6.
A polycrystalline or amorphous silicon layer 7 is formed on the insulating film 6 of L.
After the first step, a second step of depositing a laser beam antireflection film 8 on the silicon layer 7.
After the second step, there is a third step of depositing a laser light-resistant film 9 having a shape corresponding to the channel region of the FET to be formed on the antireflection film 8; , irradiating a laser beam from one side of the laser beam hardly permeable film 9;
a fourth step of converting the polycrystalline or amorphous silicon layer 7 into a single crystal by recrystallization; and "After the fourth step, masking the laser beam-resistant l! 19, a fifth step of forming an impurity region 10 as a source/drain in the silicon layer 7, and after the fifth step, the gate the sixth l2 step for forming the insulating film 11;
After the step, the method is characterized in that it includes a seventh step of forming a gate electrode 12 on the gate insulating film 11.

〔作用〕[Effect]

第7図に示すように、チャンネル領域上にはレーザ光難
透過性膜9が形成されているので、レーザ光が照射され
たときのシリコン層7のチャンネル領域での温度分布は
レーザ光難透過性膜9の形状等により定まり、レーザ光
の強度分布の影響をほとんど受けない、なお難透過性I
!19の中心付近が最も低温であるからここを核とし、
最も高温の難透過性膜9の外側周辺まで単結晶化は一様
に広がっていく、このようにして少なくともチャンネル
領域のシリコン層7には結晶粒界が生じない。 またレ
ーザ光難透過性膜をそのままソース・ドレインとしての
不純物領域形成用のマスクとして使用するので、「1己
整合(セルファライン)なV漬方法となり精度向1−と
簡易化がiii能となる。
As shown in FIG. 7, since a film 9 that hardly transmits the laser beam is formed on the channel region, the temperature distribution in the channel region of the silicon layer 7 when the laser beam is irradiated changes so that the laser beam hardly transmits. It is determined by the shape of the transparent film 9, etc., is almost unaffected by the intensity distribution of the laser beam, and has low transparency I.
! Since the area near the center of 19 is the lowest temperature, this is the core.
Single crystallization uniformly spreads to the outer periphery of the impermeable film 9, which is at the highest temperature.In this way, no grain boundaries are generated at least in the silicon layer 7 in the channel region. In addition, since the laser light-impermeable film is used as it is as a mask for forming impurity regions as sources and drains, it becomes a self-aligned (self-aligned) V-immersion method, which improves accuracy by 1- and simplifies the process. .

〔実施例〕〔Example〕

次に図を参照しながら本発明の実施例について説明する
。第1図〜第6図は本発明の実施例に係るSotにNチ
ャンネルMOSトランジスタを形成する場合の製造方法
を説明する断面図である。
Next, embodiments of the present invention will be described with reference to the drawings. 1 to 6 are cross-sectional views illustrating a manufacturing method for forming an N-channel MOS transistor in a Sot according to an embodiment of the present invention.

まず′1′:導体基板であるシリコン基板5の上に絶縁
膜であるシリコン酸化膜6を17zm被着し、次にノン
・ドープの多結晶シリコン層又は非晶質シリコン層7を
0.4gm被着する。さらにレーザ光反射防11−膜と
しての窒化膜/シリコン酸化膜8の二重膜を形成する(
第1図)。
First '1': 17 gm of silicon oxide film 6, which is an insulating film, is deposited on silicon substrate 5, which is a conductor substrate, and then 0.4 gm of non-doped polycrystalline silicon layer or amorphous silicon layer 7 is deposited. to adhere to. Further, a double film of nitride film/silicon oxide film 8 is formed as a laser beam anti-reflection film 11 (
Figure 1).

次にレーザ光難透過性膜およびソース−ドレイン不純物
領域形成用のマスクとしての多結晶シリコン膜9を0.
24〜0.4gm形成する。この厚さはレーザ光の遮断
性およびマスク性の二つの要請から定められる。その後
、形成すべきトランジスタのチャンネル領域の形状に合
せて多結晶シリコン膜9のパターニングを行う(第2図
)。
Next, a polycrystalline silicon film 9 as a mask for forming a laser beam-impermeable film and a source-drain impurity region is coated with a 0.0-.
Forms 24-0.4gm. This thickness is determined based on two requirements: laser light blocking performance and masking performance. Thereafter, the polycrystalline silicon film 9 is patterned in accordance with the shape of the channel region of the transistor to be formed (FIG. 2).

次にAr・レーザ光を走査しながら照射する。Next, Ar laser light is applied while scanning.

反射防止膜8により反射が防11二されるのでレーザ光
により多結晶シリコン層又は非晶質のシリコン層7は効
率良く溶解し、再結晶する。この場合、従来例と同様に
レーザ光の強度分布に起因するシリコン層の温度分布に
より再結晶過程で結晶粒界が生じる。しかし多結晶シリ
コン膜9直fのシリコン層およびその周辺近傍には結晶
粒界は生じない。それは難透過性膜9の下方(チャンネ
ル領域)のシリコン層7の温度分布が、第7図に示すよ
うに難透過性膜の幅等によって定まり、レーザ光の強度
分布にはほとんど影響されないからである。このように
して難透過性膜としての多結晶シリコン層9の下方のシ
リコン層7(チャンネル領域)には再結晶後も結晶粒界
が生じない。
Since reflection is prevented by the anti-reflection film 8, the polycrystalline silicon layer or the amorphous silicon layer 7 is efficiently dissolved and recrystallized by the laser beam. In this case, as in the conventional example, grain boundaries are generated in the recrystallization process due to the temperature distribution of the silicon layer caused by the intensity distribution of the laser beam. However, no crystal grain boundaries occur in the silicon layer of the polycrystalline silicon film 9 normal f and in the vicinity of its periphery. This is because the temperature distribution of the silicon layer 7 below the barely permeable film 9 (channel region) is determined by the width of the hardly permeable film, etc., as shown in FIG. 7, and is hardly affected by the intensity distribution of the laser beam. be. In this way, no crystal grain boundaries are generated in the silicon layer 7 (channel region) below the polycrystalline silicon layer 9, which serves as a hardly permeable film, even after recrystallization.

次に同じ多結晶シリコン層9をマスクとしてヒ素イオン
を打ち込み、ソース・ドレイン用のN型高度不純物領域
10を形成する(第3図))。その後多結晶シリコン層
96反射防11−膜8を除去した後、きらに再結晶化シ
リコン層7をパターニングして素子分離を行う(第4図
)。
Next, using the same polycrystalline silicon layer 9 as a mask, arsenic ions are implanted to form N-type highly impurity regions 10 for sources and drains (FIG. 3). Thereafter, after removing the polycrystalline silicon layer 96, the antireflection film 11, and the film 8, the recrystallized silicon layer 7 is patterned to perform element isolation (FIG. 4).

次にゲート酸化膜11の形成後、トランジスタの闇値電
圧制御用にポロンイオンを打ち込み、ゲート酸化W11
1の下のシリコン層7の表面をP型化する。その後チャ
ンネル領域」二にゲート電極12(多結晶シリコン又は
アルミニウム)を形成する(第5図)。
Next, after forming the gate oxide film 11, poron ions are implanted to control the dark voltage of the transistor.
The surface of the silicon layer 7 under the silicon layer 1 is made into a P type. Thereafter, a gate electrode 12 (polycrystalline silicon or aluminum) is formed in the channel region (FIG. 5).

次にパッシベーション用絶縁膜として高リン濃度のPS
G膜13を形成した後、コンタクト用窓ヲ開[I L、
さらにアルミニウム層を形成した後にパターニングして
配線14を形成する(第6図)。
Next, PS with high phosphorus concentration was used as a passivation insulating film.
After forming the G film 13, the contact window is opened [I L,
Furthermore, after forming an aluminum layer, it is patterned to form wiring 14 (FIG. 6).

以−1−1のように本発明の実施例によれば、チャンネ
ル領域に結晶粒界が生じることがないので、チャンネル
間の電荷の乎均移動度が低下したり、あるいは不純物の
拡散に起因するソース・ドレイン間のショートを防止す
ることができる。
As described in -1-1 below, according to the embodiment of the present invention, no crystal grain boundaries are generated in the channel region, so that the average mobility of charges between channels is reduced or problems caused by diffusion of impurities are prevented. Short circuits between the source and drain can be prevented.

また結晶粒界発生防止用に用いたチャンネル領域りのレ
ーザ光難透過性膜としての多結晶シリコン層9をソース
・ドレイン形成用のマスクとしても用いることができる
ので、製造の簡易化を図ることができるとともに、自己
整合的にチャンネル長が決定されるので高精度のトラン
ジスタを形成することができる。
In addition, the polycrystalline silicon layer 9, which is a laser beam-resistant film in the channel region used to prevent the generation of grain boundaries, can also be used as a mask for forming sources and drains, which simplifies manufacturing. In addition, since the channel length is determined in a self-aligned manner, a highly accurate transistor can be formed.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば特性劣化の原因と
なる結晶粒界が生じていない領域をチャンネル領域とす
るので、特性の良好なFETをSOIに確実に形成でき
るとともに、結晶粒界の発生防止用に使用したチャンネ
ル領域上のレーザ光難透過性膜をソース・ドレイン形成
用マスクとしても使用するので、製造工程の簡易化を図
ることができる。またチャンネル領域は自己整合的に決
定されるものであるから高精度のFETが形成でき、従
ってまた特性の良好なFETを得ることができる。
As explained above, according to the present invention, since the channel region is a region in which no crystal grain boundaries that cause characteristic deterioration occur, it is possible to reliably form an FET with good characteristics on SOI, and also to avoid crystal grain boundaries. Since the laser light-impermeable film on the channel region used for prevention of occurrence is also used as a mask for forming the source/drain, the manufacturing process can be simplified. Furthermore, since the channel region is determined in a self-aligned manner, a highly accurate FET can be formed, and therefore an FET with good characteristics can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第6図は本発明の実施例に係るSOIにNチャ
ンネルMOSトランジスタを形成する場合のll!造方
法を説明するための断面図である。 第7図は本発明の実施例に係るレーザ光難透過性膜付近
にレーザ光を照射したときのシリコン層の温度分布を示
す図である。 第8図は結晶粒界が生じているシリコン層にMOS)ラ
ンジスタを形成した場合の従来例の問題点を説明するた
めのパターン図である。 5・・・シリコン基板(半導体基板) 6・・・シリコン酸化膜(絶縁膜) 7・・・多結晶又は算品質のシリコン層8・・・空化膜
/シリコン酸化膜(反射防止膜)9・・・多結晶シリコ
ン層(レーザ光難透過性膜)IO・・・不純物領域(ソ
ース舎ドレイン)t 11・・・ゲート酸化膜(ゲート用絶縁膜)12・・・
ゲート電極 13・・・PSG膜 14・・・配線 イ6鐙つ訃宝免缶1)のにシム1も先組ざbぢD第4図 未発卯の窄τ(i(、h1’+tyz公孟ちラムl悦朝
ぐbコ第5の 他己本引4 PSG頒1312 遥瓜庁市を漂つも−1 第7図 /                  kr:翠、定
1つの望覚べ利の吃愛あ廼云ヤ艶すちプbロ第6図 キン(−]弧A慢月の劣ヤ寸5−名う−1−3Yでコノ
こ08戸を、き、髪ロブリず巳Uつ第8図
FIGS. 1 to 6 illustrate the case of forming an N-channel MOS transistor on SOI according to an embodiment of the present invention! FIG. 3 is a cross-sectional view for explaining the manufacturing method. FIG. 7 is a diagram showing the temperature distribution of the silicon layer when laser light is irradiated near the laser light-impermeable film according to the embodiment of the present invention. FIG. 8 is a pattern diagram for explaining the problems of the conventional example when a MOS transistor is formed in a silicon layer in which grain boundaries occur. 5... Silicon substrate (semiconductor substrate) 6... Silicon oxide film (insulating film) 7... Polycrystalline or arithmetic quality silicon layer 8... Vacuum film/silicon oxide film (antireflection film) 9 ...Polycrystalline silicon layer (laser light hardly permeable film) IO...Impurity region (source and drain) t11...Gate oxide film (gate insulating film) 12...
Gate electrode 13...PSG film 14...Wiring 1) Shim 1 was also assembled beforehand. Gongmeng Chiram L Yue Asagu b Ko No. 5 Other Book 4 PSG Distribution 1312 Floating in the City of Haruka - 1 Figure 7 / kr: Midori, Singing One Desire Beli's Musical Library Unya Atsushi Plo Figure 6 Kin (-) Arc A Arrogant Moon's Inferior Dimension 5-Nau-1-3Y, Konoko 08 House, Hair Roburizumi Utsu Figure 8

Claims (1)

【特許請求の範囲】 半導体基板をの絶縁物上に多結晶又は非晶質のシリコン
層を形成する第1の工程と、 第1の工程後、前記シリコン層にレーザ光反射防止膜を
被着する第2の工程と、 第2の工程の後、形成すべきFETのチャンネル領域に
対応する形状のレーザ光難透過性膜を前記反射防止膜の
上に被着する第3の工程と、第3の工程の後、前記レー
ザ光難透過性膜の上方からレーザ光を照射し、再結晶化
により前記多結晶又は非晶質のシリコン層を単結晶化す
る第4の工程と、 第4の工程の後、前記レーザ光難透過性膜をマスクとし
て、前記再結晶化したシリコン層にソース・ドレインと
しての不純物領域を形成する第5の工程と、 第5の工程の後、前記レーザ光難透過性膜および反射防
止膜の除去の後ゲート用絶縁膜を形成する第6の工程と
、 第6の工程の後、前記ゲート用絶縁膜の上にゲート電極
を形成する第7の工程とを含むことを特徴とするSOI
(SiliconOnInsulator)にFET(
FieldEffectTransister)を形成
する半導体装置の製造方法。
[Claims] A first step of forming a polycrystalline or amorphous silicon layer on an insulator of a semiconductor substrate; and after the first step, coating a laser beam antireflection film on the silicon layer. After the second step, a third step of depositing a laser beam-resistant film having a shape corresponding to the channel region of the FET to be formed on the anti-reflection film; After the step 3, a fourth step of irradiating the laser light from above the laser light-resistant film to make the polycrystalline or amorphous silicon layer into a single crystal by recrystallization; After the step, a fifth step of forming an impurity region as a source/drain in the recrystallized silicon layer using the laser beam impermeable film as a mask; a sixth step of forming a gate insulating film after removing the transparent film and the antireflection film; and a seventh step of forming a gate electrode on the gate insulating film after the sixth step. SOI characterized by including
(Silicon On Insulator) and FET (
A method for manufacturing a semiconductor device that forms a FieldEffectTransister.
JP17643085A 1985-08-10 1985-08-10 Manufacture of semiconductor device Pending JPS6236855A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17643085A JPS6236855A (en) 1985-08-10 1985-08-10 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17643085A JPS6236855A (en) 1985-08-10 1985-08-10 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS6236855A true JPS6236855A (en) 1987-02-17

Family

ID=16013563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17643085A Pending JPS6236855A (en) 1985-08-10 1985-08-10 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS6236855A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119858A (en) * 1982-01-13 1983-07-16 東洋紡績株式会社 Multilayer plastic structure and its manufacture
US5705413A (en) * 1995-10-12 1998-01-06 U.S. Philips Corporation Method of manufacturing an electronic device using thermally stable mask

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119858A (en) * 1982-01-13 1983-07-16 東洋紡績株式会社 Multilayer plastic structure and its manufacture
JPH0129703B2 (en) * 1982-01-13 1989-06-13 Toyo Boseki
US5705413A (en) * 1995-10-12 1998-01-06 U.S. Philips Corporation Method of manufacturing an electronic device using thermally stable mask

Similar Documents

Publication Publication Date Title
US5877513A (en) Semiconductor integrated circuit
US5512494A (en) Method for manufacturing a thin film transistor having a forward staggered structure
US5705413A (en) Method of manufacturing an electronic device using thermally stable mask
US6258638B1 (en) Method of manufacturing thin film transistor
US4700458A (en) Method of manufacture thin film transistor
JPH05198739A (en) Laminated semiconductor device and its manufacture
US6670230B2 (en) CMOS process for double vertical channel thin film transistor
US7560341B2 (en) Semiconductor device and manufacturing method therefor
US5409857A (en) Process for production of an integrated circuit
US7271041B2 (en) Method for manufacturing thin film transistor
US5264721A (en) Insulated-gate FET on an SOI-structure
JPH11514152A (en) Method of manufacturing electronic device including thin film transistor
JPH0590587A (en) Insulation gate type field effect transistor
JPH0438141B2 (en)
JPS6236855A (en) Manufacture of semiconductor device
JPH0438140B2 (en)
JPH065852A (en) Mosfet and manufacture thereof
JPS597231B2 (en) Method for manufacturing insulated gate field effect semiconductor device
WO2020107753A1 (en) Thin-film transistor and preparation method and system therefor
JPH01115162A (en) Thin film transistor and manufacture thereof
JPH09326495A (en) Thin film transistor and its manufacturing method
JPH07193245A (en) Manufacture of thin-film transistor
JPH04233758A (en) Semiconductor device and manufacture thereof
JP3293568B2 (en) Thin film transistor
KR100232188B1 (en) Manufacture of thin film transistor