JPS6233567A - 電圧パルスを発生する回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 この発明はゲート式半導体スイッチング装置によって容
量性負荷の両端にパルスを発生する回路に関する。更に
具体的に云えば、この発明は上に述べた形式であって、
静電集塵器を付勢するために使われ、パルス発生回路の
一部分としてサイリスタ又は同様な半導体スイッチング
素子を用いるパルス発生回路に関する。

静電集塵器は反対のル性に帯電した集塵電極の間に通さ
れるガス状の流れから粒子状物質を除去する為に用いら
れる電気装置である。集塵器は、化学プラント、特に発
電所並びに粒子状溶液の潜在的な源を含む多数の工業的
な用途で使われている。最近、大気に放出するガスから
粒子状物質を除去することの必要性並びに希望が増大し
た為に、静電集塵器は従来よりも一層頻繁に用いられて
いる。この出願で主に問題とする静電集塵器は高エネル
ギ装置であって、典型的には数十キロワットの電気エネ
ルギを消費することを承知されたい。

この為、粒子収集効率の点だけでなく、集塵器を運転す
る経済性並びに信頼性の点でも、集塵器を正しく付勢す
ることが重要である。

従来、色々な設計の集塵器が用いられている。

然し、何れも基本的には十分に基準の定まった原理に基
づいて動作する。一般的に、集塵器は１対の導電電極を
含む。典型的には、一方の電極は比較的小さな予め選ば
れた距離だけ隔てて大地電位で動作する平行なただの金
属シートで構成される。

更に、互いに電気的に接続されていて、導電シートの中
間に配置されて、導電シートと平行なワイヤの平面状配
列が２番目の電極を構成する。この平面状配列は高い電
位に保たれる。ワイヤ電極を接地し、シート電極に高い
電位を印加することが出来るが、安全上の理由で、この
動作様式を避けるのが典型的である。多数の平行板電極
をハウジング内に組立てる。このハウジングが、集塵電
極の間の容積に対する複数個の平行なガス流通路を構成
する。こういう通路の少なくとも一部分は、板電極の構
造と配置によって定められる。一般的に、商用の集塵器
は複数個の板及びワイＶ格子電極の対を用いる。集Ｎ器
の典型的な一部分の面積は、実際に約３０，０００平方
フイートまでの板電極の面積を持つことがある。当然、
この様な形では、ワイヤ電極及び板電極の間に成る大き
さの電気静電容量がある。集塵器の典型的な一部分の静
電容量は０．０５乃至０．１５マイクロファラッド程度
である。この様な集塵器の運転は比較的簡単な様に思わ
れるが、集塵器の粒子収集効率を制限するおそれのある
履っがの現象が起こる。集塵器を付勢する相異なる方法
により、所定の集。

器で所定の種類の粒子を持つガス流から所定の割合の粒
子を除去するのに費される電気エネルギの量及び電力に
かなりの影響がある。一般的に集塵器は４０，０００乃
至８０，０００ボルトのピーク電圧で動作し、各部分が
通す電流は約１．５アンペアである。従って、集塵器の
電力レベルが８０キロワツトになることも珍しくはない
ことが判る。

従って、粒子状物質を除去する為に静電集塵器を用いる
プラントでは、電気効率が重要な経済的な要因である。

更に、プラントの連続的な運転の為、集塵器並びに集塵
器を付勢する部品の信頼性が非常に重要である。普通の
運転では、処理すべきガス中の粒子状物質は、主に集塵
器の陰極ワイヤの近辺で起こる誘起電離効果の結果とし
て、負の電荷を持つ。この後、帯電した塵埃粒子が集塵
器の陽極板に引付けられ、そこに陽極塵埃層が蓄積され
る。この塵埃層が蓄積されるにつれて、板（即ち、シー
ト）Ｎ極の上に次第に厚くなる塵埃層が形成される。塵
埃層は、陽極板を撮動させ、包み、又はその他の形で撓
ませることにより、周期的に除去することが出来るが、
この様な抵抗の大きい層が形成されるに伴って、効率が
低下する。

従って、特に比抵抗が大きい、即ち、比抵抗が約１ｏ−
ＩＩオームＣｌ１１或いはそれ以上の塵埃粒子を収集す
る為に、集塵器を付勢する効率がよくて、しかも効果の
ある経済的な方法が非常に望ましい。例えば、この様な
塵埃は、電力業界が使う低硫黄炭の燃焼によって発生す
る。

集塵器を付勢する電気回路の設計と動作は、効率がよく
信頼性があって、制御自在であって、実施する為の費用
が比較的安い集塵器を運転する方法に到達しようとして
、色々な異なる経路を辿ってきた。更に、この分野の実
務家の間には、集塵器の最適の付勢方法について広く意
見の一致を見ることがなかった。最近、種々のパルス付
勢方法が広く使われる様になった。大形の容量性集塵器
によって典型的に表わされる様な、大形の容量性負荷を
駆動する為に、パルス・エネルギを使う場合に固有の問
題は、負荷の静電容量を高い電圧レベルまで反復的に充
電する為に相当量のエネルギが必要になることである。

容量性負荷は各々の印加パルスの結果として敗逸エネル
ギが比較的少ないから、負荷に貯蔵されていて、例えば
コロナ放電又はアークによって消費されなかった残りの
エネルギを回収することが経済的に重要である。この目
的を達成する為のインバータ回路は、典型的には帰還ダ
イオードによって分路されたサイリスタを使う。ダイオ
ードがサイリスタに対して逆並列に接続される。動作期
間の成る部分の間、無効エネルギを源に伝える為にダイ
オードが必要である。この様な構成を使う結果として、
容量性負荷に流れる電流は全般的に正弦状の波形を持つ
。サイリスタをトリガすることによってサイクルが開始
され、このサイリスタが正□弦の前半を通す。サイリス
タを通る電流はピークまで上昇し、その後、負荷の電圧
がピーク値に達した時にゼロまで下がる。正弦の後半の
間、サイリスタを通る電流はカットオフになり、装置は
実質的に非導電状態になり、この為、ダイオードが正弦
の前半の間に流れた方向とは反対の方向に、サイリスタ
から電流を分路する。ダイオードの導通が終った後、新
しい動作サイクルを開始する為にその制御電極に次のト
リガ・パルスが来るまで、サイリスタは高い印加順電圧
を阻止することが出来なければならない。

静電集塵器の様な容量性負荷の運転中、時々火花連絡が
起こり得る。火花連絡は、負荷端子の間の突然の電気ア
ーク又はその間に生じた電気短絡の様な、負荷変圧器の
２次側に起こる一時的な低インピーダンス状態である。

この様な火花連絡は、集塵器の印加電圧パルスが上昇す
る間、並びにこのパルスが減衰する間の両方の時に起こ
り得る。

電流がダイオードに流れている（負荷の両端の電圧パル
スが減衰する）時間の間に、火花連絡が起こると、電流
の急速な減少がたちまちダイオードを通る電流の逆転を
沼くことが起こり、その後、サイリスタの両端の順電圧
が急速に上昇する。サイリスタの順方向回復時間又はタ
ーンオフ時間（以下ｔｃ、と呼ぶ）即ち、サイリスタが
この様な順電圧を阻止することが出来ない時に、サイリ
スタの両端の順電圧にこの様な変化が起こると、場合に
よってサイリスタは強制的に導電させられ、これによっ
てサイリスタが損傷を受は又は破壊されることがある。

詳しく云うと、サイリスタが、この装置を通る十分大き
な導電チャンネルを作る程のゲート電流がない時間の間
に、強制的に導電させられると、その結果は弱いターン
オンになる。

即ち、大電流が比較的狭い導電チャンネルを通り、その
結実装置の過熱が起こり、破壊される慣れがある。

こういう場合に静電集塵器のサイリスタ・スイッチを保
護する１つの方法が米国特許第４，５０３．４７７号に
記載されている。この米国特許では、容量性負荷に給電
するパルス発生器内にあるサイリスタ・スイッチ素子は
、火花連絡が発生した直後にサイリスタをトリガするこ
とにより、負荷に起こる火花連絡の際、損傷から保護す
ることが出来ると記載されている。従来のこの方式では
負荷の両端の電圧の勾配が、パルス減衰期間の間予め設
定した正の値を超えた場合、サイリスタがトリガされて
導電する。更にこの米国特許には、負の半周期と正の半
周期で構成されるパルス電流を感知し、普通は正の半周
期の間に負への変化が発生した時、サイリスタをトリガ
して導電させることにより、火花連絡を検出する別の方
式が記載されている５重要なことは、この米国特許に記
載された両方の方式では、火花連絡の後に半導体装置を
点弧して導電状態にすることは、１５マイクロ秒以内、
好ましくは２マイクロ秒未満の内に行なうべきであるこ
とである。

しかし、ＳＣＲを導電状態に点弧することが１マイクロ
秒未満の期間内に行なわれても、パルス発生回路の１ナ
イクル中の特定の時間の間、依然として失敗が起こり得
ることが判った。これは主に、館に述べた期間ｔｑの間
の装置の特性の不確実さの為である。サイリスクを導電
状態に切替える期間を短くする必要は、特にサイリスタ
の導電がら゛　　ダイオードの導電にＦＪＪ替わる時に
重要である。こ゛　の切替えは、負荷の両端のピーク電
圧並びにこのピークからの減衰の始めと一致する。

米ｍａ許第４，５０５．４７７号に記載されたのと同様
なサイリスタを保護する方式を取入れたパルス式静電集
塵器の普通の運転では、それでもサイリスタは動作サイ
クル中の何回かの時刻に、この様な損傷の倶れを特に受
は易い。第７に、集Ｍ器の電極の間に印加された電圧の
ピークの近く（サイリスタの導電と分路ダイオードの導
電の間の切替えの近く）で、サイリスタは特に火花連絡
による損傷を受は易い。これは、この時、火花連絡の結
果としてサイリスタ・スイッチの両端に印加される順電
圧の値が最大であるからである。更に、まだ分路ダイオ
ードには電流が大きな大きさで流れ始めていないし、サ
イリスタはその順方向阻止能力をまだ回復していないの
で、この印加された正の順電圧に応答して、サイリスタ
を通る電流が急速に増加する。十分に短い時間内に火花
連絡に反応して、この様な状態でサイリスタを弱いター
ンオンから保護することは困難である。集塵器のピーク
電圧の近くにある期間中に、パルス発生回路のスイッチ
ング素子が傷つき易いことが、特に出願人の米国特許出
願通し番号第７６１，４５９号（１９８５年８月１日出
願）に取上げられている。この米国特許出願には、サイ
リスタがこの切替え期間内にある時間の間、即ち、ピー
ク負荷電圧の近く又はサイリスクの導電からダイオ−ρ
の導電への切替えの近くで、火花連絡の検出とは無関係
に、常に強い点弧ゲート・パルスが存在する様に保証す
ることにより、ＳＣＲを点弧して上に述べた切替えの近
くで起こる火花連絡の結果としてのＪＲ傷からＳＣＲを
保護する確実な方法が記載されている。

この様なパルス発生装置の傷つき易さが問題になる別の
点は、正常の動作中、即ち、火花連絡の無い動作中、サ
イリスタの両端の順電圧が急激に上昇する、パルス発生
回路のサイクルの終り近くである。この時サイリスクが
まだｆｆＪ間ｔｏ　、即ち、ターンオフ期間にあると、
それに続く弱いターンオンがサイリスタを損傷する。前
掲米国特許第４゜５０５．４７７号に記載されている形
式の装置では、虚偽のトリガ・パルスがサイクルの終り
（順電圧に戻る時）に掻く近い時にサイリスタのゲート
に送られて、順電圧の戻りによって弱いターンオンが開
始されない様なレベルまでサイリスタ・ゲートの電荷が
減少する時間がない可能性がある。

虚偽のトリガは、電気雑音又は隣接回路から結合された
信号の結果であることがある。この虚偽のトリガによる
問題が、この発明で取上げる問題である。

１里ｏｅｎ、＝　　ａ 従って、この発明の主な目的は、容量性負荷に電圧パル
スを供給するパルス発生器に使われるスイッチング素子
、特にサイリスク・スイッチング素子をこの負荷に起こ
る火花連絡によって生ずる損傷から保護することである
。

この発明の別の目的は、検出された火花連絡に応答して
トリガされるパルス発生回路に使われるスイッチング素
子を虚偽のトリガによる損傷から保護する装置を提供す
ることである。

この発明の別の目的は、負荷に対する電圧パルスの終り
が、スイッチング素子の両端の順電圧の突然の戻りを伴
う様なパルス発生装置に使われるスイッチング素子を、
この順電圧の戻りの近くでスイッチング素子に供給され
た虚偽のトリガによる損傷から保護することである。

この発明の上記並びにその他の目的が、上に述べた形式
の装置に於ける虚偽のトリガを発生する慣れのある全て
のパルスが、負荷電圧パルスの終りを通り越すくらいの
長い持続時間を持つ様に保証することによって達成され
る。

この発明の要旨は特許請求の１１８１１Ｊｌに具体的に
且つ明確に記載しであるが、この発明の構成、作用並び
にその他の目的及び利点は、以下図面について説明する
所から最も良く理解されよう。

発明の詳細な説明 静電集塵器にパルスを供給する公知の回路が第１図に示
されている。この回路は第１及び第２の同様な直流電源
ＶＡ、Ｖ［３を含む。直流電源ＶＡは普通の変圧器−整
流器装置であって、交流電源Ｖｌに結合されていて、変
圧器Ｔｓの１次側に結合された位相制御スイッチング・
サイリスタＱ２を含む。変圧器のＴｓの２次側がダイオ
ードＤ４を含む整流器装置に結合されていで、導体１１
に対して導体１０に負の直流電圧を発生する様になって
いる。公知の形でサイリスタＱ２のゲートに対する制御
信号の印加を制御することにより、線１０の直流電圧、
従って、コンデンサＣ２の電荷が制御される。ブロック
図で示しであるが、電源■＾と構造が同様な電源■８が
線１５に負の直流電圧を発生する。

回路はコンデンサＣｃをも含む。コンデンサＣｃがパル
ス変圧器ＴＰの２次側Ｓの電圧を静電集塵器ＰＲに結合
する。この集塵器の内部の実効静電容量及び抵抗値をＣ
ｐ及びＲ６として夫々破線で示しである。コンデンサＣ
ｃが２次側電圧の正の行程で充電され、Ｃｃの電圧が２
次側電圧の負の行程と加算される。コンデンサＣｃは直
流基準電源Ｖａがパルス変圧器Ｔｐに入るのを阻止する
様にも作用する。パルス変圧器ＴＰの２次側の電圧の負
の行程で、集塵器の電圧が（負の方向に）基準電圧Ｖｓ
より高くなる。Ｖｓの値は、典型的には４０キロボルト
未満であるコロナの開始より低いレベルに選ぶのが普通
である。こうすると、直流電圧源は集塵器に極く僅かの
電力しか供給せず、パルスの特性を制御することにより
、集塵器に供給される電力を事実上完全に制御すること
が出来る様にする。

更に、逆方向に導電する帰還ダイオードＯ＋を持つサイ
リスタ・インバータＱ１を使ってパルス変圧器Ｔ、の１
次巻線を駆動することが判る。サイリスタＱＩはそのゲ
ート電極１２にパルスを印加することによって制御され
る。ダイオードＤ＋は、パルス発生回路の１サイクルの
内、サイリスタが実質的に非導電状態である一部分の間
、負荷電流が通る通路を作るが、これは後で詳しく説明
する。動作について説明すると、貯蔵コンデンサＣ２が
Ｔｓ　ｍ　Ｖ　Ａから予定の負の直流レベルまで充電さ
れる。貯蔵コンデンサＣ２が、サイリスタＱ１のゲート
に供給される制御信号■１乃至■３（第２図及び第４図
）の制御の下に、集塵器ＰＲに印加される信号を発生す
る為のエネルギを貯蔵する。

第１図の回路の普通の動作は、第２図を見れば理解され
よう。回路の動作の始めに、貯蔵コンデンサＣ２を電源
Ｖ＾から予定の負の直流電圧レベルまで充電する。その
後、集塵器ＰＲの両端に電圧パルスを発生すべき時には
、何時でもサイリスタＱ＋の制６１１電極に電圧パルス
を印加して、このサイリスタを１ｍ状態にトリガする。

サイリスタＱ１が導電状態に切替えられると、その端子
間の電圧ＶＳＣＲが、第２図に示す様に、サイリスタを
通る電流ｌ５ＣＲが上昇する時、ゼロの近くまで下がる
。サイリスタが導電する間、集塵器ＰＲの両端の電圧Ｖ
ｐが直流電源ＶＢによって設定された基本の負の直流電
位から、貯蔵コンデンサＣ２からの放電電流の為にピー
クまで増加する。

サイリスタを通る電流ｌ５ＣＲは負の正弦の半分の形を
しており、これに伴って、集塵器の両端の負の電圧■、
が増加する。サイリスタを通る電流は、振動サイクルの
充電部分が完了する時、半サイクルの終りに最後にはゼ
ロまで下がる。この時、サイリスタのターンオフ、即ち
順方向回復期間［ｑが開始され、この間、装置は電圧阻
止能力を回復しつつあるが、この期間中に特に損傷を受
は易い。

上に述べたサイリスタを通る電流の負の半サイクルの後
、ダイオードＤ１を通る電流１ｏ＋の半分の正弦が続く
。ダイオードＤＩを通る電流は、サイリスタを通る電流
と向きが反対であるから、これは正に向かう半ナイクル
として示しである。

ピーク値を通過した後、集顯器の両端の電圧■。

が、振動サイクルの一部分として、電荷が貯蔵コンデン
′＋ｌＣ２に戻る為に、低下し又はＶＳに向かって崩壊
する。集Ｉ７１器の両端の電圧Ｖｐが■８に向かって下
がるのと同時に、サイリスタがカットオフになり、分路
ダイオードＤ＋を通る電流がピーク値に向かって増加し
、その後、パルス・サイクルの終りにゼロに減少する。

パルス発生回路のブイクルの終りに、サイリスタの両端
の電圧ＶＳＣＲが高い順方向レベルに戻る前に、ダイオ
ードＤ＋を通る電流が短い時間の。

順方向が逆転することに注意されたい。具体的に云うと
、パルス発生回路のサイクルの終りから、ダイオードの
特性に応じて約５マイクロ秒後の短かな期間の間、第２
図にＩＤ２として示したダイオードを通る電流は、ダイ
オードが逆バイアスされた電流阻止状態に復帰する間、
普通の順バイアス方向とは反対の方向になる。

集塵器の両端の電圧Ｖｐのピークが、大体サイリスタ電
流からダイオード電流への切替え点て発生することに注
意されたい。具体的に云うと、サイリスタを通る電流１
ｓｃｎがゼロまで崩壊し、且つダイオードの導電が開始
する前に、集塵器の両端の電圧Ｖ、はそのピーク又は最
大値である。

サイリスタ及びダイオードを通る電流が正弦状であるの
は、貯蔵コンデンサＣ２）パルス変圧器ＴＰ、結合コン
デンサＣｃ及び集塵器の静電容量Ｃｐによって形成され
た直列振動回路の作用の結果である。ダイオードＤ＋が
存在することにより、集塵器の両端の電圧パルスが崩壊
又は下降する部分の間、パルス・エネルギを貯蔵コンデ
ンサーＣ２に回収することが出来る。この構成は、エネ
ルギ・コストを切下げると共に、パルス発生回路の電気
効率を高めるのに特に有効である。

集塵器の両端の電圧Ｖｐがｖ８に下がり、それと同時に
ダイオードＤ１を通る電流１ｏ＋が低下して、その後ダ
イオードの両端の電圧ＶＳＣＲが正の高い値に復帰する
ことにより、パルス発生回路の普通の動作サイクルが終
了する。

パルス発生回路のサイクルの終りにサイリスタの両端の
高い順方向電圧が戻ることにより、もしそういうことが
、サイリスクが順方向回復期間中にあって、従って、そ
の順電圧阻止能力をまだ完全に回復していない期間中に
起こると、問題が起こる慣れがあることに注意されたい
。

第１図はサイリスタＱ＋及びダイオードＤ−で構成され
た１個のスイッチング素子を示しているが、スイッチン
グ電圧を有利に高める為に、スイッチング素子はすべて
直列に接続した幾つかの個別のサイリスクで構成するの
が普通である。この様な構成では、各々のサイリスタの
両端に逆向きに分路ダイオードを接続する。更にこの様
な構成では、適当な時刻にその各々を導電状態にトリガ
する為に、各々のサイリスタを点弧装置に結合しなけれ
ばならない。この様な直列接続された複数個のスイッチ
ング素子のゲートをトリガする為の装置は周知であり、
直列接続されたＳＣＲに対する適当な点弧回路が、係属
中の米国特許出願通し番号用５２９．３０７号に記載さ
れている。

更に、併せて第１図のインバータのスイツチング素子を
構成するサイリスク及び分路ダイオードが別々の装置と
して示されているが、逆導電サイリスク又はＲＣＴの名
前で知られる、これと等価の１個のパッケージが、ブラ
ウン・ボベリイ・ナンド・カンパニイから入手すること
が出来、第１図の回路に代りに使うことが出来る。

第３図はこの発明に従って、第１図のスイッチング素子
を構成するサイリスタ（又は１群のサイリスタ）の点弧
をｉｔｉ＋Ｊ　ｉｌｌする為の低レベル制御信号を発生
する回路のブロック図を示す。各々のパルス発生サイク
ルの始めの基本的なタイミングが、パルス発生器３０に
よって定められる。このパルス発生器は毎秒パルス数が
Ｏ乃至３００の範囲で変り得る。パルス発生器３０から
のパルスがオア・ゲート３５に供給され、このゲートの
出力が制御２Ｉｌｌ信号発生器３７に結合される。制御
信号発生器が制御信号■１を発生して、第１図の回路に
あるナイリスタＱ１又はサイリスク（Ｍ数）の制御ゲー
トを駆動する。パルス発生器３０がらの各々のパルスが
オア・ゲート３５を通過するので、この通過が、集塵器
負荷に対するパルス発生器の新しいサイクルの開始を表
ね１゜ パルス発生Ｗ３０の出力が第１のタイマ６０をも始動さ
せる。タイマ６０は、サイリスクの導電からダイオード
の導電へ切替わる、又は移変わる前の短い期間（普通は
約５マイクロ秒）の時に出力信号を発生する。前に第２
図について説明した様に、これは集塵器の両端のピーク
電圧が発生するよりも約５マイクロ秒前の時点に相当す
る。タイマ６０からの出力に応答して、ゼロ・パルス・
タイマ６２が短いｖ制御パルスを発生する。この短い制
御パルスがオア・ゲート７５及び３５を通過して、第２
図の切替えゲート・トリガ■２の発生をυＩ御する。タ
イマ６２からの出力はアンド・グー　ｔ−７１の反転入
力にも供給され、後で詳しく説明する様に、切替えゲー
ト・トリガが発生されている時間の間、火花連絡再トリ
ガ・パルスの通過を防止する。

第１のタイマ６０の出力の立下り（第４図）が第２のタ
イマ４１を作動する。第２のタイマ４１は、ダイオード
Ｄ＋の逆方向回復期間による急速な勾配の正の変化によ
って、再トリガ回路が点弧されるのを禁止する為に、普
通のパルス・サイクルの終りより短い時間（好ましくは
約５マイクロ秒）前に終る期間の間、高の出力を発生す
る。第２のタイマ４１の出力がアンド・ゲート４３に供
給され、第２のタイマの出力が高である期間の間、火花
連絡検出器５０からの、火花連絡によって開始された再
トリガ・パルスが通過出来る様にする。

この為、火花連絡検出器５０からの再トリガ・パルスは
、第２のタイマが高である期間の間、即ち、ゼロ切替え
パルスが発生されてからパルス・サイクルの終りより短
い期間だけ前の時点まで、アンド・ゲート４３を通過す
ることが出来る。

前にも触れたが、火花連絡検出器５０がアンド・グー１
〜４３の他方の入力を駆動し、変流器５１を含んでいる
。この変流器の１次側が普通の形で第１図のパルス変圧
器ＴＰ　と直列に結合されている。変流器５１の２次側
が第１の勾配検出器５２に結合される。勾配検出器がパ
ルス変圧器を通る電流安変化率（並びに事実上、サイリ
スタＱ１とダイオードＤ１の組合せを通る電流の変化率
）を監視する６第２の変化率検出器が勾配検出器５２の
出力によって駆動される。検出器５２．５３の組合せの
効果として、パルス変圧器ＣＰを通る電流の２次微分に
比例する信号を検出器５３がら発生する。この信号が５
４で増幅され、その後閾値検出器５５に供給される。変
流器５１を通る電流の十分に高い変化率を表わす信号が
、閾値検出器５５から高の出力を発生し、それがアンド
・ゲート４３に供給される。第２のタイマの出力が高で
ある時間の間にこの信号が発生すると、アンド・ゲート
４３の出力がタイマ７ｏをセットする。ダイオード導電
タイマ７０の出力は、パルス発生器の火花連絡のない動
作中、少なくともダイオードの導電の持続時間に等しい
期間の間、高である！これが、ダイオードの導電時間よ
りも長い、短い期間であるのが理想的である。

タイマ７０の出力が高でタイマ６２の出力が低（切替え
パルスが発生されていない）時、アンド・ゲート７１が
高の出力を発生して、バースト・パルス発生器７２から
パルスの発生を開始する。

これらのパルスがオア・ゲート７５．３５ｆｆ通過して
、第２図に■３として示した火花連絡再トリガ制御順序
を発生する。バースト発生器７２からのパルスが、ダイ
オード導電タイマ７０が高ニ止どまる限り、引続いてｌ
ｉ制御信号発生器３７へ通過する。この為、火花連絡検
出器５０による各々の火花連絡事象の検出に応答して、
一連のパルスが制御信号発生器３７に送られ、これらは
ダイオード導電タイマ７０によって決定された期間にわ
たる。上に述べた構成は、後で詳しく説明する様に、虚
偽のトリガによって起こり得る損傷からサイリスタを保
護する。

第２図及び第４図の波形を参照して動作を説明すると、
第３図の回路は、第１図のサイリスク・スイッチに対す
るゲート制御信号の発生を制御する様に作用する一連の
パルスを発生する様に作用する。集塵器のパルス・サイ
クルが開始される時の基本的な速度がパルス発生器３０
の速度によって制御される。発生器３０からの各々のパ
ルスが制御信号発生器３７からターンオン・パルスＶ１
を開始させ、これがサイリスタＱ＋　　（又はこれと同
等の一連の同様の装置）のゲートに送られる。

発生器３０からの各々のパルスが、上に詳しく説明した
様に、タイマ６０．６２）ゲート７５゜３５及び１ＩＩ
１１ｆｌｌ信号発生器３７により、切替えパルスｖ２の
発生をも開始させる。

火花連絡検出器５０は、適当な位置に配置した変流器５
１を介して口筒電流を絶えず監視し、予め選ばれた閾値
を超える予定の正の形に応答して、第２図及び第４図の
火花連絡再トリガ・パルス順序■３を開始する信号を発
生する。第１のタイマ６０の出力が高である時だけ、即
ら、パルス・サイクルの開始から、ゼロ切替えパルスＤ
２が発生されるまでの時間の間だけ、この再トリガ順序
が禁止される。第２図及び第４図の再トリガ順序Ｖ３は
米国特許第４．５０３．４７７号に記載された持続時間
の短い火花連絡トリガ・パルスと対照的に、火花連絡が
検出された時から、パルス・サイクルの終りより後の時
点までに及ぶ一連のパルスの形をしている。普通の、即
ち、火花連絡のないサイクルの終りより先まで伸ばすこ
とにより、スイッチング素子の虚偽のトリガ作用による
損傷が避けられる。例えば、第２図について説明すると
、もし感知された（虚偽の）火花連絡に応答して短かな
再トリガ・パルスだけが発生された場合、再トリガ・パ
ルスはサイリスタの両端の電圧ＶＳＣＲの正の高い値へ
の変化を伴わず、この為、サイリスタは直ちに再トリガ
されない。然し、サイリスタには大きなゲート電流が供
給されているから、サイリスタがその電圧阻止能力を再
び取戻すまでには、期間１．が経過しなければならない
。

この期間ｔＱの間に、パルス・サイクルが終了し、こう
して（普通の動作中の様に）　Ｖｓ　ＣＲが正の高い値
になることが出来ると、サイリスタは弱いターンオンに
ざらされ、損傷の慣れがある。

これと対照的に、パルス・サイクルの終りを超えて広が
る一連のパルス■３の形をした再トリガＭ御信号を与え
ると、この代りにサイリスタは、誤って発生された再ト
リガ・パルスの場合でも安全にターンオンし、サイリス
タの損傷が避けられる。

勿論、考えられる最短時間内に強力なターンオンを保証
する為に、ゲート・トリが制御信号は速い立上り時間を
持つべきである。この理由で、この制御信号の具体的な
値は、スイッチング素子の特性に関係する。然し、この
様な用途に一般的に使われるり°イリスタ装置では、少
なくとも２乃至３Ａ／マイクロ秒の立上り時間を持つ少
なくともピーク最小値が８Ａのゲート電流が適当である
。

電流ゼロ交差時間より前にゲート制御信号Ｖ２を開始し
て、ゼロ交差の時に十分高いレベルでこの信号が存在す
る様に保証する。Ｖ２は、ゼロ交差の近くで起こる火花
連絡があれば、その結果として、サイリスタの強いター
ンオンを保証する為に、少なくともゼロ交差を通り越す
時間の間、安全なターンオン・レベル（約１．５Ａ）よ
り高く保つべきである。Ｖ２は、スイッチング装置を保
護するのに十分な時間内に再トリガ順序■３を発生する
ことが出来る様なゼロ交差侵の時刻まで、終了してはな
らない。電圧パルスＶ、のサイクル時間が７０マイクロ
秒である装置では、ターンオフ時間ｔｑを約２５マイク
ロ秒と仮定すると、ｖ２の持続時間は約１５マイクロ秒
になる。他方、制御信号Ｖ２は、サイクルの終りにサイ
リスタの両端の順方向電圧が戻る時の、弱いターンオン
が出来る程の良い時間の間、持続してはならない。

具体的に云うと、最悪状態の■２の持続時間は、ダイオ
ード導電期間からターンオフ期間又は順方向回復期間ｔ
ｑの持続時間を差引いた値を超えてはならない。制御パ
ルスｖ１は、それが印加されている時間の間、スイッチ
ング装置が火花連絡によるＩ（ｆｌ　ｆＨを受けないの
で、それ程条件が厳しくない。然し、実施し易くする為
、これはＶ２を発生するのと同じ回路によって発生ずる
ことが出来、共通の特性を持つ。

制御信号発生器３７を相次いで急速に再トリガし、これ
によって前に述べた仕様に従ってパルス■１及び■２を
発生することにより、火花連絡再トリガ順序３が発生さ
れる。即ち、好ましい実施例では、■３は、上側部分の
形がパルスＶ１及びＶ２と同一のパルスで構成される。

制御信号発生器を再トリガするバースト・パルス発生器
７２は、上に述べた形式の装置では、約１５マイクロ秒
のパルス周期を持つ様に選ぶが、これはパルスＶ１及び
■２及び制御信号発生器３７の特性に応じて幾分変える
ことが出来る。

持続時間の長い火花連絡再トリガ順序を使うと、虚偽の
火花連絡によるトリガににる損傷の慣れがなくなる。こ
のバーストの持続時間はダイオードの導電の半サイクル
期間より少し長く寸べぎであり、バースト内の角パルス
はこの時間にわたって最大１＋ｆｉ約８Ａ及び最小値１
．５Ａの間で変化するのが理想的である。

再トリガ順序Ｖ３を一連のパルスとして示したが、この
代りに持続時間の長い１個のパルスを使うことが出来る
。然し、この様な構成は、所要の期間にわたって、高周
波パルス変圧器を介して高い電圧でこの様な比較的大き
な電流を供給するのに要求される制御信号発生器の能力
に大きな負担をかける。

この発明を成る好ましい実施例ついて詳しく説明したが
、当業者であればいろいろな変更が考えられよう。従っ
て、特許請求の範囲はこの発明の範囲内で可能なこの様
な全ての変更を包括するものであることを承知されたい
。

【図面の簡単な説明】

第１図は容量性負荷、例えば静電集塵器を、負の直流電
圧に重畳した電圧パルスによって駆動するパルス発生器
の電気回路を示す回路図、第２図はこの発明に従って第
１図の回路の動作中に発生する電流と電圧を示すグラフ
、第３図は第１図の回路にあるサイリスク・スイッチの
点弧を制御するこの発明の回路のブロック図、第４図は
この発明の回路内の種々の信号のタイミングを示すグラ
フである。 主な符号の説明 ＰＲ：集塵器 Ｑｌ　：サイリスタ Ｄ＋　二分路ダイオード ３７：制御信号発生器

Claims (1)

1. 【特許請求の範囲】 １）電圧が基本値からピークに向かつて上昇する初期期
   間に続いて、負荷電圧が当該電圧パルスの終り近くに前
   記基本値に復帰する期間が続くことを特徴とする電圧パ
   ルスを負荷の両端に発生する回路に於て、制御電極を持
   つスイッチング素子と、該制御電極に第１の制御信号を
   印加して、前記素子の電流の導通を開始する手段とを有
   し、低下する負荷電圧に伴うエネルギ回収期間の間、前
   記電流は前記素子から分路され、更に、検出された火花
   連絡に応答して前記制御電極に第２の制御信号を印加し
   て、前記パルスの少なくとも一部分の間、前記素子を実
   質的に導電させることにより、前記負荷に起こる火花連
   絡による損傷から前記素子を保護する手段を有し、前記
   第２の制御信号は、実際に火花連絡が起こらなくても、
   少なくとも前記パルスの終りになる時間にわたって、前
   記スイッチング素子を実質的に導電状態に保つ様になっ
   ている回路。 ２）特許請求の範囲１）に記載した回路に於て、前記第
   ２の制御信号は、前記エネルギ回収期間の間に電流が前
   記素子から分路される時間の間、実質的に持続する回路
   。 ３）特許請求の範囲２）に記載した回路に於て、前記素
   子を保護する手段が、パルス発生手段、パルス・ゲート
   手段、火花連絡検出手段及び制御信号発生手段で構成さ
   れており、該制御信号発生手段は前記パルス発生手段か
   ら受取った各々のパルスに応答して、前記スイッチング
   素子に印加する制御信号を発生する様に作用し、前記火
   花連絡検出手段は前記負荷の火花連絡を検出した時、前
   記ゲート手段を付能して、予め選ばれた数のパルスを前
   記制御信号発生手段に通過させる様に作用する回路。 ４）特許請求の範囲３）に記載した回路に於て、前記ゲ
   ート手段がゲート及びタイマを含み、該タイマは前記火
   花連絡検出手段に応答して、前記エネルギ回収期間と少
   なくとも同じ長さの期間の間、前記ゲートを付能する回
   路。 ５）特許請求の範囲１）に記載した回路に於て、前記負
   荷が静電集塵器で構成されている回路。 ６）特許請求の範囲５）に記載した回路に於て、前記ス
   イッチング素子がサイリスタであり、前記エネルギ回収
   期間の間、分路ダイオードを介して前記電流が前記サイ
   リスタから分路される回路。 ７）容量性負荷に高圧パルスを供給するパルス発生器の
   半導体スイッチング素子を保護する方法に於て、前記負
   荷の両端の電圧が崩壊する際、火花連絡の発生を検出し
   、この各々の発生に対し、前記素子の制御ゲートに電圧
   信号を印加して、該電圧信号が、少なくとも前記パルス
   が実質的に崩壊する時までに及ぶ期間の間、前記素子を
   略導電状態に保つ様にする工程を含む方法。 ８）特許請求の範囲７）に記載した方法に於て、前記検
   出する工程が、前記負荷に流れる電流の変化率を監視す
   る工程を含む方法。