JPS6230521B2 - - Google Patents

Info

Publication number
JPS6230521B2
JPS6230521B2 JP13406280A JP13406280A JPS6230521B2 JP S6230521 B2 JPS6230521 B2 JP S6230521B2 JP 13406280 A JP13406280 A JP 13406280A JP 13406280 A JP13406280 A JP 13406280A JP S6230521 B2 JPS6230521 B2 JP S6230521B2
Authority
JP
Japan
Prior art keywords
transistors
phase
transistor
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13406280A
Other languages
Japanese (ja)
Other versions
JPS5758403A (en
Inventor
Shuji Urabe
Akio Hashima
Ichiro Koyama
Keiji Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Panasonic Mobile Communications Co Ltd
Panasonic Holdings Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Matsushita Communication Industrial Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Matsushita Communication Industrial Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13406280A priority Critical patent/JPS5758403A/en
Publication of JPS5758403A publication Critical patent/JPS5758403A/en
Publication of JPS6230521B2 publication Critical patent/JPS6230521B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/326Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator being an acoustic wave device, e.g. SAW or BAW device

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は周波数制御または周波数変調可能な高
周波用の発振器に関するものである。 従来の周波数変調可能な発振器においては、発
振回路の周波数決定素子の一部に可変容量ダイオ
ードを用い、制御信号により発振周波数を変調す
ることが行われている。この様な発振器は回路構
成が簡単であるが、可変容量ダイオード固有の温
度特性や、基準バイアスを与える電源電圧の変動
などのために発振周波数が変化しやすく、可変容
量ダイオードの容量値のバラツキや、容量変化特
性のバラツキのために周波数変調感度が変わるこ
と、さらには周波数可変の直線性があまり良くな
いことなどの欠点を有している。また、発振器を
半導体集積回路で構成しようとする場合、回路と
同時に可変容量ダイオードを集積化することは困
難であり、集積回路化した発振器に可変容量ダイ
オードを付加して用いることは前記安定度や感度
のバラツキの解決にはならないだけでなく、経済
的にもコスト高となる。 本発明は、弾性表面波素子を周波数選択性の移
相素子として用いることにより、上述の従来例の
欠点をなくし、かつ半導体集積回路に適した周波
数変調可能な発振器を提供するものである。以
下、本発明を図示の実施例に基いて説明する。第
1図は本発明の基本ブロツク図であり、第2図は
本発明で使用する弾性表面波素子の振幅特性およ
び位相特性の一例を示す特性図である。第1図に
おいて、1は入力端子6に与えられる入力に対
し、振幅特性は同じで位相特性の異なる2つの出
力をそれぞれ出力端子7,8に出力する弾性表面
波素子であり、それぞれの出力を同じ特性をもつ
増幅器2,3を通して位相合成器4の2つの入力
端子4a,4bにそれぞれ供給し、位相合成器4
の出力端子4cから得られる出力を、インピーダ
ンス変換できる増幅器5を介して元の弾性表面波
素子1の入力端子6に与えることで正帰還ループ
を形成し、増幅器5の一部より出力端子10に発
振出力を取り出す構成になつている。 上記位相合成器4は、位相の異なる複数の入力
信号をベクトル合成するもので、制御入力端子9
より与えられる制御信号のレベルにより移相量が
調節できる移相器である。 第2図に弾性表面波素子1の振幅特性11と位
相特性12を示す。これは、発振可能な発振ルー
プ利得をもち、正帰還するような或る位相θ
点の周波数で安定な発振をし、発振ループ中
の位相合成器5により、最大位相θからθ
け移相量を調節することにより、発振周波数は
からへ変化し、制御入力信号により周波数
変調されることになる。ここで、Δθ=θ−θ
は弾性表面波素子1の出力の位相差に対応す
る。周波数選択性の移相素子である弾性表面波素
子は、振幅特性が同じで、異なる位相をもつ出力
を取り出すことは容易であり、位相特性の直線性
が良好なため、前述のように発振器を構成する
と、振幅が一定で周波数可変範囲が広く、しかも
直線性の良好な発振器を実現し得る。 第3図は第1図に基づく本発明の実施例の要部
回路構成を示す図で、第1図における位相合成器
4と増幅器5に相当する部分を詳細に示してい
る。同図において、13は第2図に示すような特
性を有する弾性表面波素子(第1図の1に相当)
であり、その入力端子21,22は平衡入力端子
であり、第1図の6に相当する。また、出力端子
23,24は第1図の7,8に相当し、これらか
らは振幅特性が同じで位相差Δθ=θ−θ
2つの出力が得られる。14,15は入力信号に
対して正逆2相の等振幅信号を出力する信号形成
回路であるところの増幅器であり、信号が14よ
りθ1′−θの位相で出力され、15よりθ2′−
θの位相で出力される。これらは第1図の増幅
器2,3に相当する。 位相合成器の回路部について説明すると、位相
−θの信号はトランジスタQ1のベース電極
に、+θの信号はトランジスタQ2のベース電極
に加えられ、同様に−θ2′+θの信号はトラン
ジスタQ3,Q4のベース電極に加えられる。Q1
Q2のエミツタ電極は共通接続されており、Q3
Q4のエミツタ電極も共通接続されている。ま
た、コレクタ電極はQ1,Q3が共通接続されてお
り、Q2,Q4も共通接続されている。 この様な接続構成にすると、負荷抵抗R1には
−θと−θの入力により、ベクトル合成され
た信号が、そして負荷抵抗R2には+θと+θ
の入力によりベクトル合成された信号が生ず
る。その合成比は差動接続された制御用トランジ
スタQ5,Q6に加えられる。第1図の9に相当す
る制御入力端子25からの制御信号により、トラ
ンジスタQ1,Q2,Q3,Q4に流れる電流を制御
し、例えばR2にはQ2,Q4による入力信号の位相
反転を考慮すれば、(θ〜θ)+πの位相の信
号が生じることは明らかである。同様にR1には
(−θ〜−θ)+πの位相の信号が現われる。
つまりR1,R2を通してθ〜θの移相量が変
化する平衡出力が取出せる。なお、17は電流源
である。 このような回路構成にしたことによる第1の効
果は、制御信号により、弾性表面波素子で位相の
異なる2つの信号を出し、更に、この2つの信号
の合成比を制御信号により調節する移相回路を正
帰還ループ内に設けて周波数制御を行なうことに
より、可変容量ダイオードを用いないで周波数変
調を可能とすることである。第2の効果は、位相
合成器の入力側および出力側を正逆2相とするこ
とにより、電流路を相補的に共通接続することが
可能になり、電源、アース路に信号成分が洩れ出
ることが防げ、電源、アース等の線路インピーダ
ンスが高くなりがちな集積回路を安定に構成する
ことが可能になることである。すなわち、負荷抵
抗R1,R2に流れる電流は制御入力がどの様な場
合にも相補的であり、それらを共通接続すること
により、電源端子27からの電流には信号成分は
含まれない。また、トランジスタQ1,Q2のエミ
ツタ電流、トランジスタQ3,Q4のエミツタ電流
もそれぞれ相補的であり、それらを共通接続する
ことにより、制御用トランジスタQ5,Q6には信
号電流は流れない。このため、合成比の制御は直
流的ないしは変調信号周波数での考慮のみで行な
えることになる。 次に第1図の増幅器5に相当する出力増幅回路
部の説明を行う。前述した位相合成後の信号は
R1,R2より、正逆2相の平衡信号として、順方
向で動作しているダイオードQ11,Q12によりほ
とんど減衰することなく、また、位相的にもほと
んど変化することなく、トランジスタQ7,Q8
Q9,Q10の各ベース電極に加わる。トランジスタ
Q7,Q8のエミツタ電極には入力とほぼ同相の平
衡信号が、また、トランジスタQ9,Q10のコレク
タ電極には入力に対し、ほぼ反転した平衡信号が
取出され、これらの各電極は第3図のように同相
信号同志を等しい値の適当な抵抗負荷R3,R4
それぞれ介して入力端子21,22ならびにトラ
ンジスタQ7,Q8の各エミツタ電極に接続されて
いる。従つて、動作的には、トランジスタQ9
Q10で構成されている差動増幅回路でトランジス
タQ7,Q8により同相で駆動されている能動負荷
を更に駆動することになる。増幅された平衡信号
はトランジスタQ7,Q8のエミツタ電極より取出
され、弾性表面波素子13の入力端子21,22
に接続され、整合損失を少なくして正帰還ループ
を形成する。更に、トランジスタQ9のコレクタ
電極より増幅器16を通して必要な発振出力を第
1図の10に相当する出力端子26から取出す構
成になつている。なお、R5,R6は抵抗負荷、1
8,19,20はは定電流源である。 第3図のような構成にしたことによる第1の効
果は、差動増幅回路構成の有効な利用により、正
帰還ループ出力段と発振出力段を一体化すること
により、電力効率を上げることができることであ
る。すなわち、定電流源19,20はダイオード
Q11,Q12を順方向動作させるためのものであ
り、若干の電流であるため、実質的には定電流源
18の電流のみでこの回路が動作する。第2の効
果は、能動負荷の働きをしているトランジスタ
Q7,Q8のエミツタ電極からみた出力インピーダ
ンスは低いため、低周波では利得がおさえられ、
高周波ではほとんど減衰することがないため、平
担な周波数特性になり、高周波用集積回路には適
したものになる。第3の効果は、補足的ではある
が、出力として、トランジスタQ7,Q8のコレク
タ電極とエミツタ電極、トランジスタQ9,Q10
コレクタ電極から3つ平衡出力が取出され、出力
インピーダンスおよび周波数特性がそれぞれ異な
るため有効に利用できることである。しかも、こ
の場合は正帰還ループ出力と発振出力が、抵抗負
荷R3,R4により相互干渉を少なくできるため、
安定した発振が可能になつているということであ
る。 第4図は本発明の具体的実施例を示す回路構成
図である。前述したように、弾性表面波素子13
の出力端子23,24には、位相差Δθ=θ
θ=90゜をもつ2つの信号が取出され、定電圧
源32,33によりベース接地型になつているト
ランジスタQ13およびQ17のそれぞれのエミツタ
電極に入力される。ここで、入力段をベース接地
型にしたのは実施例における弾性表面波素子との
インピーダンス整合に適するためであり、特に限
定されるものではない。 入力端子23に加えられた信号はトランジスタ
Q13,Q14のベース接地型とトランジスタQ15
Q16のエミツタ接地型の複合接続による差動増幅
器で増幅され、負荷抵抗R11,R12には平衡型信号
として取出せる。トランジスタQ13,Q14の負荷
抵抗R9,R10がトランジスタQ15,Q16のコレクタ
電極に接続されていることにより、低周波で負帰
還がかかり、高周波での信号は減衰しないので、
平担な周波数特性の平衡出力となる。C1は不平
衡入力の片側の接地容量であり、ここでは高周波
信号を取扱つているので集積回路で十分実施可能
な小容量である。R7,R8は抵抗、R13はコレクタ
電圧調整用抵抗、28は定電流源である。 同様に入力端子24に加えられた信号も、入力
端子23側と全く同じ構成の差動増幅器により、
負荷抵抗R18,R19には平担な周波数特性の平衡型
信号が取出せる。ここで、Q17,Q18,Q19,Q20
はベース接地−エミツタ接地型差動増幅器のトラ
ンジスタ、R14,R15,R16,R17は負荷抵抗、R20
はコレクタ電圧調整用抵抗、C2は小容量の接地
容量、29は定電流源、33は定電圧源である。 このように入力端子23,24に加えられた位
相の異なる2つの信号は、全く対称で同じ特性を
もつ差動増幅回路で増幅され、位相的には弾性表
面波素子の出力信号の位相差Δθ=θ−θ
90゜のままで平衡信号として位相合成器に入力さ
れる。従つて前述した位相合成器の動作により、
負荷抵抗R1,R2にはΔθ=90゜の位相変化が可
能となる平衡信号が取出され、トランジスタ
Q7,Q8,Q9,Q10により構成される差動増幅器に
より増幅され、正帰還ループ出力としてはトラン
ジスタQ7,Q8のエミツタ電極より低出力インピ
ーダンスで弾性表面波素子13の平衡入力に整合
するように接続され、安定な発振をする。同時
に、発振出力はトランジスタQ10のコレクタ電極
よりトランジスタQ21のベース電極に与えられ、
必要な発振レベルまで増幅され、出力端子26お
よび26′より2つの出力を取出す構成になつて
いる。 位相合成器の合成比は制御入力端子25からの
制御信号により変化させられるが、抵抗R21
R22,R23,R24と定電流源30,31により、ト
ランジスタQ5,Q6の動作電圧の設定と、制御感
度の調節および直流的平衡のために設けられてい
る。この位相合成器が最適に動作するためには、
合成出力信号の振幅が制御信号により、すなわ
ち、出力位相角により変化しないことが望まし
い。このことはQ5,Q6が平衡状態にある時、
Q1,Q2,Q3,Q4の利得は最大利得(不平衡状態
で生ずる)の1/√2であればよい。この時、合
成出力は
The present invention relates to a high frequency oscillator that can be frequency controlled or frequency modulated. In conventional frequency modulated oscillators, a variable capacitance diode is used as a part of the frequency determining element of the oscillation circuit, and the oscillation frequency is modulated by a control signal. Although this type of oscillator has a simple circuit configuration, the oscillation frequency tends to change due to the inherent temperature characteristics of the variable capacitance diode and fluctuations in the power supply voltage that provides the reference bias, and the variation in the capacitance value of the variable capacitance diode However, it has drawbacks such as frequency modulation sensitivity changes due to variations in capacitance change characteristics, and furthermore, the linearity of frequency variation is not very good. Furthermore, when attempting to configure an oscillator with a semiconductor integrated circuit, it is difficult to integrate a variable capacitance diode at the same time as the circuit, and adding a variable capacitance diode to an integrated circuit oscillator is difficult due to the stability issues mentioned above. Not only does this not solve the problem of variations in sensitivity, but it also becomes economically expensive. The present invention uses a surface acoustic wave element as a frequency-selective phase shift element to eliminate the above-mentioned drawbacks of the conventional example and to provide a frequency-modulated oscillator suitable for semiconductor integrated circuits. Hereinafter, the present invention will be explained based on illustrated embodiments. FIG. 1 is a basic block diagram of the present invention, and FIG. 2 is a characteristic diagram showing an example of the amplitude characteristics and phase characteristics of a surface acoustic wave element used in the present invention. In FIG. 1, reference numeral 1 denotes a surface acoustic wave element that outputs two outputs with the same amplitude characteristics and different phase characteristics to output terminals 7 and 8 in response to an input applied to an input terminal 6. It is supplied to the two input terminals 4a and 4b of the phase synthesizer 4 through amplifiers 2 and 3 having the same characteristics, respectively.
A positive feedback loop is formed by giving the output obtained from the output terminal 4c of the amplifier 5 to the input terminal 6 of the original surface acoustic wave element 1 through the amplifier 5 that can convert the impedance. It is configured to extract oscillation output. The phase synthesizer 4 vector-synthesizes a plurality of input signals having different phases, and has a control input terminal 9.
This is a phase shifter whose phase shift amount can be adjusted according to the level of a control signal provided by the phase shifter. FIG. 2 shows the amplitude characteristics 11 and phase characteristics 12 of the surface acoustic wave element 1. This has an oscillation loop gain that allows oscillation, and performs stable oscillation at a frequency 0 at a certain phase θ 0 point such as positive feedback, and a phase synthesizer 5 in the oscillation loop changes the maximum phase θ 1 to θ By adjusting the phase shift amount by 2 , the oscillation frequency becomes
1 to 2 , and will be frequency modulated by the control input signal. Here, Δθ=θ 2 −θ
1 corresponds to the phase difference of the output of the surface acoustic wave element 1. Surface acoustic wave elements, which are frequency-selective phase-shifting elements, have the same amplitude characteristics but can easily extract outputs with different phases, and have good linearity in phase characteristics, so they can be used as oscillators as described above. With this structure, an oscillator with constant amplitude, wide variable frequency range, and good linearity can be realized. FIG. 3 is a diagram showing the main circuit configuration of the embodiment of the present invention based on FIG. 1, and shows in detail the portions corresponding to the phase synthesizer 4 and amplifier 5 in FIG. 1. In the figure, 13 is a surface acoustic wave element (corresponding to 1 in Figure 1) having the characteristics shown in Figure 2.
The input terminals 21 and 22 are balanced input terminals, and correspond to 6 in FIG. Further, the output terminals 23 and 24 correspond to 7 and 8 in FIG. 1, and two outputs having the same amplitude characteristics and a phase difference Δθ=θ 1 −θ 2 are obtained from these terminals. Reference numerals 14 and 15 designate amplifiers that are signal forming circuits that output equal amplitude signals of positive and negative two phases relative to the input signal, and the signal is outputted from 14 with a phase of θ 1 '-θ 1 , and from 15 with a phase of θ 2′−
It is output with a phase of θ 2 . These correspond to amplifiers 2 and 3 in FIG. To explain the circuit part of the phase synthesizer, a signal of phase -θ 1 is applied to the base electrode of transistor Q 1 , a signal of +θ 1 is applied to the base electrode of transistor Q 2 , and a signal of phase -θ 2 '+θ 2 is applied to the base electrode of transistor Q 2. is applied to the base electrodes of transistors Q 3 and Q 4 . Q1 ,
The emitter electrodes of Q 2 are commonly connected, and Q 3 ,
The emitter electrodes of Q 4 are also commonly connected. Further, Q 1 and Q 3 of the collector electrode are commonly connected, and Q 2 and Q 4 are also commonly connected. With this connection configuration, the load resistor R 1 receives a vector-combined signal from the inputs of -θ 1 and -θ 2 , and the load resistor R 2 receives +θ 1 and +θ
The two inputs result in a vector-combined signal. The composite ratio is applied to differentially connected control transistors Q 5 and Q 6 . The current flowing through the transistors Q 1 , Q 2 , Q 3 , and Q 4 is controlled by the control signal from the control input terminal 25 corresponding to 9 in FIG. Considering the phase inversion of , it is clear that a signal with a phase of (θ 1 to θ 2 )+π is generated. Similarly, a signal with a phase of (-θ 1 to −θ 2 )+π appears in R 1 .
In other words, a balanced output in which the amount of phase shift from θ 1 to θ 2 changes can be obtained through R 1 and R 2 . Note that 17 is a current source. The first effect of having such a circuit configuration is that the surface acoustic wave element outputs two signals with different phases based on the control signal, and furthermore, the control signal adjusts the synthesis ratio of these two signals. By providing a circuit in a positive feedback loop to perform frequency control, it is possible to perform frequency modulation without using a variable capacitance diode. The second effect is that by setting the input and output sides of the phase synthesizer to two phases, positive and negative, it becomes possible to connect the current paths in a complementary manner, and signal components leak into the power supply and ground paths. This makes it possible to stably configure integrated circuits that tend to have high line impedance for power supplies, grounding, etc. That is, the currents flowing through the load resistors R 1 and R 2 are complementary regardless of the control input, and by connecting them in common, the current from the power supply terminal 27 does not include a signal component. Furthermore, the emitter currents of transistors Q 1 and Q 2 and the emitter currents of transistors Q 3 and Q 4 are complementary to each other, and by connecting them in common, the signal current flows through control transistors Q 5 and Q 6 . do not have. Therefore, the synthesis ratio can be controlled only by considering the direct current or modulation signal frequency. Next, an explanation will be given of an output amplification circuit section corresponding to the amplifier 5 in FIG. 1. The signal after phase synthesis mentioned above is
From R 1 and R 2 , as a balanced signal of positive and negative phases , the transistor Q 7 , Q8 ,
It is added to each base electrode of Q 9 and Q 10 . transistor
The emitter electrodes of Q 7 and Q 8 receive balanced signals that are approximately in phase with the input, and the collector electrodes of transistors Q 9 and Q 10 receive balanced signals that are approximately inverted with respect to the input. As shown in FIG. 3, the in-phase signals are connected to the input terminals 21 and 22 and the emitter electrodes of the transistors Q 7 and Q 8 via appropriate resistive loads R 3 and R 4 of equal value, respectively. Therefore, operationally, the transistors Q 9 ,
The differential amplifier circuit composed of Q10 further drives the active load which is driven in phase by transistors Q7 and Q8 . The amplified balanced signals are taken out from the emitter electrodes of transistors Q 7 and Q 8 and sent to input terminals 21 and 22 of surface acoustic wave element 13.
is connected to reduce matching loss and form a positive feedback loop. Furthermore, the configuration is such that the necessary oscillation output is taken out from the collector electrode of the transistor Q9 through the amplifier 16 and from the output terminal 26 corresponding to 10 in FIG. Note that R 5 and R 6 are resistive loads, 1
8, 19, and 20 are constant current sources. The first effect of adopting the configuration shown in Figure 3 is that power efficiency can be increased by effectively utilizing the differential amplifier circuit configuration and integrating the positive feedback loop output stage and the oscillation output stage. It is possible. That is, constant current sources 19 and 20 are diodes.
This is for operating Q 11 and Q 12 in the forward direction, and since it requires a small amount of current, this circuit essentially operates only with the current from the constant current source 18. The second effect is that the transistor acting as an active load
Since the output impedance seen from the emitter electrodes of Q 7 and Q 8 is low, the gain is suppressed at low frequencies,
Since there is almost no attenuation at high frequencies, it has flat frequency characteristics, making it suitable for high frequency integrated circuits. The third effect, although complementary, is that three balanced outputs are taken out from the collector and emitter electrodes of transistors Q 7 and Q 8 and the collector electrodes of transistors Q 9 and Q 10 , and the output impedance and frequency Since they have different characteristics, they can be used effectively. Moreover, in this case, mutual interference between the positive feedback loop output and the oscillation output can be reduced due to the resistive loads R 3 and R 4 .
This means that stable oscillation is now possible. FIG. 4 is a circuit configuration diagram showing a specific embodiment of the present invention. As mentioned above, the surface acoustic wave element 13
The output terminals 23 and 24 have a phase difference Δθ=θ 1
Two signals having θ 2 =90° are taken out and inputted by constant voltage sources 32 and 33 to the respective emitter electrodes of transistors Q 13 and Q 17 which are of common base type. Here, the input stage is of a base-grounded type because it is suitable for impedance matching with the surface acoustic wave element in the embodiment, and is not particularly limited. The signal applied to the input terminal 23 is a transistor
Q 13 , Q 14 base-grounded type and transistor Q 15 ,
It is amplified by a differential amplifier with a grounded-emitter composite connection of Q 16 , and can be output as a balanced signal to load resistors R 11 and R 12 . Since the load resistances R 9 and R 10 of transistors Q 13 and Q 14 are connected to the collector electrodes of transistors Q 15 and Q 16 , negative feedback is applied at low frequencies, and the signal at high frequencies is not attenuated.
Balanced output with flat frequency characteristics. C1 is the ground capacitance on one side of the unbalanced input, and since high frequency signals are handled here, the capacitance is small enough to be implemented in an integrated circuit. R 7 and R 8 are resistors, R 13 is a collector voltage adjustment resistor, and 28 is a constant current source. Similarly, the signal applied to the input terminal 24 is also processed by a differential amplifier having exactly the same configuration as the input terminal 23 side.
A balanced signal with flat frequency characteristics can be extracted from the load resistors R 18 and R 19 . Here, Q 17 , Q 18 , Q 19 , Q 20
is a common base-grounded emitter differential amplifier transistor, R 14 , R 15 , R 16 , R 17 are load resistances, and R 20
is a collector voltage adjustment resistor, C2 is a small ground capacitor, 29 is a constant current source, and 33 is a constant voltage source. The two signals with different phases applied to the input terminals 23 and 24 in this way are amplified by differential amplifier circuits that are completely symmetrical and have the same characteristics, and the phase difference Δθ between the output signals of the surface acoustic wave elements is determined by the phase difference Δθ. =θ 1 −θ 2 =
It is input to the phase synthesizer as a balanced signal with the angle unchanged at 90°. Therefore, due to the operation of the phase synthesizer described above,
A balanced signal that allows a phase change of Δθ = 90° is extracted from the load resistors R 1 and R 2 , and the transistor
It is amplified by a differential amplifier composed of Q 7 , Q 8 , Q 9 , and Q 10 , and the positive feedback loop output is the balanced input of the surface acoustic wave element 13 with lower output impedance than the emitter electrodes of transistors Q 7 and Q 8 . It is connected to match the oscillator for stable oscillation. At the same time, the oscillation output is given from the collector electrode of transistor Q 10 to the base electrode of transistor Q 21 ,
The oscillation signal is amplified to the required oscillation level, and two outputs are taken out from output terminals 26 and 26'. The synthesis ratio of the phase synthesizer is changed by the control signal from the control input terminal 25, but the resistance R 21 ,
R 22 , R 23 , R 24 and constant current sources 30 and 31 are provided for setting the operating voltages of transistors Q 5 and Q 6 , adjusting control sensitivity, and DC balance. In order for this phase synthesizer to operate optimally,
It is desirable that the amplitude of the composite output signal does not vary with the control signal, ie, with the output phase angle. This means that when Q 5 and Q 6 are in equilibrium,
The gains of Q 1 , Q 2 , Q 3 , and Q 4 may be 1/√2 of the maximum gain (which occurs in an unbalanced state). At this time, the composite output is

【式】で表わされ、振幅 は等しくなる。この条件の実現と動作の安定化の
ために各トランジスタQ1,Q2,Q3,Q4のエミツ
タ電極にそれぞれ抵抗R25,R26,R27,R28が接続
されている。R29はコレクタ電圧調整用抵抗であ
る。また、出力増幅回路部の抵抗R30,R31
R5,R6と図示のように接続することにより、直
流的平衡をとるとともに正帰還ループ利得を平担
周波数特性にする働きもする。C3はトランジス
タQ21のエミツタ接地用容量である。また、L1
Q21の出力同調コイルの働きをする負荷であり、
適当な巻数比の点を出力端子26′として50Ω終
端値用出力を取出し、出力端子26からは同調の
とれていない開放値用出力を取り出す。なお、3
4は定電流源である。 ここで、前述した弾性表面波素子13について
更に詳しく説明する。第5図は弾性表面波素子の
概略図であり、一般にはZoO基板などの上にく
し形すだれ状電極35,36,37が交叉して設
けられている。入力端子21,22より平衡入力
が加えられると、入力電極35を通して出力電極
36および37へと表面波として伝わり、或る周
波数の近傍の信号だけが出力端子23および
24より取出される。この際、遅延時間τおよ
びτを適当な値になるように電極中心間距離を
設定しておくと、振幅特性が同じで、位相の異な
る2つの出力が取出せる。本発明の実施例では、
=145MHzで位相差Δθ≒90゜に設計されて
いる。 以上の説明から明らかなように本発明の発振器
は次のような数々のすぐれた特長を有するもので
ある。 (1) 振幅特性が同じで出力位相の異なる弾性表面
波素子を周波数選択性移相素子として使用し、
位相差をもつ2信号の位相合成器を正帰還ルー
プ内に設けることにより、振幅特性が一定で直
線性の良好なFM発振器や電圧制御型発振器を
実現することができる。 (2) 全ての信号経路を相補的に構成し、かつ直流
的には平衡型となるような回路構成を実現する
ことができ、集積回路に好適なものとなる。 (3) 弾性表面波素子と回路側入出力との接続を整
合損失の少ない接続とし、正帰還ループ出力段
と発振出力段を一体化した有効な差動増幅器を
用いているため、電力効率が良い。 (4) その他、移相回路の移相量も合成器の入力信
号の極性を入れかえる(4通りの組合せ)だけ
で、ほぼ全範囲をカバーすることが可能であ
り、また、各増幅段での周波数特性が高周波用
集積回路に適した平担性のものとなる。
It is expressed as [Formula], and the amplitudes are equal. In order to realize this condition and stabilize the operation, resistors R 25 , R 26 , R 27 , and R 28 are connected to the emitter electrodes of each transistor Q 1 , Q 2 , Q 3 , and Q 4 , respectively. R29 is a collector voltage adjustment resistor. Also, the resistances R 30 and R 31 of the output amplifier circuit are
By connecting R 5 and R 6 as shown in the figure, not only DC balance is achieved but also the positive feedback loop gain has a flat frequency characteristic. C3 is a capacitor for grounding the emitter of transistor Q21 . Also, L 1 is
It is a load that acts as the output tuning coil of Q 21 ,
A point with an appropriate turns ratio is set as the output terminal 26', and an output for a 50Ω termination value is taken out, and an output for an open value, which is not tuned, is taken out from the output terminal 26. In addition, 3
4 is a constant current source. Here, the surface acoustic wave element 13 mentioned above will be explained in more detail. FIG. 5 is a schematic diagram of a surface acoustic wave device, in which comb-shaped interdigital electrodes 35, 36, and 37 are generally provided on a Z o O substrate or the like so as to intersect with each other. When a balanced input is applied from the input terminals 21 and 22, it is transmitted as a surface wave to the output electrodes 36 and 37 through the input electrode 35, and only signals near a certain frequency 0 are extracted from the output terminals 23 and 24. At this time, if the distance between the electrode centers is set so that the delay times τ 1 and τ 2 have appropriate values, two outputs with the same amplitude characteristics and different phases can be obtained. In an embodiment of the invention,
It is designed to have a phase difference of Δθ≒90° at 0 = 145MHz. As is clear from the above description, the oscillator of the present invention has the following excellent features. (1) Surface acoustic wave elements with the same amplitude characteristics but different output phases are used as frequency-selective phase shift elements,
By providing a phase synthesizer for two signals with a phase difference in a positive feedback loop, it is possible to realize an FM oscillator or voltage-controlled oscillator with constant amplitude characteristics and good linearity. (2) It is possible to realize a circuit configuration in which all signal paths are complementary and balanced in terms of direct current, which is suitable for integrated circuits. (3) The connection between the surface acoustic wave element and the input/output on the circuit side is a connection with low matching loss, and an effective differential amplifier that integrates the positive feedback loop output stage and the oscillation output stage is used, resulting in high power efficiency. good. (4) In addition, it is possible to cover almost the entire range of the phase shift amount of the phase shift circuit by simply changing the polarity of the input signal of the synthesizer (4 combinations), and The frequency characteristics become flat and suitable for high frequency integrated circuits.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の基本的ブロツク構成図、第2
図は弾性表面波素子の特性例図、第3図は本発明
の実施例の要部回路構成図、第4図は本発明の具
体的実施例の回路構成図、第5図は弾性表面波素
子の概略図である。 1,13……弾性表面波素子、2,3,5,1
4,15,16……増幅器、4……位相合成器、
6……入力端子、7,8……出力端子、18……
定電流源、Q1,Q2,Q3,Q4……位相合成用のト
ランジスタ、Q5,Q6……位相合成制御用のトラ
ンジスタ、Q7,Q8,Q9,Q10……出力増幅用のト
ランジスタ、Q11,Q12……ダイオード、R3
R4,R5,R6……抵抗負荷。
Figure 1 is a basic block configuration diagram of the present invention, Figure 2 is a basic block configuration diagram of the present invention.
The figure is a characteristic example diagram of a surface acoustic wave element, Figure 3 is a circuit diagram of a main part of an embodiment of the present invention, Figure 4 is a circuit diagram of a specific embodiment of the present invention, and Figure 5 is a diagram of a surface acoustic wave element. It is a schematic diagram of an element. 1, 13...Surface acoustic wave element, 2, 3, 5, 1
4, 15, 16...Amplifier, 4...Phase synthesizer,
6...Input terminal, 7, 8...Output terminal, 18...
Constant current source, Q 1 , Q 2 , Q 3 , Q 4 ... Transistor for phase synthesis, Q 5 , Q 6 ... Transistor for phase synthesis control, Q 7 , Q 8 , Q 9 , Q 10 ... Transistors for output amplification, Q 11 , Q 12 ...diodes, R 3 ,
R 4 , R 5 , R 6 ...Resistive load.

Claims (1)

【特許請求の範囲】 1 入力端子に信号が入力されると位相が異なる
信号を第1および第2の出力端子に出力する弾性
表面波素子と、前記弾性表面波素子の第1および
第2の出力端子から得られる信号を合成し、か
つ、その信号合成比を制御することのできる位相
合成器と、その位相合成器の出力信号を増幅し、
その一部を前記弾性表面波素子の入力端子へ正帰
還するごとく供給する増幅器を具備してなり、前
記位相合成器はそれぞれエミツタを共通接続した
第1と第2のトランジスタおよび第3と第4のト
ランジスタと、エミツタを共通にして差動接続さ
れた第5と第6のトランジスタを有し、前記第1
と第3のトランジスタのコレクタおよび前記第2
と第4のトランジスタのコレクタはそれぞれ共通
接続され、前記第1と第2のトランジスタのエミ
ツタおよび前記第3と第4のトランジスタのエミ
ツタはそれぞれ前記第5と第6のトランジスタの
各コレクタに接続され、前記第1と第2のトラン
ジスタの各ベースには同一相に属する極性の異な
る信号が与えられ、前記第3と第4のトランジス
タの各ベースには前記相と異なる相に属する極性
の異なる信号が与えられ、かつ前記第5と第6の
トランジスタの少なくとも一方のベースに前記位
相合成比の制御信号が与えられ、前記第1と第3
のトランジスタのコレクタと前記第2と第4のト
ランジスタのコレクタから平衡型の位相合成信号
を得るように構成されていることを特徴とする発
振器。 2 特許請求の範囲第1項の記載において、前記
増幅器は、第7のトランジスタのエミツタと第10
のトランジスタのコレクタ間、および第8のトラ
ンジスタのエミツタと第9のトランジスタのコレ
クタ間にそれぞれ等しい値の抵抗を接続し、前記
第7と第8のトランジスタのコレクタにそれぞれ
抵抗負荷を接続し、前記第9と第10のトランジス
タのそれぞれのエミツタを共通電流路に接続し、
前記第7と第9のトランジスタのベース間および
前記第8と第10のトランジスタのベース間にそれ
ぞれ順方向動作のダイオードを接続し、前記第7
と第8のトランジスタのベースまたは前記第9と
第10のトランジスタのベースに前記平衡型位相合
成信号を与え、前記第7と第8のトランジスタの
それぞれのエミツタおよび、それぞれのコレク
タ、前記第9と第10のトランジスタのそれぞれの
コレクタを出力端子とし、それらのうち、いずれ
か一組の出力端子を前記弾性表面波素子の各入力
端子に接続し、残りの出力端子から発振出力信号
を取出すように構成したことを特徴とする発振
器。
[Claims] 1. A surface acoustic wave element that outputs signals having different phases to first and second output terminals when a signal is input to an input terminal; A phase synthesizer capable of synthesizing signals obtained from output terminals and controlling the signal synthesis ratio, and amplifying the output signal of the phase synthesizer,
The phase synthesizer includes first and second transistors and third and fourth transistors whose emitters are connected in common, respectively. , and fifth and sixth transistors that are differentially connected with their emitters in common, and the first
and the collector of the third transistor and the second
and the collectors of the fourth transistor are connected in common, and the emitters of the first and second transistors and the emitters of the third and fourth transistors are connected to the collectors of the fifth and sixth transistors, respectively. , signals of different polarities belonging to the same phase are applied to the bases of the first and second transistors, and signals of different polarities belonging to a phase different from the phase are applied to the bases of the third and fourth transistors. is given, and the control signal for the phase synthesis ratio is given to the base of at least one of the fifth and sixth transistors, and the first and third transistors
An oscillator characterized in that the oscillator is configured to obtain a balanced phase composite signal from the collector of the transistor and the collectors of the second and fourth transistors. 2. In the statement of claim 1, the amplifier includes an emitter of a seventh transistor and an emitter of a tenth transistor.
Resistors of equal value are connected between the collectors of the transistors, and between the emitters of the eighth transistor and the collectors of the ninth transistor, and resistive loads are connected to the collectors of the seventh and eighth transistors, respectively. connecting the emitters of each of the ninth and tenth transistors to a common current path;
forward operating diodes are connected between the bases of the seventh and ninth transistors and between the bases of the eighth and tenth transistors, respectively;
and the base of the eighth transistor or the bases of the ninth and tenth transistors, and the emitter of each of the seventh and eighth transistors, the collector of each of the ninth and The collector of each of the tenth transistors is used as an output terminal, one set of output terminals is connected to each input terminal of the surface acoustic wave element, and an oscillation output signal is taken out from the remaining output terminals. An oscillator characterized by comprising:
JP13406280A 1980-09-25 1980-09-25 Oscillator Granted JPS5758403A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13406280A JPS5758403A (en) 1980-09-25 1980-09-25 Oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13406280A JPS5758403A (en) 1980-09-25 1980-09-25 Oscillator

Publications (2)

Publication Number Publication Date
JPS5758403A JPS5758403A (en) 1982-04-08
JPS6230521B2 true JPS6230521B2 (en) 1987-07-02

Family

ID=15119467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13406280A Granted JPS5758403A (en) 1980-09-25 1980-09-25 Oscillator

Country Status (1)

Country Link
JP (1) JPS5758403A (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60177705A (en) * 1984-02-23 1985-09-11 Matsushita Electric Ind Co Ltd Oscillator
JPS6120405A (en) * 1984-07-06 1986-01-29 Matsushita Electric Ind Co Ltd Oscillator
US6308055B1 (en) 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
US6327463B1 (en) 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US6167245A (en) 1998-05-29 2000-12-26 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
JP6606970B2 (en) * 2015-10-26 2019-11-20 セイコーエプソン株式会社 OSCILLATOR CIRCUIT, OSCILLATION MODULE, ELECTRONIC DEVICE, AND MOBILE BODY

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5573105A (en) * 1978-11-27 1980-06-02 Toshiba Corp Elastic surface wave oscillator

Also Published As

Publication number Publication date
JPS5758403A (en) 1982-04-08

Similar Documents

Publication Publication Date Title
US5532637A (en) Linear low-noise mixer
US6308058B1 (en) Image reject mixer
US5917383A (en) Compact voltage controlled ring oscillator with quadrature outputs
US5497123A (en) Amplifier circuit having high linearity for cancelling third order harmonic distortion
US5625318A (en) Differential amplifier having a double differential amplifier pair with interconnected control electrodes
US4514702A (en) Logarithmic electronic gain control circuit
US5016260A (en) Modulator and transmitter
US6417712B1 (en) Phase shifter using sine and cosine weighting functions
US4286235A (en) VFO having plural feedback loops
US5483195A (en) Second generation low noise microwave voltage controlled oscillator
US4947141A (en) Oscillator network for radio receiver
US4547741A (en) Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic
US4639679A (en) Frequency-doubling circuit
JPS6230521B2 (en)
JPS6333727B2 (en)
US5343170A (en) Voltage controlled oscillator provided with negative feedback biasing
WO1992011691A1 (en) Crystal oscillator
JPS6031282B2 (en) crystal tuned voltage controlled oscillator
US5115212A (en) Integrable variable-frequency oscillator circuit
US5734284A (en) RC circuit
JPH10209813A (en) Unbalanced/balanced conversion circuit
JPS62603B2 (en)
JP3142857B2 (en) Voltage controlled oscillator
JPH0347007B2 (en)
JP2600479B2 (en) Voltage controlled oscillator