JPS6230109Y2 - - Google Patents

Info

Publication number
JPS6230109Y2
JPS6230109Y2 JP1984198172U JP19817284U JPS6230109Y2 JP S6230109 Y2 JPS6230109 Y2 JP S6230109Y2 JP 1984198172 U JP1984198172 U JP 1984198172U JP 19817284 U JP19817284 U JP 19817284U JP S6230109 Y2 JPS6230109 Y2 JP S6230109Y2
Authority
JP
Japan
Prior art keywords
volatile memory
power supply
memory
detection means
light detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984198172U
Other languages
Japanese (ja)
Other versions
JPS61120957U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984198172U priority Critical patent/JPS6230109Y2/ja
Publication of JPS61120957U publication Critical patent/JPS61120957U/ja
Application granted granted Critical
Publication of JPS6230109Y2 publication Critical patent/JPS6230109Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、メモリ消去回路に関し、特に、揮発
性メモリを有する装置において、装置の盗難等の
場合にメモリの記憶データを消去し、秘密のデー
タが他人に知られるのを防ぐことを目的としたメ
モリ消去回路に関する。
[Detailed Description of the Invention] Industrial Application Field The present invention relates to a memory erasing circuit, and in particular, to a device having a volatile memory, it erases data stored in the memory in the event of the device being stolen, etc. This invention relates to a memory erasing circuit intended to prevent others from knowing.

従来の技術 CMOS技術を用いた揮発生スタチツクRAM
(以下単にCMOSRAMと記す)は、消費電力が非
常に少なく、装置の主電源が切れても小型の電池
でバツクアツプすることにより、長時間(場合に
よつては数年間)にわたつて記憶の保持が可能で
ある。この特性により、CMOSRAMは、近年、
種々の電子装置において半永久的なデータの記憶
に利用されている。
Conventional technology Volatile static RAM using CMOS technology
(hereinafter simply referred to as CMOSRAM) has extremely low power consumption and can maintain memory for a long time (in some cases, several years) by backing up with a small battery even if the main power of the device is cut off. is possible. Due to this characteristic, CMOSRAM has been
It is used for semi-permanent data storage in various electronic devices.

この様な装置においては、CMOSRAMの記憶
データに対して厳重に秘密保持が要求される場合
があり、特に装置の盗難といつた事態において
も、自動的、かつ速やかに記憶データの消去を行
う回路の必要性が増大している。
In such devices, strict confidentiality may be required for the data stored in the CMOSRAM, and in particular, a circuit that automatically and promptly erases the stored data even in a situation such as theft of the device is required. The need for

従来、この種のメモリ消去回路として、マイク
ロスイツチ等を用い、装置のフタの開閉といつた
機械的動作によつて、CMOSRAMへの電源電流
を切る方法が考案されている。
Conventionally, as this type of memory erasing circuit, a method has been devised in which a micro switch or the like is used to cut off the power supply current to the CMOS RAM through mechanical operations such as opening and closing the lid of the device.

考案が解決しようとする問題点 しかしながら、上記方法は、非常に簡単である
が、機械的部品を用いるために、小型化が因難で
ある。故に、超小型の装置には実装することが難
しく、さらに、マイクロスイツチの所在が発見さ
れ易く、データの不正入手を計る者により、メモ
リ消去の防止策を容易に見出される可能性があつ
た。
Problems to be Solved by the Invention However, although the above method is very simple, it is difficult to miniaturize because it uses mechanical parts. Therefore, it is difficult to implement the microswitch in an ultra-small device, and furthermore, the location of the microswitch is easily discovered, and there is a possibility that a person seeking to illegally obtain data could easily find a preventive measure to erase the memory.

本考案は従来の上記事情に鑑みてなされたもの
であり、従つて本考案の目的は、従来方式の以上
欠点を改善することができる新規なメモリ消去回
路を提供することにある。
The present invention has been devised in view of the above-mentioned conventional circumstances, and therefore, an object of the present invention is to provide a novel memory erasing circuit capable of improving the above-mentioned drawbacks of the conventional system.

問題点を解決するための手段 本考案に係るメモリ消去回路は、従来方式と異
なり、装置のフタが開けられたことをフオトトラ
ンジスタやフオトダイオードといつた光検出手段
により、装置外部からの光線を懸出することによ
つて認識し、この光検出手段の出力を用いて電流
遮断手段を駆動し、電源からCMOSRAMに供給
される電源電流を遮断し、記憶データの消去を行
うことを特徴としている。
Means for Solving the Problems The memory erasing circuit according to the present invention differs from conventional systems in that it uses a photodetector such as a phototransistor or photodiode to detect that the lid of the device has been opened, and detects light from outside the device. The device is characterized in that the output of the photodetection means is used to drive the current cutoff means, cut off the power supply current supplied to the CMOSRAM from the power supply, and erase the stored data. .

本考案は、全て電子的手段を用いているため
に、小型化が容易であり、超小型の装置にも実装
できる。また、小型であることを用いて、装置内
に巧みに隠匿することができるために、他人が本
回路の存在に気づく可能性も少なくなる。
Since the present invention uses all electronic means, it is easy to downsize and can be implemented in ultra-small devices. Furthermore, since the circuit is small and can be skillfully hidden within the device, the possibility that others will notice the existence of the circuit is reduced.

考案の実施例 次に、本考案をその好ましい一実施例について
図面を用いて詳細に説明する。
Embodiment of the invention Next, a preferred embodiment of the invention will be described in detail with reference to the drawings.

第1図は本考案の一実施例を示す一般的なブロ
ツク図である。図中の光検出手段2において、装
置外部からの光線a1が検出されると、その出力
v1によつて電流遮断手段3が動作し、電源1か
ら揮発性メモリ4へ供給される電源電流l1が遮
断され、揮発性メモリ4内のデータが消去され
る。
FIG. 1 is a general block diagram showing one embodiment of the present invention. When the light detection means 2 in the figure detects the light beam a1 from outside the device, the current cutoff means 3 is operated by the output v1, and the power supply current l1 supplied from the power supply 1 to the volatile memory 4 is The power is shut off and the data in the volatile memory 4 is erased.

光検出手段2及び電流遮断手段3はさまざまな
構成法が考れられるが、第2図はその具体的な回
路構成例を示したものであり、光検出手段2とし
てフオトトランジスタ5が、電流遮断手段3とし
て抵抗6、トランジスタ7、ダイオード8がそれ
ぞれ使用されている。
Although various configuration methods are conceivable for the photodetection means 2 and the current interrupting means 3, FIG. 2 shows a specific example of the circuit configuration. A resistor 6, a transistor 7, and a diode 8 are used as the means 3, respectively.

第2図において、外部光線a2がない場合に
は、フオトトランジスタ5は“OFF”状態であ
り、トランジスタ7のベース電位v2は抵抗6に
よつて、ほぼ電源1の出力電圧v3に等しい。故
に、トランジスタ7は“ON”状態であり、揮発
性メモリ4に電源電流l2が供給されており、記
憶データが保持されている。逆に外部光線a2が
入射すると、フオトトランジスタ5が“ON”状
態になるため、トランジスタ7のベース電位v2
がほぼグランド電位まで落ちる。このために、ト
ランジスタ7が“OFF”状態となり、揮発性メ
モリ4への電源電流l2が遮断され、記憶データ
が消去される。ダイオード8は、フオトトランジ
スタ5の導通時に、揮発生メモリ4に蓄積された
電荷を速やかに放電し、短時間に記憶データの消
去が行なわれる様に、挿入されている。
In FIG. 2, when there is no external light beam a2, the phototransistor 5 is in the "OFF" state, and the base potential v2 of the transistor 7 is approximately equal to the output voltage v3 of the power supply 1 due to the resistor 6. Therefore, the transistor 7 is in the "ON" state, the power supply current l2 is supplied to the volatile memory 4, and the stored data is held. Conversely, when the external light beam a2 is incident, the phototransistor 5 enters the “ON” state, so the base potential v2 of the transistor 7
drops to almost ground potential. Therefore, the transistor 7 becomes "OFF", the power supply current l2 to the volatile memory 4 is cut off, and the stored data is erased. The diode 8 is inserted so that when the phototransistor 5 is turned on, the charges accumulated in the volatile memory 4 are quickly discharged, and the stored data can be erased in a short time.

考案の効果 以上の様に、本考案では、全て電子的手段を用
いてメモリ消去回路が構成されているので、小型
化が容易であり、メモリと共にハイブリツドIC
内に実装することも可能である。また、小型であ
る特徴を生かせば、従来方式のマイクロスイツチ
とは異なり、巧みに装置内に隠匿することがで
き、他人に本回路の存在を気づかれる可能性が小
さくなる。
Effects of the invention As described above, in the present invention, the memory erasing circuit is configured entirely using electronic means, so miniaturization is easy, and hybrid ICs can be used together with the memory.
It is also possible to implement it inside. Furthermore, by taking advantage of its small size, unlike conventional microswitches, it can be skillfully hidden within the device, reducing the possibility that others will notice the existence of this circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例を示す一般的なブロ
ツク図、第2図は第1図に示した本考案一実施例
の具体的回路構成例を示す図である。 1……電源、2……光検出手段、3……電流遮
断手段、4……揮発性メモリ、5……フオトトラ
ンジスタ、6……抵抗、7……トランジスタ、8
……ダイオード、a1,a2……外部からの光
線、v1……光検出手段の出力、v2……トラン
ジスタ7のベース電圧、v3……電源1の出力電
圧、l1,l2……電源電流。
FIG. 1 is a general block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing an example of a specific circuit configuration of the embodiment of the present invention shown in FIG. DESCRIPTION OF SYMBOLS 1... Power supply, 2... Light detection means, 3... Current interrupting means, 4... Volatile memory, 5... Phototransistor, 6... Resistor, 7... Transistor, 8
... Diode, a1, a2 ... Light beam from outside, v1 ... Output of photodetection means, v2 ... Base voltage of transistor 7, v3 ... Output voltage of power supply 1, l1, l2 ... Power supply current.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 揮発性メモリを有する装置において、外部光線
を検出するための光検出手段と、前記光検出手段
により駆動される電流遮断手段とを有し、前記装
置外からの光線が前記光検出手段で検出される
と、前記電流遮断手段により前記揮発性メモリに
供給される電源電流を遮断し、前記揮発性メモリ
の記憶内容を消去することを特徴とするメモリ消
去回路。
A device having a volatile memory, comprising a light detection means for detecting external light, and a current interrupting means driven by the light detection means, wherein the light from outside the device is detected by the light detection means. The memory erasing circuit is characterized in that the current cutoff means cuts off the power supply current supplied to the volatile memory and erases the stored contents of the volatile memory.
JP1984198172U 1984-12-31 1984-12-31 Expired JPS6230109Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984198172U JPS6230109Y2 (en) 1984-12-31 1984-12-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984198172U JPS6230109Y2 (en) 1984-12-31 1984-12-31

Publications (2)

Publication Number Publication Date
JPS61120957U JPS61120957U (en) 1986-07-30
JPS6230109Y2 true JPS6230109Y2 (en) 1987-08-03

Family

ID=30756937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984198172U Expired JPS6230109Y2 (en) 1984-12-31 1984-12-31

Country Status (1)

Country Link
JP (1) JPS6230109Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124153A (en) * 1986-11-05 1988-05-27 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Memory information protector
JPH0646373B2 (en) * 1987-01-28 1994-06-15 アンリツ株式会社 Memory backup circuit

Also Published As

Publication number Publication date
JPS61120957U (en) 1986-07-30

Similar Documents

Publication Publication Date Title
EP0479461B1 (en) Prevention of inspection of secret data stored in encapsulated integrated circuit chip
EP2325819B1 (en) Self-powered detection device with a non-volatile memory
US8422317B2 (en) Self-powered detection device with a non-volatile memory
WO2008142356A2 (en) Cryptoprocessor with improved data protection
US4952796A (en) Light detection circuit having a junction reverse-biased by a current generator
JPS6230109Y2 (en)
WO2003052567A3 (en) Flash device operating from a power-supply-in-package (psip) or from a power supply on chip
US6414300B1 (en) Circuit with a sensor and non-volatile memory having a ferroelectric dielectric capacitor
US7180071B2 (en) Integrated circuit having radiation sensor arrangement
FR2586446A1 (en) IMPROVED SECURITY DEVICE
JPS6333184B2 (en)
DE69329134D1 (en) Semiconductor storage device with spare columns
KR100517554B1 (en) Semiconductor integrated circuit with security function
JP3523102B2 (en) Semiconductor integrated circuit device
JPH0124799Y2 (en)
US4734883A (en) Magnetic bubble memory purge and verification system
EP2453424B1 (en) Self-powered detection device with a non-volatile memory
JP2000012793A (en) Self-breaking semiconductor device
US20110115548A1 (en) Self-powered event detection device
JP2006172384A (en) Semiconductor apparatus
KR970049801A (en) Reset circuit of credit card checker
JPH0445136Y2 (en)
JP2895024B2 (en) LSI operation control device in portable terminal
JPH022474A (en) Memory card
JPS60150288A (en) Backup device for semiconductor memory