JPS62299083A - Thin-film transistor - Google Patents

Thin-film transistor

Info

Publication number
JPS62299083A
JPS62299083A JP14253286A JP14253286A JPS62299083A JP S62299083 A JPS62299083 A JP S62299083A JP 14253286 A JP14253286 A JP 14253286A JP 14253286 A JP14253286 A JP 14253286A JP S62299083 A JPS62299083 A JP S62299083A
Authority
JP
Japan
Prior art keywords
thin film
amorphous silicon
film transistor
silicon carbide
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14253286A
Other languages
Japanese (ja)
Inventor
Koichi Hiranaka
弘一 平中
Tetsuzo Yoshimura
徹三 吉村
Tadahisa Yamaguchi
山口 忠久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14253286A priority Critical patent/JPS62299083A/en
Publication of JPS62299083A publication Critical patent/JPS62299083A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/154Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation comprising at least one long range structurally disordered material, e.g. one-dimensional vertical amorphous superlattices

Abstract

PURPOSE:To prevent a current from being unnecessarily outputted in response to stray light by a method wherein an amorphous semiconductor film, which is a two-film layer of amorphous silicon hydride and amorphous silicon carbide, is employed in a thin-film transistor. CONSTITUTION:A thin-film transistor activation layer is constituted of a two- film layer of an amorphous silicon hydride thin film 4a and amorphous silicon carbide thin film 4b. In such a design, the effective optical gap falls at the middle between the large optical gap of amorphous silicon carbide and the small optical gap of amorphous silicon hydride. Exposure to stray light triggers off but a very little photoelectric current, which reduces the possibility of a current being outputted in response to such light and protects the S/N ratio from lowering. Accordingly, when a thin film transistor of this design is employed to drive a liquid crystal display unit capable of tonal display, the tone is protected from undesired changes attributable to stray light and therefore the tonal display characteristic of the unit is improved.

Description

【発明の詳細な説明】 〔概要〕 薄膜トランジスタの改良である。特に、迷光にもとづく
、舊影響を排除し、迷光が存在する環境において使用し
てもS/N比が低下することがなく、この薄膜トランジ
スタが液晶ディスプレイ装器の駆動用に使用された場合
、迷光によって階調が変化することがないようにし、階
調表示特性を向上する改良である。
[Detailed Description of the Invention] [Summary] This is an improvement of a thin film transistor. In particular, it eliminates the effects of stray light, and the S/N ratio does not decrease even when used in an environment where stray light exists, and when this thin film transistor is used to drive a liquid crystal display device, it This improvement improves the gradation display characteristics by preventing the gradation from changing.

本発明の要旨は、光学ギャップが大きく光導電性が少な
いアモルファス炭化シリコンの1’[と局在準位密度の
小さな水素化アモルファスシリコンの薄膜との二重層好
ましくはそれが複数積層されてなるM1層体をもって活
性層を構成したものであり、これにより活性層の光導電
特性を、特に可視光及び赤外光領域において顕著に低下
させ、特に、この薄膜トランジスタが液晶ディスプレイ
装器の駆動用に使用された場合、自らの駆動用薄膜トラ
ンジスタの光導電特性にもとすく光電流によって、液晶
ディスプレイ装置に印加される電圧が変化する欠点がな
く、そのため1階調表示に予期しない変動が発生する欠
点がないようにしたものである。
The gist of the present invention is to provide a double layer of amorphous silicon carbide 1' [with a large optical gap and low photoconductivity and a thin film of hydrogenated amorphous silicon with a small localized level density, preferably a plurality of layers. The active layer consists of a layered structure, and this significantly reduces the photoconductive properties of the active layer, especially in the visible light and infrared light regions, and this thin film transistor is particularly useful for driving liquid crystal display equipment. In this case, there is no drawback that the voltage applied to the liquid crystal display device changes due to the photocurrent due to the photoconductive properties of its own driving thin film transistor, and therefore there is no drawback that unexpected fluctuations occur in the display of one gray level. I tried to avoid it.

〔産業上の利用分野〕[Industrial application field]

本発明は薄膜トランジスタの改良に関する。 The present invention relates to improvements in thin film transistors.

特に、迷光にもとづく悪影響を排除し、迷光が存在する
環境において使用しても、光導電特性にもとずき光電流
が流れてS/N比が低下する欠点がなく、この薄膜トラ
ンジスタが液晶ディスプレイ装置の駆動用に使用された
場合、迷光によって階調表示特性が低下しないようにす
る改良に関する。
In particular, this thin film transistor eliminates the negative effects caused by stray light, and even when used in an environment where stray light exists, there is no drawback that the S/N ratio decreases due to the flow of photocurrent due to its photoconductive properties, and this thin film transistor can be used in liquid crystal displays. The present invention relates to an improvement that prevents deterioration of gradation display characteristics due to stray light when used for driving a device.

〔従来の技術〕[Conventional technology]

液晶ディスプレイ装置の駆動用等に使用される薄膜トラ
ンジスタは、スタガード型と逆スタガード型とに分類さ
れるが、逆スタガード型薄膜トランジスタの1例を!7
58図に示す0図において、1はガラス基板等非晶質基
板であり、2はモリブデン膜、クローム膜等よりなるゲ
ート電極であり、3は二酸化シリコン膜、窒化シリコン
膜等よりなるゲート絶縁膜であり、4は水素化アモルフ
ァスシリコン膜等の非晶質半導体膜よりなる活性層であ
り、5は高不純物濃度の水素化アモルファスシリコン膜
等の低抵抗非晶質半導体膜等よりなるコンタクト膜であ
り、6はチタン・クローム等の金属膜よりなるソース電
極−ドレイン電極である。
Thin film transistors used to drive liquid crystal display devices are classified into staggered type and inverted staggered type, but here is an example of an inverted staggered type thin film transistor! 7
In Figure 0 shown in Figure 58, 1 is an amorphous substrate such as a glass substrate, 2 is a gate electrode made of a molybdenum film, a chrome film, etc., and 3 is a gate insulating film made of a silicon dioxide film, a silicon nitride film, etc. 4 is an active layer made of an amorphous semiconductor film such as a hydrogenated amorphous silicon film, and 5 is a contact film made of a low resistance amorphous semiconductor film such as a hydrogenated amorphous silicon film with a high impurity concentration. 6 is a source electrode-drain electrode made of a metal film such as titanium or chromium.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、水素化アモルファスシリコン等の非晶質半導
体は光導電性が大きいため、迷光に反応して予期しない
出力電流が流れ、S/N比が低下するという欠点がある
By the way, since amorphous semiconductors such as hydrogenated amorphous silicon have high photoconductivity, they have the disadvantage that an unexpected output current flows in response to stray light, resulting in a decrease in the S/N ratio.

この欠点は、薄膜トランジスタが液晶ディスプレイ装置
等、自ら発光する装置の駆動用に使用された場合、極め
て重大な欠点となる。その液晶ディスプレイ装置等が階
調表示をしている場合、迷光に反応して流れた予期しな
い出力電流の変化にもとづき液晶ディスプレイ装置等に
印加される電圧が変化して階調が予期しない階調となり
1階調表示が正確にできないことになるからである。
This drawback becomes an extremely serious drawback when the thin film transistor is used to drive a device that emits light by itself, such as a liquid crystal display device. If the liquid crystal display device, etc. displays gradations, the voltage applied to the liquid crystal display device, etc. changes based on an unexpected change in the output current that flows in response to stray light, resulting in an unexpected gradation. This is because one gradation display cannot be performed accurately.

本発明の目的は、この欠点を解消することにあり、迷光
に反応して予期しない出力電流が流れることのない薄膜
トランジスタを提供することにある。
An object of the present invention is to eliminate this drawback, and to provide a thin film transistor that does not cause unexpected output current to flow in response to stray light.

(l!’!!題点を解決するための手段〕上記の目的を
達成するために本発明が採った手段は、 活性層として機濠する水素化アモルファスシリコン等の
非晶質半導体膜4の一方の面にゲート絶縁膜3を介して
ゲート電極2が設けられており、また、非晶質半導体膜
4の他方の面にはゲート電極2と対向することなくソー
ス電極・ドレイン電極6が設けられている薄膜トランジ
スタの非晶質半導体膜4として、 局在準位密度の小さな水素化アモルファスシリコンの薄
1194 aと光学ギャップが大きく光導電性が少ない
アモルファス炭化シリコンの薄fiAbとの二重層を使
用することにある。
(l!'!!Means for solving the problem) The means taken by the present invention to achieve the above object is to use an amorphous semiconductor film 4 such as hydrogenated amorphous silicon to serve as an active layer. A gate electrode 2 is provided on one surface with a gate insulating film 3 interposed therebetween, and a source/drain electrode 6 is provided on the other surface of the amorphous semiconductor film 4 without facing the gate electrode 2. As the amorphous semiconductor film 4 of the thin film transistor, a double layer of thin 1194a of hydrogenated amorphous silicon with a small local level density and thin fiAb of amorphous silicon carbide with a large optical gap and low photoconductivity is used. It's about doing.

本発明に係る薄膜トランジスタは、逆スタガード型とし
てもスタガード型としても使用しうる。
The thin film transistor according to the present invention can be used as either an inverted staggered type or a staggered type.

本発明の要旨に係る水素化アモルファスシリコンのfj
 @ 4 aと炭化アモルファスシリコンの薄1194
bの厚さとは、それぞれ、50A以下であることが有利
である。
fj of hydrogenated amorphous silicon according to the gist of the present invention
@ 4 a and amorphous silicon carbide thin 1194
Advantageously, the thicknesses of b are each 50A or less.

本発明の要旨に係る二重層は積層体4cとして使用する
と極めて有利である。
The double layer according to the subject matter of the invention is very advantageously used as the laminate 4c.

本発明の要旨に係る水素化アモルファスシリコンのQ 
M 4 aとアモルファス炭化シリコンの薄11514
bとの二重層は積層体として使用すると有利である。
Q of hydrogenated amorphous silicon according to the gist of the present invention
M4a and amorphous silicon carbide thin 11514
The double layer with b is advantageously used as a laminate.

本発明の要旨に係る水素化アモルファスシリコンの薄膜
4 aと炭化アモルファスシリコンの薄膜4bとの二重
層の厚さは、100Å以下が有利である。
The thickness of the double layer of hydrogenated amorphous silicon thin film 4a and carbide amorphous silicon thin film 4b according to the subject matter of the invention is advantageously less than 100 Å.

〔作用〕[Effect]

アモルファス炭化シリコンの光学ギャップ(お−むね禁
制帯幅に一致する)と先導?!i率すなわち光電流を規
定するηルでとは、第4図にそれぞれA、Bをもって示
すように、炭素含有量に対応して変化する。すなわち、
前者は炭素含有量に対応して増加し、後者は炭素含有量
に対応して減少する。
Optical gap of amorphous silicon carbide (roughly corresponds to the forbidden band width) and leading? ! The i-rate, that is, the η ratio that defines the photocurrent changes in accordance with the carbon content, as shown by A and B in FIG. 4, respectively. That is,
The former increases with carbon content, and the latter decreases with carbon content.

したがって、アモルファス炭化シリコンを活性層として
使用すれば、迷光に反応して発生する光電流は制限しう
る。しかし、アモルファス炭化シリコンは局在準位が多
いので、これを薄膜トランジスタの活性層の材料として
使用することはできない。
Therefore, using amorphous silicon carbide as the active layer can limit the photocurrent generated in response to stray light. However, since amorphous silicon carbide has many localized levels, it cannot be used as a material for the active layer of a thin film transistor.

そこで、本発明においては、このアモルファス炭化シリ
コンの薄膜と水素化アモルファスシリコンの薄膜との二
重層、特に、その積層体としての超格子体をもって活性
層を構成することとしたものである。
Therefore, in the present invention, the active layer is constituted by a double layer of a thin film of amorphous silicon carbide and a thin film of hydrogenated amorphous silicon, particularly a superlattice as a laminate thereof.

アモルファス炭化シリコンの薄膜と水素化アモルファス
シリコンの薄膜との二重層は、特にその二重層の積層体
としての超格子体は、見掛けの禁制帯幅すなわち光学ギ
ャップが両者の中間となり、しかも、アモルファス炭化
シリコンに不可避の局在準位の悪影響が軽減されるから
である。
A double layer of a thin film of amorphous silicon carbide and a thin film of hydrogenated amorphous silicon, especially a superlattice as a stack of the double layers, has an apparent forbidden band width, that is, an optical gap between the two, and moreover, This is because the adverse effects of unavoidable localized levels on silicon are reduced.

実験の結果によれば、アモルファス炭化シリコンの薄膜
の膜厚と水素化アモルファスシリコンのI!I膜の膜厚
とを50人とし、後者の禁制帯幅を2、QeVに選択し
た場合(前者の禁制帯幅は1.85eVである)、アモ
ルファス炭化シリコンの薄膜と水素化アモルファスシリ
コンの薄膜との二重層の実効禁制帯幅は 1.9eVと
なり、しかも、アモルファス炭化シリコンに不可避の局
在準位の悪影響は軽減される。
According to the experimental results, the thickness of the thin film of amorphous silicon carbide and the I! of hydrogenated amorphous silicon are different. When the film thickness of the I film is set to 50, and the forbidden band width of the latter is selected to be 2, QeV (the forbidden band width of the former is 1.85 eV), a thin film of amorphous silicon carbide and a thin film of hydrogenated amorphous silicon are selected. The effective forbidden band width of the double layer is 1.9 eV, and the adverse effects of localized levels that are inevitable in amorphous silicon carbide are reduced.

〔実施例〕〔Example〕

以下、図面を参照しつ一1本発明の一実施例に係る薄膜
トランジスタについてさらに説明する。
Hereinafter, a thin film transistor according to an embodiment of the present invention will be further described with reference to the drawings.

第2図参照 スパッタ法または真空蒸着法を使用して、ガラス板等非
晶質の絶縁性基板1上に、モリブデン、クローム、ニク
ロム、チタン等の膜を 500〜t 、ooo入厚に形
成し、リソグラフィー法を使用してこれをバターニング
してゲート電極2を形成する。
Refer to Fig. 2. A film of molybdenum, chromium, nichrome, titanium, etc. is formed to a thickness of 500 to 00 mm on an amorphous insulating substrate 1 such as a glass plate using sputtering or vacuum evaporation. Then, the gate electrode 2 is formed by patterning this using a lithography method.

第3図参照 高周波グロー放電分解法を使用して、酸化シリコン、窒
化シリコン、または、酸窒化シリコンの薄膜を厚さ3.
000人に形成してこれをゲート絶縁膜3とする。
Refer to FIG. 3. Using a high frequency glow discharge decomposition method, a thin film of silicon oxide, silicon nitride, or silicon oxynitride is deposited to a thickness of 3.5 mm.
000, and this is used as the gate insulating film 3.

真空を破ることなく、活性層4を形成する。The active layer 4 is formed without breaking the vacuum.

この工程は次の2工程の繰り返しよりなる。This process consists of repeating the following two steps.

第1の工程において、水素化7モルファスンリコンpf
J 4 aを形成する。この工程においては、モノシラ
ンガスを使用し、全ガス流量は20〜2503CCM 
(スタンダード立方センナメートル7分)とし、基板温
度は200〜300℃とし、ガス圧は0.2〜5 T 
orr とし、RFパワーは5〜50Wとして高周波グ
ロー放電分解法を実行する。その結果、光学ギャップ(
禁制帯幅)がり、S〜1.? eVの水素化アモルファ
スシリコン膜4aが形成すれる。
In the first step, hydrogenated 7morphosine recon pf
Form J 4 a. In this process, monosilane gas is used, and the total gas flow rate is 20-2503CCM.
(standard cubic centimeter 7 minutes), the substrate temperature was 200 to 300°C, and the gas pressure was 0.2 to 5 T.
orr and the RF power is 5 to 50 W to perform the high frequency glow discharge decomposition method. As a result, the optical gap (
Forbidden band width), S~1. ? A hydrogenated amorphous silicon film 4a of eV is formed.

第2の工程において炭化アモルファスシリコン1lI2
4bを形成する。この工程においては、メタン含有量が
0.1〜0.8であるメタンとモノシランとの混合ガス
(メタンとモノシランとの混合ガス余輩に対するメタン
の体積比が0.1−0.8であるメタンとモノシランと
の混合ガス)を使用し、第1の工程と同様、全ガス流量
は20〜250SCCM(スタンダード立方センチメー
ト77分)とし、基板温度は200〜300℃とし、ガ
ス圧は0.2〜5Torr とし、RFパワーは5〜5
0Wとして高周波グロー放電分解法を実行する。その結
果、光学ギャップ(禁制帯幅)が1.7〜2.3 eV
の炭化アモルファスシリコンl]i4bが形成される。
In the second step, amorphous silicon carbide 1lI2
Form 4b. In this process, a mixed gas of methane and monosilane with a methane content of 0.1 to 0.8 is used (the volume ratio of methane to the remaining mixed gas of methane and monosilane is 0.1 to 0.8). As in the first step, the total gas flow rate was 20-250 SCCM (standard cubic centimeter 77 minutes), the substrate temperature was 200-300°C, and the gas pressure was 0.2-300°C. 5 Torr and RF power is 5 to 5
The high frequency glow discharge decomposition method is carried out at 0W. As a result, the optical gap (forbidden band width) is 1.7 to 2.3 eV
Amorphous silicon carbide l]i4b is formed.

ところで、後述するように、水素化アモルファスシl)
コンl194aも炭化アモルファスシリコンg4bも、
その厚さは50Å以下が望ましく、これらの二重層の厚
さは10〜100人の範囲にあることが望ましい、この
二重層は1種の超格子であり、二重層とすることにより
実質的な禁制帯幅を変化させることを目的としているか
らである。
By the way, as described later, hydrogenated amorphous silicon
Con l194a and amorphous silicon carbide g4b,
The thickness is preferably 50 Å or less, and the thickness of these double layers is preferably in the range of 10 to 100 nm. This double layer is a type of superlattice, and by making it a double layer, it is possible to This is because the purpose is to change the forbidden band width.

この二重層は複数層積層されて積層体4cとされる。A plurality of these double layers are laminated to form a laminate 4c.

第1図参照 リソグラフィー法を使用してゲート電極2に対向する領
域にレジストマスク(図示せず)を形成した後、高周波
グロー放電分解法を使用して、厚さ 300人のリンド
ープされた水素化アモルファスシリコン膜とチタン、ク
ローム、モリブデン、ニクロム、アルミニュウムまたは
これらの組み合わせの膜を形成した後、上記のレジスト
マスク(図示せず)とその上に形成されたリンドープさ
れた水素化アモルファスシリコン膜とチタン、クローム
、モリブデン、ニクロム、アルミニュウムまたはこれら
の組み合わせの膜を除去して、ソース電極・ドレイン電
極コンタクト膜5とソース電極・ドレイン電極6を形成
し、最後に素子分離をする。
After forming a resist mask (not shown) in the area facing the gate electrode 2 using a lithography method, see FIG. After forming an amorphous silicon film and a film of titanium, chromium, molybdenum, nichrome, aluminum, or a combination thereof, the above resist mask (not shown) and the phosphorus-doped hydrogenated amorphous silicon film and titanium formed thereon are formed. , chromium, molybdenum, nichrome, aluminum, or a combination thereof to form a source electrode/drain electrode contact film 5 and a source/drain electrode 6, and finally device isolation is performed.

このとき、ソース電極・ドレイン電極コンタクト膜5と
ソース電極・ドレイン電極6とは、活性、脅4の側壁を
完全に覆うようにすることが必要である。迷光が側面か
ら進入することを防止するためである。
At this time, it is necessary that the source electrode/drain electrode contact film 5 and the source electrode/drain electrode 6 completely cover the side walls of the active layer 4. This is to prevent stray light from entering from the side.

以上の工程をもって製造された薄膜トランジスタ(光学
ギャップが1.65eVの水素化アモルファスシリコン
の厚さ10人の8Mと光学ギャップが2 、 OeVの
炭素アモルファスシリコンの厚さ10人の薄膜との二重
層よりなり実効光学ギャップが1.3である積層体を活
性層とした薄膜トランジスタ)に、ゲート電圧5V(オ
フ状態)ソース會ドレイン電圧2vを印加して、波長を
異にする光(入射フォトン数3 X 1012フオトン
/C膳 ・秒)奢照射して、そのソースφドレインTt
C流対照射光波長の関係を測定してその結果を第5図に
示す。
A thin film transistor manufactured using the above process (from a double layer of hydrogenated amorphous silicon with an optical gap of 1.65 eV and a thickness of 10 mm and a thin film of carbon amorphous silicon with an optical gap of 2 OeV and a thickness of 10 mm) A gate voltage of 5 V (off state) and a source/drain voltage of 2 V are applied to a thin film transistor whose active layer is a stacked structure with an effective optical gap of 1.3. 1012 photons/C/sec), the source φ drain Tt
The relationship between the wavelengths of C-stream and incident light was measured and the results are shown in FIG.

図より明らかなように、可視光領域においては2桁程度
向上しており、特に、赤外光領域においては測定不可ず
距であった。
As is clear from the figure, there was an improvement of about two orders of magnitude in the visible light region, and especially in the infrared light region, the distance was not measurable.

本発明に係る薄膜トランジスタの活性層は、水素化アモ
ルファスシリコンの薄膜と炭化アモルファスシリコンの
薄膜との二重層特にその積層体としての超格子体をもっ
て構成されているから、水素化アモルファスシリコンの
薄膜と炭化アモルファスシリコンの薄膜との二重層を構
成する各層の厚さが重要なファクターである。そこで、
双方の膜厚は同一という条件の下に、各膜厚を変化させ
た試作品を製造して、印加電圧 100V、白色照射光
251Kをもって光”ttf&対膜厚の関係を測定して
、その結果を第6図に示す0図において。
The active layer of the thin film transistor according to the present invention is constituted by a double layer of a thin film of hydrogenated amorphous silicon and a thin film of amorphous silicon carbide, particularly a superlattice as a laminate thereof. An important factor is the thickness of each layer that forms the double layer with the amorphous silicon thin film. Therefore,
Under the condition that both film thicknesses are the same, we manufactured prototypes with different film thicknesses and measured the relationship between light ttf and film thickness using an applied voltage of 100V and white irradiation light of 251K. In Figure 0 shown in Figure 6.

Cは面内方向電流であり、Dは光7Ii流である。C is the in-plane direction current, and D is the optical 7Ii current.

図より明らかなように、各膜厚が50Å以下において、
十分満足すべき結果が得られる。
As is clear from the figure, when each film thickness is 50 Å or less,
A fully satisfactory result can be obtained.

第7図参照 本発明は、図示するようなスタガード型に適用すること
も可能である。
Refer to FIG. 7 The present invention can also be applied to a staggered type as shown in the figure.

〔発明の効果〕〔Effect of the invention〕

以上説明せるとおり、本発明に係る薄膜トランジスタの
活性層は、水素化アモルファスシリコンの薄膜と炭化ア
モルファスシリコンの薄膜との二重層とされているので
、実効禁制帯幅すなわち実効光学ギャップは、禁制帯幅
すなわち光学ギャップの大きなアモルファス炭化シリコ
ンのそれと禁制帯幅すなわち光学ギャップの小さな水素
化アモルファスシリコンのそれとの中間の値とされてお
り、迷光を受けても光導電電流は殆ど流れず、迷光の存
在する環境において使用されても迷光に反応して出力電
流(オン電流)が流れることは少なく、S/N比が低下
することはない。
As explained above, since the active layer of the thin film transistor according to the present invention is a double layer of a thin film of hydrogenated amorphous silicon and a thin film of amorphous silicon carbide, the effective forbidden band width, that is, the effective optical gap is the forbidden band width. In other words, it is said to be an intermediate value between that of amorphous silicon carbide, which has a large optical gap, and that of hydrogenated amorphous silicon, which has a small forbidden band width, or optical gap, and almost no photoconductive current flows even when receiving stray light. Even when used in an environment, output current (on current) rarely flows in response to stray light, and the S/N ratio does not decrease.

したがって、この薄膜トランジスタが階調表示をなす液
晶ディスプレイ装置の駆動用に使用された場合、迷光に
よって階調が変化することがなく、周調表示特性が向上
する。
Therefore, when this thin film transistor is used to drive a liquid crystal display device that displays gradation, the gradation does not change due to stray light, and the gradation display characteristics are improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例に係る逆スタガード型の薄
膜トランジスタの断面図である。 第2〜3図は、本発明の一実施例に係る逆スタガード型
の薄膜トランジスタの装造工程図である。 第4図は、炭化アモルファスシリコンの光学ギャップ及
びη終でと炭素含有値との関係を示すグラフである・ 第5図は、本発明の一実施例に係る薄膜トランジスタと
従来技術に係る薄膜トランジスタとの迷光に反応して流
れるソース・ドレイン電流と迷光波長との関係を示すグ
ラフである。 第6図は1本発明の要旨に係る水素化アモルファスシリ
コンの薄膜と炭化アモルファスシリコンの薄膜との二重
層の膜厚と光電流の関係を示すグラフである・ 第7図は、本発明の他の実施例(特許請求の範囲第3項
に対応)に係るスタガード型の薄膜トランジスタの断面
図である。 第8図は、従来技術に係る逆スタガード型の薄膜トラン
ジスタの断面図である。 l・・・非晶質基板(ガラス基板)、 2e・・ゲート電極、 3・・・ゲート絶縁膜。 3a・9酸窒化シリコンの薄膜。 3’b・・窒化シリコンの薄゛膜。 3C・・酸窒化シリコンの薄1113aと窒化シリコン
の薄P!A3bとの積層体。 3d・9窒化シリコンの薄膜。 4・・・水素化アモルファスシリコン膜等の非晶質半導
体膜よりなる活性層、 5・・・コンタクト膜、 6・・・ソース電極・ドレイン電極。 に1 工程図 第3図 *発明 第1図 従来技術 第8図 工程図 第2図 0     0.5     1.O xL含肩量 、灰化アもルフ7スシリ〕ンa 支1〒 f、ラフ0 必゛ηバヒ ii’# しH−ε・・ 、l’4 イJミ。 24図 法長 (nm) ソース・トル4ゾtジ屹ガ1(4I■1千、二丁= 5
 [−ゴ 積厚(入) 九電シ九灯膿4閑璋 第 6 図
FIG. 1 is a cross-sectional view of an inverted staggered thin film transistor according to an embodiment of the present invention. 2 and 3 are process diagrams for manufacturing an inverted staggered thin film transistor according to an embodiment of the present invention. FIG. 4 is a graph showing the relationship between the optical gap and η end of amorphous silicon carbide and the carbon content value. FIG. 5 is a graph showing the relationship between the optical gap and the carbon content value of amorphous silicon carbide. FIG. 7 is a graph showing the relationship between the source/drain current that flows in response to stray light and the wavelength of stray light. FIG. 6 is a graph showing the relationship between the photocurrent and the film thickness of a double layer of a thin film of hydrogenated amorphous silicon and a thin film of amorphous silicon carbide according to the gist of the present invention. FIG. 2 is a cross-sectional view of a staggered thin film transistor according to an embodiment (corresponding to claim 3). FIG. 8 is a cross-sectional view of an inverted staggered thin film transistor according to the prior art. 1... Amorphous substrate (glass substrate), 2e... Gate electrode, 3... Gate insulating film. 3a・9 Silicon oxynitride thin film. 3'b... Thin film of silicon nitride. 3C...Silicon oxynitride thin 1113a and silicon nitride thin P! Laminated body with A3b. 3d・9 Silicon nitride thin film. 4... Active layer made of an amorphous semiconductor film such as a hydrogenated amorphous silicon film, 5... Contact film, 6... Source electrode/drain electrode. 1 Process diagram Figure 3 * Invention Figure 1 Prior art Figure 8 Process diagram Figure 2 0 0.5 1. O x L shoulder content, ashing, 7 sushi line a support 1 f, rough 0 must H-ε..., l'4 IJmi. 24 projection length (nm) source tor 4 zot ji 屹ga 1 (4 I ■ 1,000, 2 cho = 5
[-Goseki Atsushi (in) Kyudenshi Nine Lights Puss 4 Kansho No. 6

Claims (1)

【特許請求の範囲】 [1]非晶質半導体膜(4)の一方の面にゲート絶縁膜
(3)を介してゲート電極(2)が設けられ、前記非晶
質半導体膜(4)の他方の面に前記ゲート電極(2)と
対向することなくソース電極、ドレイン電極(6)が設
けられてなる薄膜トランジスタにおいて、 前記非晶質半導体膜(4)は、水素化アモルファスシリ
コンの薄膜(4a)と炭化アモルファスシリコンの薄膜
(4b)との二重層であることを特徴とする薄膜トラン
ジスタ。 [2]前記水素化アモルファスシリコンの薄膜(4a)
と炭化アモルファスシリコンの薄膜(4b)との二重層
が複数積層されて積層体(4c)とされてなることを特
徴とする特許請求の範囲第1項記載の薄膜トランジスタ
。 [3]前記薄膜トランジスタは、前記ゲート電極(2)
が非晶質基板(1)上に形成されてなる逆スタガード型
薄膜トランジスタであることを特徴とする特許請求の範
囲第1項、または、第2項記載の薄膜トランジスタ。 [4]前記薄膜トランジスタは、前記ソース電極・ドレ
イン電極(6)が非晶質基板(1)上に形成されてなる
スタガード型薄膜トランジスタであることを特徴とする
特許請求の範囲第1項、または、第2項記載の薄膜トラ
ンジスタ。 [5]前記水素化アモルファスシリコンの薄膜(4a)
の厚さと前記炭化アモルファスシリコンの薄膜(4b)
の厚さとは、それぞれ、50Å以下であることを特徴と
する特許請求の範囲第1項、第2項、第3項、または、
第4項記載の薄膜トランジスタ。 [6]前記水素化アモルファスシリコンの薄膜(4a)
と炭化アモルファスシリコンの薄膜(4b)との二重層
の厚さは、100Å以下であることを特徴とする特許請
求の範囲第1項、第2項、第3項、第4項、または、第
5項記載の薄膜トランジスタ。
[Claims] [1] A gate electrode (2) is provided on one surface of the amorphous semiconductor film (4) via a gate insulating film (3), and a gate electrode (2) is provided on one surface of the amorphous semiconductor film (4). In a thin film transistor in which a source electrode and a drain electrode (6) are provided on the other surface without facing the gate electrode (2), the amorphous semiconductor film (4) is a hydrogenated amorphous silicon thin film (4a). ) and a thin film (4b) of amorphous silicon carbide. [2] The hydrogenated amorphous silicon thin film (4a)
2. The thin film transistor according to claim 1, wherein a plurality of double layers of amorphous silicon carbide and an amorphous silicon carbide thin film (4b) are laminated to form a laminate (4c). [3] The thin film transistor has the gate electrode (2)
3. The thin film transistor according to claim 1, wherein said thin film transistor is an inverted staggered thin film transistor formed on an amorphous substrate (1). [4] The thin film transistor is a staggered thin film transistor in which the source electrode/drain electrode (6) is formed on an amorphous substrate (1), or The thin film transistor according to item 2. [5] The hydrogenated amorphous silicon thin film (4a)
The thickness of the amorphous silicon carbide thin film (4b)
The thickness of each of claims 1, 2, and 3 is 50 Å or less, or
The thin film transistor according to item 4. [6] The hydrogenated amorphous silicon thin film (4a)
Claims 1, 2, 3, 4, or 4, characterized in that the thickness of the double layer of amorphous silicon carbide and the amorphous silicon carbide thin film (4b) is 100 Å or less. The thin film transistor according to item 5.
JP14253286A 1986-06-18 1986-06-18 Thin-film transistor Pending JPS62299083A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14253286A JPS62299083A (en) 1986-06-18 1986-06-18 Thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14253286A JPS62299083A (en) 1986-06-18 1986-06-18 Thin-film transistor

Publications (1)

Publication Number Publication Date
JPS62299083A true JPS62299083A (en) 1987-12-26

Family

ID=15317544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14253286A Pending JPS62299083A (en) 1986-06-18 1986-06-18 Thin-film transistor

Country Status (1)

Country Link
JP (1) JPS62299083A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181473A (en) * 1987-01-23 1988-07-26 Hosiden Electronics Co Ltd Thin-film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181473A (en) * 1987-01-23 1988-07-26 Hosiden Electronics Co Ltd Thin-film transistor

Similar Documents

Publication Publication Date Title
US5998838A (en) Thin film transistor
US6838324B2 (en) Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
TWI489558B (en) Thin film transistor and method for manufacturing the same
US7183229B2 (en) Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
US20150084035A1 (en) Thin film transistor and method of manufacturing the same
WO2018223745A1 (en) Display panel and manufacturing method thereof, and display device
US20100032664A1 (en) Thin film transistor substrate and a fabricating method thereof
US20090212287A1 (en) Thin film transistor and method for forming the same
TW201017889A (en) Thin film transistor, semiconductor device and electronic device
TW200836347A (en) Semiconductor device and manufacturing method thereof
TW201322456A (en) Thin film transistor and method for fabricating the same
CN113054036A (en) Thin film transistor, preparation method thereof, display panel and display device
US7176074B1 (en) Manufacturing method of thin film transistor array substrate
JPH04299578A (en) Photoelectric transducer
JP3054862B2 (en) Gate insulating film including diamond-like carbon film, thin film transistor using the same, method of forming gate insulating film, and manufacturing method thereof
JPS62299083A (en) Thin-film transistor
JPH021174A (en) Thin-film field-effect element
JPH06244448A (en) Semiconductor optical sensor and formation of oxide film
US20180233519A1 (en) Array substrate and fabricating method thereof
JPS60142566A (en) Insulated gate thin film transistor and manufacture thereof
JPS58134476A (en) Thin film transistor
JPH06151850A (en) Thin film transistor
JPH0243739A (en) Thin film transistor
JP2515981B2 (en) Thin film transistor
JPH05206166A (en) Thin film transistor