JPS62296790A - Motor driving circuit - Google Patents
Motor driving circuitInfo
- Publication number
- JPS62296790A JPS62296790A JP61137878A JP13787886A JPS62296790A JP S62296790 A JPS62296790 A JP S62296790A JP 61137878 A JP61137878 A JP 61137878A JP 13787886 A JP13787886 A JP 13787886A JP S62296790 A JPS62296790 A JP S62296790A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- stage
- circuit
- output
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 13
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Control Of Linear Motors (AREA)
Abstract
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔概要〕
VCM (ボイスコイルモータ)等のモータ駆動回路の
出力段のベース電位を上げることにより。[Detailed Description of the Invention] 3. Detailed Description of the Invention [Summary] By raising the base potential of the output stage of a motor drive circuit such as a VCM (voice coil motor).
不感帯を解消する。Eliminate dead zones.
本発明は、磁気ディスク装置等に使用されるVCM等の
モータ駆動回路に関するものであり、特にVCM駆動回
路を構成する直流帰還増幅器の出力段に生じる不感帯の
除去技術に関する。The present invention relates to a motor drive circuit such as a VCM used in a magnetic disk drive or the like, and more particularly to a technique for eliminating a dead zone that occurs at the output stage of a DC feedback amplifier that constitutes a VCM drive circuit.
通常の磁気ディスク装置では、ヘッドのシーク動作を制
御するために、VCM(ボイスコイルモータ)を使用し
ている。VCMは、直流帰還増幅器構成の駆動回路によ
り駆動される。A typical magnetic disk drive uses a VCM (voice coil motor) to control the seek operation of the head. The VCM is driven by a drive circuit configured as a DC feedback amplifier.
第5図は、このようなVCM駆動回路を構成する基本回
路を示したものであり、実際には、この基本回路を2つ
用いて、VCMをブリッジ駆動するように構成される。FIG. 5 shows a basic circuit constituting such a VCM drive circuit, and in reality, two of these basic circuits are used to bridge-drive the VCM.
第5図において、1は信号源、2は人力増幅段。In FIG. 5, 1 is a signal source and 2 is a manual amplification stage.
3はバッファ段、4は出力段、5はレベル変換器。3 is a buffer stage, 4 is an output stage, and 5 is a level converter.
Q、、Q2 、Q、はトランジスタ、R,、R2゜R3
は抵抗I RLは負荷(この場合はVCM)。Q,,Q2,Q,is a transistor,R,,R2゜R3
is the resistance I RL is the load (VCM in this case).
V、、VZ、V:lは電源電位+ ■O+ vl
+ v2は信号電圧、1.、I2は信号電流(エミン
タ電流)、VBEはトランジスタのベース・エミッタ間
電圧を表わしている。V, , VZ, V:l is power supply potential + ■O+ vl
+v2 is the signal voltage, 1. , I2 represents a signal current (emitter current), and VBE represents a voltage between the base and emitter of the transistor.
信号源1は、正弦波信号を発生し、その正の半サイクル
の間だけ、出力段4において、負荷RLに信号電流I2
が流され駆動が行なわれる。The signal source 1 generates a sinusoidal signal and only during its positive half cycle, in the output stage 4, a signal current I2 is applied to the load RL.
is caused to flow and driving is performed.
入力増幅段2.バッファ段3.出力段4はそれぞれ直接
結合され、また出力段4に設けられた電流検出用の抵抗
R3に生じる信号電圧Vl は、レベル変換器5を介し
て、入力増幅段2に帰還される。Input amplification stage 2. Buffer stage 3. The output stages 4 are directly coupled to each other, and the signal voltage Vl generated across the current detection resistor R3 provided in the output stage 4 is fed back to the input amplification stage 2 via the level converter 5.
ところで、出力段4では、トランジスタQ2゜Q3がダ
ーリントン接続されている。このため。By the way, in the output stage 4, the transistors Q2 and Q3 are connected in a Darlington manner. For this reason.
各トランジスタQ2.Q3のベース・エミッタ間電圧■
1が重なって、入力側のトランジスタQ2のベース電位
を2V++tだけ上昇させ、いわゆる不惑帯ができて、
第6図に示すように、出力に空走期間が生じる原因とな
る。以下に2式を用いて説明する。Each transistor Q2. Q3 base-emitter voltage■
1 overlap, raising the base potential of the input side transistor Q2 by 2V++t, creating a so-called Fuwazai zone.
As shown in FIG. 6, this causes an idle running period in the output. This will be explained below using two equations.
まず+ v2と12との関係式は。First, the relational expression between +v2 and 12 is.
Vz =Rz Iz =2Vgi+R3I2 −−−
−−−−■で表わされ、これをグラフで示すと、第7図
(alのようになる。またvoとI1との関係式は。Vz =Rz Iz =2Vgi+R3I2 ---
-----■ If this is shown in a graph, it will be as shown in FIG. 7 (al). Also, the relational expression between vo and I1 is.
7゜=■□+R+1+ ・・−・・−・
・■で表わされ、0式に0式を代入すると+ vOと
I2との関係式
が得られる。さらに入力増幅段2の出力から見た後段の
利得Gは、オフセット分を無視すると。7゜=■□+R+1+ ・−・・−・
・It is represented by ■, and by substituting the 0 expression into the 0 expression, the relational expression between + vO and I2 is obtained. Furthermore, the gain G of the subsequent stage viewed from the output of the input amplification stage 2 is calculated by ignoring the offset.
vO
となる。0式をグラフで示すと、第7図(b)のように
なる。It becomes vO. If the equation 0 is shown as a graph, it will be as shown in FIG. 7(b).
この0式により、Itを流すための条件は。Based on this equation 0, the conditions for flowing It are:
であることが判る。すなわち、voを最小に抑えたい場
合には、R2を大きくするかまたはR8を小さくする必
要がある。It turns out that. That is, if it is desired to minimize vo, it is necessary to increase R2 or decrease R8.
しかし、上記この条件を満足させると、第7図(b)の
グラフの傾きが小さくなり、0式で表わされる利得Gが
大きくなるため2回路が不安定になる。However, when this condition is satisfied, the slope of the graph in FIG. 7(b) becomes smaller and the gain G expressed by equation 0 becomes larger, making the two circuits unstable.
従来のVCM駆動回路では、不惑帯が生じ易く。 In conventional VCM drive circuits, unsteady zones tend to occur.
VCMの駆動電流が遮断されて空走期間ができるという
問題があった。この不感帯を解消するためには、一般に
利得を大きくする方法がとられており、その結果2回路
が不安定化するのを避けることができなかった。There was a problem in that the drive current of the VCM was cut off, resulting in an idle running period. In order to eliminate this dead zone, a method is generally used to increase the gain, but as a result, it is impossible to avoid instability of the two circuits.
本発明は1回路の利得を大きくする方法によらずに、簡
単に不感帯を軽減しようとするものである。The present invention attempts to easily reduce the dead zone without using a method of increasing the gain of one circuit.
そのため本発明では、モータ駆動回路の出力段の前段に
、出力段のトランジスタ回路のベース・エミッタ間電圧
に見合ったレベルシフトダイオードを挿入することによ
り、出力段と前段との間のレベルギャップを補償し、不
感帯を抑制している。Therefore, in the present invention, the level gap between the output stage and the previous stage is compensated for by inserting a level shift diode commensurate with the base-emitter voltage of the output stage transistor circuit in the stage before the output stage of the motor drive circuit. This suppresses the dead zone.
第1図に1本発明の原理的構成を例示的方法により示す
。FIG. 1 shows the basic structure of the present invention in an exemplary manner.
図示の構成は、第5図に示されている従来例回路に対比
されるものである。The illustrated configuration is compared to the conventional circuit shown in FIG.
第1図において、1は信号d、2は人力増幅段。In FIG. 1, 1 is a signal d, and 2 is a manual amplification stage.
3はバッファ段、4は出力段、5はレベル変換器。3 is a buffer stage, 4 is an output stage, and 5 is a level converter.
Q+ 、Qz 、Qsはトランジスタ、D、、D2はレ
ベルシフト用のダイオード、R1+ Rz、R3は抵
抗、RLは負荷、V、、V、、V3は電源電位* v
O+ vl + v2’は信号電圧、Ill 1
2は信号電流、■。はダイオードの順方向電圧、 V
!IEはトランジスタのベース・エミッタ間電圧を表わ
している。Q+, Qz, Qs are transistors, D, , D2 are level shift diodes, R1+ Rz, R3 are resistors, RL is load, V, , V, , V3 is power supply potential * v
O+ vl + v2' is the signal voltage, Ill 1
2 is the signal current, ■. is the forward voltage of the diode, V
! IE represents the voltage between the base and emitter of the transistor.
信号源1から発生される正弦波信号は1人力増幅段2へ
印加される。入力増幅段2の出力は、バッファ段3のト
ランジスタQ、のベースに印加される。A sinusoidal signal generated from a signal source 1 is applied to a single-power amplification stage 2. The output of input amplifier stage 2 is applied to the base of transistor Q, of buffer stage 3.
トランジスタQ、は、PNPタイプのトランジスタであ
り、エミッタ側に抵抗R1が、コレクタ側には抵抗R2
とダイオードD+およびD2が直列に設けられている。Transistor Q is a PNP type transistor, with a resistor R1 on the emitter side and a resistor R2 on the collector side.
and diodes D+ and D2 are provided in series.
ダイオードD、 、 Dffiにそれぞれ生じる順方向
電圧■。は、レベルシフトに使用される。Forward voltage ■ generated in diodes D, , and Dffi, respectively. is used for level shifting.
トランジスタQ、のコレクタは、出力段4のトランジス
タQ2のベースに直結されている。トランジスタQ2は
、トランジスタQ3にダーリントン接続されており、コ
レクタ側に負荷RL (すなわちVCM)が設けられ
、エミッタ側に抵抗R1が設けられている。The collector of transistor Q is directly connected to the base of transistor Q2 of output stage 4. Transistor Q2 is Darlington-connected to transistor Q3, has a load RL (ie, VCM) on its collector side, and has a resistor R1 on its emitter side.
負荷RLを流れる信号電流I2は、抵抗R3で検出され
、レベル変換器5を介して、入力増幅段2へ電流帰還さ
れる。The signal current I2 flowing through the load RL is detected by a resistor R3, and the current is fed back to the input amplifier stage 2 via the level converter 5.
信号電流■2は、信号源lが発生する正弦波信号のほぼ
正の半サイクルの期間だけ流れる。The signal current (2) flows only during approximately the positive half cycle of the sinusoidal signal generated by the signal source (1).
レベルシフト用のダイオードD+、Dzが、バッファ段
3を構成するトランジスタQl のエミッタ側に、抵抗
R2と直列に設けられたことにより。This is because the level shifting diodes D+ and Dz are provided in series with the resistor R2 on the emitter side of the transistor Ql constituting the buffer stage 3.
信号電圧v2′は、第5図の従来例回路における信号電
圧v2にくらべて、2■、たけ上昇している。The signal voltage v2' is increased by 2cm compared to the signal voltage v2 in the conventional circuit shown in FIG.
第2図(a)、 (blは、それぞれI、に対するv2
とV2′との変化を対比させて示したものである。Figure 2(a), (bl is v2 for I, respectively
This figure shows a comparison of the changes between V2' and V2'.
第1図において、■2′と1+、Izとの間の関係は9
次式で与えられる。In Figure 1, the relationship between ■2', 1+, and Iz is 9
It is given by the following formula.
v*’=Rt It +2VD =2VBz+Ry
If−−−−−−・−・■
0式から。v*'=RtIt+2VD=2VBz+Ry
If--------・-・■ From formula 0.
が得られる。他方+ vOとI、との間の関係は。is obtained. On the other hand, the relationship between + vO and I is.
次式で与えられる。It is given by the following formula.
V O=V BE + RI I I
−’−−”■■式を代入して。VO=V BE + RI I I
−'−−”■■ Substitute the expression.
が得られる。is obtained.
この■弐を、グラフで表わしたものが第3図である。図
示のように+ I2に対するvoの変化は。Figure 3 is a graphical representation of this ②. As shown in the figure, the change in vo for +I2 is.
voを最小に抑えるためには、起点の値いことが望まし
い。この値は+VIEがほぼ■。に等しいときIVII
Eとなる。この場合にはr voを■、よりも大きく
すれば+ rzを流すことができる。この値V8tは
、第7図(blに示されている従来例回路の場合の起点
の値
の値、すなわち利得に影響を及ぼさない利点がある。In order to minimize vo, it is desirable that the value of the starting point be small. For this value, +VIE is almost ■. IVII when equal to
It becomes E. In this case, if r vo is made larger than ■, + rz can flow. This value V8t has the advantage of not affecting the value of the starting point in the case of the conventional circuit shown in FIG. 7 (bl), that is, the gain.
第4図に3本発明によるVCM駆動回路の1実施例構成
を示す。FIG. 4 shows the configuration of an embodiment of a VCM drive circuit according to the present invention.
第4図において、■は信号源、2A、2Bは入力増幅段
、3A、3Bはバッファ段、4A、4Bは出力段、5A
、5Bはレベル変換器、 Q、A、 QIll Qz^
、 QzlI、 Q、A、 Q、、、 Q4A、
Q4I+はそれぞれトランジスタ、DIA+ DIR
+ DZAI D28はそれぞれダイオード、RL
は負荷(VCM)を表わす。In Figure 4, ■ is a signal source, 2A, 2B are input amplification stages, 3A, 3B are buffer stages, 4A, 4B are output stages, 5A
, 5B is a level converter, Q, A, QIll Qz^
, QzlI, Q, A, Q, ,, Q4A,
Q4I+ is a transistor, DIA+ DIR
+ DZAI D28 is a diode and RL respectively
represents the load (VCM).
図示の実施例回路は、第1図に示されている本発明の基
本回路を2つ用いて、それぞれに正弦波駆動の正の半サ
イクルと負の半サイクルを受は持たせ、1つの負荷Rt
を交互に駆動させた場合に相当する。図において、左側
の回路が正の半サイクル、右側の回路が負の半サイクル
で動作する。The illustrated embodiment circuit uses two basic circuits of the present invention shown in FIG. 1, each having a positive half cycle and a negative half cycle of sine wave drive, and one load Rt
This corresponds to the case where the two are driven alternately. In the figure, the circuit on the left operates in a positive half cycle, and the circuit on the right operates in a negative half cycle.
このため、入力増幅段2Aは、信号源1が発生した正弦
波信号の正の半サイクルのみを取り込んで反転増幅し、
他方、入力増幅段2Bは、負の半サイクルのみを取り込
んで非反転増幅するように構成されている。Therefore, the input amplification stage 2A takes in only the positive half cycle of the sine wave signal generated by the signal source 1 and inverts and amplifies it.
On the other hand, the input amplification stage 2B is configured to take in only the negative half cycle and perform non-inverting amplification.
バッファ段3Aと3B、出力段4Aと4Bは。Buffer stages 3A and 3B and output stages 4A and 4B.
それぞれ同一回路構成で対称的に置かれ、特に出力段4
Aと4Bとは、負荷RLをブリッジ駆動するように構成
されている。Each has the same circuit configuration and is placed symmetrically, especially the output stage 4.
A and 4B are configured to bridge-drive the load RL.
具体的には、正の半サイクルでは、 Q、、、 Q
4Aが駆動され* Q3mI Q4mはオフのままとな
って。Specifically, in the positive half cycle, Q, , Q
4A is driven *Q3mI Q4m remains off.
Q4A−RL→Q、Aの経路で+RLを、駆動電流が右
から左に流れ、そして負の半サイクルでは、Q3111
Q4Bが駆動され、Q、A、Q4Aはオフとなって。Q4A-RL → Q, +RL in the path of A, the drive current flows from right to left, and in the negative half cycle, Q3111
Q4B is driven, and Q, A, and Q4A are turned off.
Q a s = RL = Q 1 !lの経路で、R
tを、駆動電流が左から右に流れる。Q a s = RL = Q 1! On route l, R
t, the drive current flows from left to right.
バッファ段3A、3Bには、それぞれレベルシフト用の
ダイオードDIA+ D2A+ Dll+ DA
Bが挿入されているため、不感帯は小さく抑えられ、正
の半サイクルと負の半サイクルの境界部分に生じる空走
期間は、極く短いものとなる。Buffer stages 3A and 3B include level shifting diodes DIA+ D2A+ Dll+ DA, respectively.
Since B is inserted, the dead zone is kept small, and the idle running period that occurs at the boundary between the positive half cycle and the negative half cycle becomes extremely short.
本発明によれば、VCM駆動回路における不感帯を2回
路の僅かな改変と、安いコストとで、格段に減少させる
ことができ、しかも回路の安定性を損わず、むしろ改善
するから、動作特性と信頼性との向上を図ることができ
る。According to the present invention, the dead zone in the VCM drive circuit can be significantly reduced with a slight modification of two circuits and at a low cost.Moreover, the stability of the circuit is not impaired, but rather is improved, so the operating characteristics are improved. and reliability can be improved.
第1図は本発明の原理的構成図、第2図はレベルシフト
ダイオード挿入による作用を示す説明図。
第3図はレベルシフトダイオードを挿入した本発明回路
の電流駆動特性を示す説明図、第4図は本発明の実施例
構成図、第5図は従来のVCM駆動回路の構成図、第6
図は第5図のVCM駆動回路で生じる不感帯の作用の説
明図、第7図は従来の不感帯抑制方式の説明図である。
第1図中。
l:信号源
2:入力増幅段
3:バッファ段
4:出力段
5ニレベル変換器
Q+ 、Qz 、Qs : )ランジスタD+ 、D
t ニレベルシフト用のダイオードR+ 、Rz 、
R8:抵抗FIG. 1 is a basic configuration diagram of the present invention, and FIG. 2 is an explanatory diagram showing the effect of inserting a level shift diode. FIG. 3 is an explanatory diagram showing the current drive characteristics of the circuit of the present invention in which a level shift diode is inserted, FIG. 4 is a configuration diagram of an embodiment of the present invention, FIG. 5 is a configuration diagram of a conventional VCM drive circuit, and FIG.
This figure is an explanatory diagram of the effect of the dead zone generated in the VCM drive circuit of FIG. 5, and FIG. 7 is an explanatory diagram of the conventional dead zone suppression method. In Figure 1. l: Signal source 2: Input amplification stage 3: Buffer stage 4: Output stage 5 Two-level converter Q+, Qz, Qs: ) transistor D+, D
t diode for two-level shift R+, Rz,
R8: Resistance
Claims (1)
ぼ相当する電圧を生じるレベルシフトダイオードを、出
力段の前段のトランジスタ回路の出力部に挿入してその
出力電位を上昇させ、上記出力段トランジスタ回路のベ
ース・エミッタ間電圧を補償することにより、不感帯を
解消したことを特徴とするモータ駆動回路。A level shift diode that generates a voltage approximately equivalent to the voltage between the base and emitter of the output stage transistor circuit is inserted into the output section of the transistor circuit in the previous stage of the output stage to increase its output potential. - A motor drive circuit characterized by eliminating the dead zone by compensating the emitter voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61137878A JP2672943B2 (en) | 1986-06-13 | 1986-06-13 | Motor drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61137878A JP2672943B2 (en) | 1986-06-13 | 1986-06-13 | Motor drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62296790A true JPS62296790A (en) | 1987-12-24 |
JP2672943B2 JP2672943B2 (en) | 1997-11-05 |
Family
ID=15208802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61137878A Expired - Fee Related JP2672943B2 (en) | 1986-06-13 | 1986-06-13 | Motor drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2672943B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5311069A (en) * | 1991-09-06 | 1994-05-10 | Silicon Systems, Inc. | Driver circuitry for commutated inductive loads |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5791679A (en) * | 1980-11-25 | 1982-06-07 | Yokogawa Hokushin Electric Corp | Protective circuit for power control element |
-
1986
- 1986-06-13 JP JP61137878A patent/JP2672943B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5791679A (en) * | 1980-11-25 | 1982-06-07 | Yokogawa Hokushin Electric Corp | Protective circuit for power control element |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5311069A (en) * | 1991-09-06 | 1994-05-10 | Silicon Systems, Inc. | Driver circuitry for commutated inductive loads |
Also Published As
Publication number | Publication date |
---|---|
JP2672943B2 (en) | 1997-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3990020A (en) | DC linear power amplifier | |
KR970703555A (en) | Voltage regulator | |
JPS62296790A (en) | Motor driving circuit | |
JP2533201B2 (en) | AM detection circuit | |
JPH06180332A (en) | Current detection circuit | |
US4272709A (en) | Circuit for controlling the drive of motor | |
KR900007414B1 (en) | Speed control system for dc motor | |
JPH0191689A (en) | Motor driving power supply device | |
JPS6227639B2 (en) | ||
JP3065098B2 (en) | Brushless DC motor drive circuit | |
JPH02113314A (en) | Constant voltage device | |
JPH0610412Y2 (en) | DC constant voltage circuit | |
JP3060585B2 (en) | Pulse width modulation circuit | |
JPH06140700A (en) | Semiconductor light-emitting element driving circuit | |
JP3092244B2 (en) | Amplifier circuit | |
JP2617123B2 (en) | Stabilized DC power supply circuit | |
JPS6229218A (en) | Starting circuit | |
JPS6049369B2 (en) | push-pull amplifier circuit | |
JPH04147305A (en) | Constant current driving circuit | |
JPH1169790A (en) | Switching power source | |
JPS6218979Y2 (en) | ||
JPH09305904A (en) | Bias current setting circuit | |
KR930008802B1 (en) | Ignition device | |
JP2568847Y2 (en) | Motor drive circuit | |
JPS6263319A (en) | Circuit for detecting current of inductive load |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |