JPS6228854A - メモリプロテクト方式 - Google Patents
メモリプロテクト方式Info
- Publication number
- JPS6228854A JPS6228854A JP16891785A JP16891785A JPS6228854A JP S6228854 A JPS6228854 A JP S6228854A JP 16891785 A JP16891785 A JP 16891785A JP 16891785 A JP16891785 A JP 16891785A JP S6228854 A JPS6228854 A JP S6228854A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address space
- gate
- cpu
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、マルチタスク処理可能な比較的小形のコンピ
ュータシステムに用いて好適なメモリプロテクト方式に
関する。
ュータシステムに用いて好適なメモリプロテクト方式に
関する。
ＣＰＵが直接アクセスできるメモリ空間には制限が有シ
１例えば米国ザイログ社が供給する８ビツトマイクロプ
ロセツサｚ８０では６４にバイト、米国インテル社が供
給する１６ビツトマイクログロセツテｌ８０８８では１
μ（メガ）バイトである。これらマイクロプロセッサが
通常良く知られている。これらのマイクロプロセッサを
使ったうえでメモリ空間を増やす方法には、メモリバン
ク切換えと称される方式の使用が一般的である。この方
式は、ＣＰＵがアクセスできるメモリ空間を多重化して
持つことでトータルのメモリ容量を大きくするもので、
ＣＰＵから見えるアドレス空間はあくまでもそのＣＰ
Ｕがもつ最大空間（Ｚ８０では６４にバイト、１８０８
６では１Ｍバイト）である。このために後述するような
いろいろな不都合が生じる。
１例えば米国ザイログ社が供給する８ビツトマイクロプ
ロセツサｚ８０では６４にバイト、米国インテル社が供
給する１６ビツトマイクログロセツテｌ８０８８では１
μ（メガ）バイトである。これらマイクロプロセッサが
通常良く知られている。これらのマイクロプロセッサを
使ったうえでメモリ空間を増やす方法には、メモリバン
ク切換えと称される方式の使用が一般的である。この方
式は、ＣＰＵがアクセスできるメモリ空間を多重化して
持つことでトータルのメモリ容量を大きくするもので、
ＣＰＵから見えるアドレス空間はあくまでもそのＣＰ
Ｕがもつ最大空間（Ｚ８０では６４にバイト、１８０８
６では１Ｍバイト）である。このために後述するような
いろいろな不都合が生じる。
第３図にＣＰＵがｔｓｏ８６（Ｉ Ｍバイトのアドレス
空間を持つ）で上位５１２にバイト（アドレス８０００
０ Ｈ−ＦＦＦＦＦＨ）を多重化した実施例におけるア
ドレスマツプが示されている。この例では、メモリバン
ク０〜３を設け、トータルメモリ容量を３Ｍバイトとし
ている。ここで０〜７ＦＦＦ’ＦＨ番地はどのメモリバ
ンクでも共通にアクセスできる空間で、メモリバンクの
切換えルーチンは必ずこの共通のメモリ空間に置くより
にプログラミングするのが普通のメモリ空間に置くよう
にプログラミングするのが普通である。
空間を持つ）で上位５１２にバイト（アドレス８０００
０ Ｈ−ＦＦＦＦＦＨ）を多重化した実施例におけるア
ドレスマツプが示されている。この例では、メモリバン
ク０〜３を設け、トータルメモリ容量を３Ｍバイトとし
ている。ここで０〜７ＦＦＦ’ＦＨ番地はどのメモリバ
ンクでも共通にアクセスできる空間で、メモリバンクの
切換えルーチンは必ずこの共通のメモリ空間に置くより
にプログラミングするのが普通のメモリ空間に置くよう
にプログラミングするのが普通である。
つまｐ、メモリバンクの切換えは出力命令によシ行うも
のとして、このメモリバンクの切換エコマントを実行す
るとただちにメモリバンクを切換えてしまい、ＣＰＵ内
の命令キューの内容とメモリ内の内容が異なるといった
不都合があるためである。また１割込みの処理ルーチン
が入出カドライバール−チンもこの共通アドレス空間に
プログラミングするとソフトウェアが作シ易くなるので
、ＣＰＵがアクセスできるアドレス空間ナベてを多重化
するのではなく、一部分はすべてのバンクで共通にアク
セスできるアドレス空間を設ける方法がとられる。
のとして、このメモリバンクの切換エコマントを実行す
るとただちにメモリバンクを切換えてしまい、ＣＰＵ内
の命令キューの内容とメモリ内の内容が異なるといった
不都合があるためである。また１割込みの処理ルーチン
が入出カドライバール−チンもこの共通アドレス空間に
プログラミングするとソフトウェアが作シ易くなるので
、ＣＰＵがアクセスできるアドレス空間ナベてを多重化
するのではなく、一部分はすべてのバンクで共通にアク
セスできるアドレス空間を設ける方法がとられる。
ところで、多重化された空間が単なるデータエリアとし
て使れる場合には何の問題も発生しないが夫々Ｑメモリ
バンクで異ったプログラムが実行されると、ハードウェ
ア、またはソフトウェアの誤シによシ共通のアドレス空
間にあるメモリの内容を破壊してしまうという不都合が
発生スる。パソコンレベルのコンピュータシステムにお
いてもマルチタスク処理が要求され。
て使れる場合には何の問題も発生しないが夫々Ｑメモリ
バンクで異ったプログラムが実行されると、ハードウェ
ア、またはソフトウェアの誤シによシ共通のアドレス空
間にあるメモリの内容を破壊してしまうという不都合が
発生スる。パソコンレベルのコンピュータシステムにお
いてもマルチタスク処理が要求され。
上記Ｑようなケースもしばしば発生している。
本発明は上述した事情に基づいてなされたものであ夛、
小量のハードウェアを付加することによシメモリ内容の
破壊を防止し、且つセキュリティを得ることの出来るメ
モリプロテクト方式を提供することを目的とする。
小量のハードウェアを付加することによシメモリ内容の
破壊を防止し、且つセキュリティを得ることの出来るメ
モリプロテクト方式を提供することを目的とする。
本発明は、多重化したアドレス空間で実行中のプログラ
ムが共通のアドレス空間をアクセスするときには割込み
を発し、あらかじめ定めであるチェックを実施すること
でメモリ内容の破壊を防止し、又、アクセスされたくな
いアドレスであればそのメモリアクセスを７ボートする
ことでセキュリティが得られる様に構成したものである
。このため、多重化したメモリアドレス空間にプログラ
ムがブランチするときにセットされ、その割込み処理に
先立らセットされるスリップ７０ツブと、このフリップ
フロップが示す状態情報により、そのメモリアクセスｔ
−許可もしくは禁止するゲートと、スリップ７０ツブが
セットされ、且つ特定のメモリアドレス空間をアクセス
するときに割込みを要求する手段とを付加した。
ムが共通のアドレス空間をアクセスするときには割込み
を発し、あらかじめ定めであるチェックを実施すること
でメモリ内容の破壊を防止し、又、アクセスされたくな
いアドレスであればそのメモリアクセスを７ボートする
ことでセキュリティが得られる様に構成したものである
。このため、多重化したメモリアドレス空間にプログラ
ムがブランチするときにセットされ、その割込み処理に
先立らセットされるスリップ７０ツブと、このフリップ
フロップが示す状態情報により、そのメモリアクセスｔ
−許可もしくは禁止するゲートと、スリップ７０ツブが
セットされ、且つ特定のメモリアドレス空間をアクセス
するときに割込みを要求する手段とを付加した。
このことによシ、メモリプロテクトを行なうと共にシス
テムのセキュリティを確保することが出来る。
テムのセキュリティを確保することが出来る。
以下１図面を使用して本発明実施例に関し詳細に説明す
る。第１図に１本発明実施例におけるハードウェア構成
がブロック図で示されている。ここで、１はインテル社
製１６ビツトｃＰＵ１８０８６（以下、単にμＣＰ（Ｊ
Ｊと称する）である。
る。第１図に１本発明実施例におけるハードウェア構成
がブロック図で示されている。ここで、１はインテル社
製１６ビツトｃＰＵ１８０８６（以下、単にμＣＰ（Ｊ
Ｊと称する）である。
２はアドレスラッチ及びアドレス生成回路である。３〜
７はメモリであシ、そのアドレスマツプは第３図に示さ
れたものと同様である。３はアドレス空間Ｏ〜７ＦＦ″
ＦＦＨを持つメモリ、４は多重化されたアドレス空間８
００００ Ｈ−ＦＦＦＦＦＨを持つメモリ、４は多重化
されたアドレス空間８００００ Ｈ−ＦＦＦＦＦ Ｈを
持つ／＜ ｙ りＯＣＤ ） モ！Ｊ ＊５は同じアド
レス空間（８００００Ｈ−ＦＦＦＦＦＨ） ヲ持つバ
ンク１のメモリ、６は同じアドレス空間（８００００Ｈ
５−ＦＦＦＦＦＨ）を持つバンク２のメモリ、７は同じ
アドレス空間（８００００Ｈ−ＦＦＦ’Ｆ’ＦＨ）を持
つバンク３のメモリである。これらメモリ３．４，５，
６．７に対する制御信号（応Ｑ。
７はメモリであシ、そのアドレスマツプは第３図に示さ
れたものと同様である。３はアドレス空間Ｏ〜７ＦＦ″
ＦＦＨを持つメモリ、４は多重化されたアドレス空間８
００００ Ｈ−ＦＦＦＦＦＨを持つメモリ、４は多重化
されたアドレス空間８００００ Ｈ−ＦＦＦＦＦ Ｈを
持つ／＜ ｙ りＯＣＤ ） モ！Ｊ ＊５は同じアド
レス空間（８００００Ｈ−ＦＦＦＦＦＨ） ヲ持つバ
ンク１のメモリ、６は同じアドレス空間（８００００Ｈ
５−ＦＦＦＦＦＨ）を持つバンク２のメモリ、７は同じ
アドレス空間（８００００Ｈ−ＦＦＦ’Ｆ’ＦＨ）を持
つバンク３のメモリである。これらメモリ３．４，５，
６．７に対する制御信号（応Ｑ。
ＣＡＳ及びＷＥ ）は、メモリコントロール回路ＩＱよ
りメモリコントロールｋ 号ＭＣ，、ＭＣ，。
りメモリコントロールｋ 号ＭＣ，、ＭＣ，。
ＭＣ，、ＭＣ，、ＭＣ，として供給される。
８は１６ビツト幅Ｑデータバスで、μＣＰＵｚ及び上記
各メモ’）３＋４ｐ５ｐ６ｐ７はこのバスに共通接続さ
れる。１１は８ビツトの入出力デバイスを接続するため
に設けられる１６ビツトバスと８ビツトバスのバス変換
回路で６る。
各メモ’）３＋４ｐ５ｐ６ｐ７はこのバスに共通接続さ
れる。１１は８ビツトの入出力デバイスを接続するため
に設けられる１６ビツトバスと８ビツトバスのバス変換
回路で６る。
９は、８ビツト幅の入出力デバイス用のバス。
１２は割込みコントローラであり１本発明実施例では、
インテル社製の１８２５９ が使用され、少くとも割
込み入力の１つにメモリコントロール回路１０の出力ん
ｉＣより が接続される。１３１〜１３ｎはその他の入
出力デバイスを示す。
インテル社製の１８２５９ が使用され、少くとも割
込み入力の１つにメモリコントロール回路１０の出力ん
ｉＣより が接続される。１３１〜１３ｎはその他の入
出力デバイスを示す。
冑１図中、 ＩＮＴ−ＲＥＱは割込みコントローラ１
２からμＣＰＵ ２に割込み要求する割込信号を示す。
２からμＣＰＵ ２に割込み要求する割込信号を示す。
第２図は第１図に示したメモリコントロール回路１０の
詳細を示したブロック図である。図においてｋ １０１
及び１０２はアンドゲート。
詳細を示したブロック図である。図においてｋ １０１
及び１０２はアンドゲート。
１０４〜１０６はフリップフロップ、（Ｆ／Ｆ）１θ３
Ｆｉフリツプ７０ツブ１０５ 、１０６出力を入力とす
るデコーダ回路を含むメモリ制御信号発生回路でアシ、
その田方はメモリコントロール信号ＭＣ，、ＭＣ，、Ｍ
Ｃｓ 、 ＭＣｙとしてそれぞれのメモリバンク４，５
，６．７へ供給される。
Ｆｉフリツプ７０ツブ１０５ 、１０６出力を入力とす
るデコーダ回路を含むメモリ制御信号発生回路でアシ、
その田方はメモリコントロール信号ＭＣ，、ＭＣ，、Ｍ
Ｃｓ 、 ＭＣｙとしてそれぞれのメモリバンク４，５
，６．７へ供給される。
同＄Ａ、＄Ｂ、＄ＣはμＣＰＵ１が実行する出力（ＯＵ
Ｔ）命令によって生成される信号であｐ、入出力ボート
としてＡ−Ｂ−０３つのアドレスが定義される。又、ア
ンドゲート１０１にはアドレスの最上位ビット（ＡＤＲ
１９）、メモリリード、今イト信号（ＭＲＤ ＋ ＭＷ
Ｒ，） 、そして７リツグフロツプ１０４のＱ出力が入
力として供給され、ここで論理積条件のとられた出力は
ＭＣ１Ｒとして割込みコントローラ１２へ通知される。
Ｔ）命令によって生成される信号であｐ、入出力ボート
としてＡ−Ｂ−０３つのアドレスが定義される。又、ア
ンドゲート１０１にはアドレスの最上位ビット（ＡＤＲ
１９）、メモリリード、今イト信号（ＭＲＤ ＋ ＭＷ
Ｒ，） 、そして７リツグフロツプ１０４のＱ出力が入
力として供給され、ここで論理積条件のとられた出力は
ＭＣ１Ｒとして割込みコントローラ１２へ通知される。
又、アンドゲート１０２にはアドレスの最上位ビット（
ＡＤＲ１９）及びフリップフロップ１０４のＱ出力が供
給され、ここで論理積条件のとられた結果はメモリコン
トロール（８号ＭＣ，としてメモリ３へ供給される。
ＡＤＲ１９）及びフリップフロップ１０４のＱ出力が供
給され、ここで論理積条件のとられた結果はメモリコン
トロール（８号ＭＣ，としてメモリ３へ供給される。
以下１本発明実施例の動作につき詳細に説明する。通常
１ｇ２図に示すクリップ７０ツブ１０４〜１０６はリセ
ット状態にちゃ、メモリコントロール信号ＭＣ，及びＭ
Ｃ，が活性化されている。即ち、μＣＰＵｚ はメモ
リ３，４のトータル１メガバイト容量のメモリアクセス
が可能でちる。μＣＰＵＪがメモリバック切換えコマン
ド（出力命令）を実行することで。フリップ７０ツブ１
０５，１０６のクロック信号（＄Ｃ）を発生させると、
このときのアキエムレータの内容がデータバス９に出力
されているから、ビットｌ及びビット０によジ、７リツ
プ７０ッグ１０５゜１０６がそれぞれセット、リセット
する。今。
１ｇ２図に示すクリップ７０ツブ１０４〜１０６はリセ
ット状態にちゃ、メモリコントロール信号ＭＣ，及びＭ
Ｃ，が活性化されている。即ち、μＣＰＵｚ はメモ
リ３，４のトータル１メガバイト容量のメモリアクセス
が可能でちる。μＣＰＵＪがメモリバック切換えコマン
ド（出力命令）を実行することで。フリップ７０ツブ１
０５，１０６のクロック信号（＄Ｃ）を発生させると、
このときのアキエムレータの内容がデータバス９に出力
されているから、ビットｌ及びビット０によジ、７リツ
プ７０ッグ１０５゜１０６がそれぞれセット、リセット
する。今。
７リツプ７０ツグ１０６のみをセクトしたとする。ここ
でメモ’） ｆｔｆｌＪ御信号発生回Ｗ５１θ３は以下
に示す論理でデコードするものとする。
でメモ’） ｆｔｆｌＪ御信号発生回Ｗ５１θ３は以下
に示す論理でデコードするものとする。
ＭＣ，＝ｘｏｓ△１０６△Ａ Ｄ Ｒ，。
ＭＣ，＝１ｏｓ△１０６△Ａ、ＤＲ，，９ＭＣ，＝ｘｏ
ｓ△１０６△ＡＤＲ，。
ｓ△１０６△ＡＤＲ，。
Ｍｃ、 ＝ Ｊ ｏ ｓ△１０６△ＡＤＲ，。
上述した場合においては、メモリコントロール信号ＭＣ
５が活性となり、μＣＰ［ＪＪ はメモリ３及び５の
１Ｍバイトのアクセスが可能となる。
５が活性となり、μＣＰ［ＪＪ はメモリ３及び５の
１Ｍバイトのアクセスが可能となる。
プログラムの実行が０〜７ＥＥＦＦＨのアドレス空間だ
けであればこの状態のままでμＣＰＵＪは８００００Ｈ
〜Ｆ Ｆ Ｆ Ｂ’ Ｆ Ｈまで自由にアクセスできる
。プログラムの実行を多重化されたアドレス空間８００
００ Ｈ−ＦＦ’ＦＦＦＨに移すとき、ブランチ命令の
直前にフリップフロップ１０４をセットする。（出力命
令によリセット信号＄Ａを発生）フリップフロップ１０
４がセットされると、アンドゲート１０２が閉じ、メモ
リコントロール信号ＭＣ，は不活性とな）、メモリ３は
アクセス不可能になる。μＣＰＵＪ が全バンク共通
のアドレス空間をアクセスしようとすると、アンドゲー
ト１０ノが開き１割込みコントローラ１２に対し割込み
要求信号ＭＣｘＲを発生する。割込みコントローラ１２
はμＣＰＵｚ に対し割込み要求（ＩＮＴ−ＲＥＱ
）を行う。
けであればこの状態のままでμＣＰＵＪは８００００Ｈ
〜Ｆ Ｆ Ｆ Ｂ’ Ｆ Ｈまで自由にアクセスできる
。プログラムの実行を多重化されたアドレス空間８００
００ Ｈ−ＦＦ’ＦＦＦＨに移すとき、ブランチ命令の
直前にフリップフロップ１０４をセットする。（出力命
令によリセット信号＄Ａを発生）フリップフロップ１０
４がセットされると、アンドゲート１０２が閉じ、メモ
リコントロール信号ＭＣ，は不活性とな）、メモリ３は
アクセス不可能になる。μＣＰＵＪ が全バンク共通
のアドレス空間をアクセスしようとすると、アンドゲー
ト１０ノが開き１割込みコントローラ１２に対し割込み
要求信号ＭＣｘＲを発生する。割込みコントローラ１２
はμＣＰＵｚ に対し割込み要求（ＩＮＴ−ＲＥＱ
）を行う。
μＣＰＵｚ は割込みアクノリッジサイクルで７リツ
プ７０ツブ１０４のリセット信号（＄Ｂ）を発生し、フ
リップフロップ１０４をリセットする。これによル共通
のアドレス空間にプログラムされた割込み処理ルーチ／
は正常に実行でき。
プ７０ツブ１０４のリセット信号（＄Ｂ）を発生し、フ
リップフロップ１０４をリセットする。これによル共通
のアドレス空間にプログラムされた割込み処理ルーチ／
は正常に実行でき。
アクセスチェックが可能となる。メモリバンク切換ルー
チンを含む共通のドライバルーチンる）の呼び出しはン
７トウエア割込み命令（ＩＮＴ、ｈ）により行う、この
ときはアクセスチェックは行わずに単に７リツブ７ｏツ
ブ１θ４のリセット信号＄Ｂの発生だけを行う、いずれ
の場合も多重化されたアドレス空間にリターンするとき
には、フリップフロップ１０４をセットしてからリター
ンする。
チンを含む共通のドライバルーチンる）の呼び出しはン
７トウエア割込み命令（ＩＮＴ、ｈ）により行う、この
ときはアクセスチェックは行わずに単に７リツブ７ｏツ
ブ１θ４のリセット信号＄Ｂの発生だけを行う、いずれ
の場合も多重化されたアドレス空間にリターンするとき
には、フリップフロップ１０４をセットしてからリター
ンする。
以上のように、 ｌｆｉりて全バンク共通のアドレス空
間をアドレスした場合には割込みを発生することでアク
セスチェックを行い、約束どおｐソフトウェア割込み命
令によってアクセスした場合にはアクセスチェックを行
わずにアクセスを許可することでマルチタスクシステム
等におけるセキエリチーを確保することが可能になる。
間をアドレスした場合には割込みを発生することでアク
セスチェックを行い、約束どおｐソフトウェア割込み命
令によってアクセスした場合にはアクセスチェックを行
わずにアクセスを許可することでマルチタスクシステム
等におけるセキエリチーを確保することが可能になる。
以上説明の様に、メモリの１部アドレス空間を多重化し
て持つ（メモリバンク方式）ことでメモリ容量を大きく
したシステムにおいて、多重化していないアドレス空間
に共通のサービスルーチン（ＢＩＯ８等）をプログラミ
ングし、多重化したアドレス空間には夫々に異ったアプ
リケージ鄭ンプログラムをロードし笑行する（マルチタ
スク＆マルチジ！ブ処理）ときに、ハードウェアまたは
ン７トウエアの娯ｐにより所定０手続きを踏まずに共通
のアドレス空間をアクセスしようとしたとき割込＋を発
生することによシ、メモリＱ保護を行うとともにシステ
ムのセキエリチーを確保することが出来る。
て持つ（メモリバンク方式）ことでメモリ容量を大きく
したシステムにおいて、多重化していないアドレス空間
に共通のサービスルーチン（ＢＩＯ８等）をプログラミ
ングし、多重化したアドレス空間には夫々に異ったアプ
リケージ鄭ンプログラムをロードし笑行する（マルチタ
スク＆マルチジ！ブ処理）ときに、ハードウェアまたは
ン７トウエアの娯ｐにより所定０手続きを踏まずに共通
のアドレス空間をアクセスしようとしたとき割込＋を発
生することによシ、メモリＱ保護を行うとともにシステ
ムのセキエリチーを確保することが出来る。
第１図は木兄ＢＡが採用されるコンピュータシステムの
構成例を示すブロック図、第２図は本発明Ｑ爽施例を示
すブロック図、第３図は木兄ＩＨＩｃおいて使用される
メモリのアドレスマツプを示す図である。 １・・・マイクロブロセツ？（μＣＰＵ）、 、？・・
・アドレスラッチ色アドレス生成回路、３〜７・・・メ
モリ％ ＩＱ・・・メモリ二ントロール回路、１θ１゜
１θ２・・・アンドゲート、１０３・・・メモリ制御信
号発生回路、１０４〜１０６・・・７リツブ７０ツブ。
構成例を示すブロック図、第２図は本発明Ｑ爽施例を示
すブロック図、第３図は木兄ＩＨＩｃおいて使用される
メモリのアドレスマツプを示す図である。 １・・・マイクロブロセツ？（μＣＰＵ）、 、？・・
・アドレスラッチ色アドレス生成回路、３〜７・・・メ
モリ％ ＩＱ・・・メモリ二ントロール回路、１θ１゜
１θ２・・・アンドゲート、１０３・・・メモリ制御信
号発生回路、１０４〜１０６・・・７リツブ７０ツブ。
Claims (1)
- メモリアドレス空間の１部を多重化することによりトー
タルメモリ容量を拡大使用するコンピュータシステムに
おいて、上記多重化したメモリアドレス空間にプログラ
ムがブランチするときにセットされ、その割込み処理に
先立ちリセットされるフリップフロップと、このフリッ
プフロップが示す状態情報によりそのメモリアクセスを
許可、もしくは禁止する第１のゲートと、上記フリップ
フロップ出力ならびに特定のアドレス信号を入力として
得、特定のメモリアドレス空間をアクセスするとき割込
みを要求する第２のゲートとを具備して成ることを特徴
とするメモリプロテクト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16891785A JPS6228854A (ja) | 1985-07-31 | 1985-07-31 | メモリプロテクト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16891785A JPS6228854A (ja) | 1985-07-31 | 1985-07-31 | メモリプロテクト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6228854A true JPS6228854A (ja) | 1987-02-06 |
Family
ID=15876950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16891785A Pending JPS6228854A (ja) | 1985-07-31 | 1985-07-31 | メモリプロテクト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6228854A (ja) |
-
1985
- 1985-07-31 JP JP16891785A patent/JPS6228854A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5991858A (en) | Multi-user data processing system with storage protection | |
| JP2727520B2 (ja) | メモリカード及びその作動方法 | |
| US7631160B2 (en) | Method and apparatus for securing portions of memory | |
| US4038645A (en) | Non-translatable storage protection control system | |
| US6754793B2 (en) | Method for flashing ESCD and variables into a ROM | |
| KR940003325B1 (ko) | 가상 입력/출력 지령의 변환장치 및 방법 | |
| US5305460A (en) | Data processor | |
| US5907862A (en) | Method and apparatus for the sharing of a memory device by multiple processors | |
| JP4945053B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
| US4184201A (en) | Integrating processor element | |
| US4050094A (en) | Translator lookahead controls | |
| EP0109504A2 (en) | Protection system for storage and input/output facilities and the like | |
| US4794515A (en) | Protection of data in a multiprogramming data processing system | |
| JP3072706B2 (ja) | データ保護装置及びコンピュータ・システム | |
| US4493025A (en) | Digital data processing system using unique means for comparing operational results and locations at which such results are to be stored | |
| US20050108488A1 (en) | Programme-controlled unit | |
| CA1075366A (en) | System for controlling address keys under interrupt conditions | |
| EP1713000A1 (en) | Memory protection system | |
| JPS62245353A (ja) | Ｅｅｐｒｏｍのデ−タ書換え防止回路 | |
| JPS6228854A (ja) | メモリプロテクト方式 | |
| JPS62160554A (ja) | メモリの不正アクセス防止装置 | |
| JPH03141446A (ja) | メモリ保護回路 | |
| JPS6250863B2 (ja) | ||
| JPS595496A (ja) | メモリプロテクト方式 | |
| KR920002829B1 (ko) | 메모리 액세스 제어 시스템 |