JPS62285550A - Throughput control system in transmission right control - Google Patents
Throughput control system in transmission right controlInfo
- Publication number
- JPS62285550A JPS62285550A JP61128033A JP12803386A JPS62285550A JP S62285550 A JPS62285550 A JP S62285550A JP 61128033 A JP61128033 A JP 61128033A JP 12803386 A JP12803386 A JP 12803386A JP S62285550 A JPS62285550 A JP S62285550A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- throughput
- transmission
- line
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 claims description 15
- 230000004913 activation Effects 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000002620 method output Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、各々が入力源につながる複数の回線からの情
報を統計的多重化手法により多重化する多重化方式に関
するものであり、更に詳しくは、複数の入力源が、一つ
のバス或いは通信回線を用いて他の回路或いはシステム
へ情報を転送する際、該バス或いは通信回線に対する各
入力源の使用権を、送信権制御回路によって制御する送
信権制御方式に関するものである。[Detailed Description of the Invention] 3. Detailed Description of the Invention [Field of Industrial Application] The present invention provides a multiplexing method that multiplexes information from a plurality of lines, each connected to an input source, using a statistical multiplexing method. More specifically, when multiple input sources transfer information to other circuits or systems using one bus or communication line, each input source's right to use the bus or communication line is This invention relates to a transmission right control method controlled by a transmission right control circuit.
従来複数の低速入力回線からの情報を多重化し、一本の
高速回線に出力する多重化方式としては、高速の出力回
線の帯域を時分割し、この分割されたチャネルを用いて
入力回線からの情報を周期的に高速の出力回線に出力す
る時分割多重化方式と、入力回線に発生する有意な情報
のみを検出し、高速な出力回線の空き状態にその有意情
報を出力する統計的多重化方式とがある。Conventional multiplexing methods that multiplex information from multiple low-speed input lines and output it to a single high-speed line time-divide the bandwidth of the high-speed output line, and use these divided channels to multiplex information from the input line. A time division multiplexing method that periodically outputs information to a high-speed output line, and a statistical multiplexing method that detects only significant information that occurs on an input line and outputs that significant information to an idle high-speed output line. There is a method.
この両方式を比較した場合、前者の時分割多重化方式に
おいては出力回線の情報を周期的に高速出力回線上に出
力する方式のため、比較的簡易なハードウェアにより実
現できるものの情報源において無意味な情報をも転送す
るため出力回線の有効な利用が図れないという欠点があ
った。Comparing these two methods, the former time-division multiplexing method outputs information on the output line periodically onto the high-speed output line, so although it can be realized with relatively simple hardware, it is not an information source. Since meaningful information is also transferred, there is a drawback that the output line cannot be used effectively.
一方、後者の統計的多重化方式においては、入力回線か
らの有意な情報のみを高速出力回線に出力するため出力
回線の利用効率の向上が図れるという利点がある。On the other hand, the latter statistical multiplexing method has the advantage that only significant information from the input line is output to the high-speed output line, thereby improving the utilization efficiency of the output line.
従来の統計的多重化装置では、第７図に示すように、低
速な入力回線部ＬＵから複数の送信要求が同時に発生し
た場合、この送信要求を回線選択制御回路Ｓにより選択
し、選択された入力回線部ＬＵに送信指示を与えること
により、出力回線の制御を行う回線制御回路Ｍへの競合
制御を行っている。この回線選択制御回路Ｓにおける選
択論理としては送信要求の要求発生順に選択するＦＩＦ
○（Ｆｉｒｓｔ ｉｎ Ｆｉｒｓｔ ｏｕｔ）等の方式
が考えられる。In the conventional statistical multiplexing device, as shown in FIG. 7, when multiple transmission requests are generated simultaneously from the low-speed input line unit LU, the transmission requests are selected by the line selection control circuit S, and the selected By giving a transmission instruction to the input line unit LU, competition control is performed on the line control circuit M that controls the output line. The selection logic in this line selection control circuit S is an FIF that selects transmission requests in the order in which they occur.
Possible methods include ○ (First in First out).
しかし、従来の回線選択制御回路Ｓにおいては、各入力
源毎の単位時間あたりの出力情報量（これを入力源毎の
スループットとここでは呼ぶ）とは無関係に入力源から
の送信要求を受は付けるため・一つの入力源からの突発
的な情報の発生により、出力回線を専有され他の入力源
からの情報が転送テキない状態に陥るという欠点があっ
た。However, the conventional line selection control circuit S cannot accept transmission requests from input sources regardless of the amount of output information per unit time for each input source (herein referred to as throughput for each input source).・The sudden generation of information from one input source has the disadvantage that the output line is monopolized and information from other input sources cannot be transferred.
また、公衆網に従来の統計的多重化装置を用いた場合、
個々の入力源のスループットを制御する手段がないため
、ユーザと網の間でスループ、トをある一定の品質で保
証することが出来ないという欠点があった。Furthermore, when using a conventional statistical multiplexing device in a public network,
Since there is no means to control the throughput of individual input sources, there is a drawback that it is not possible to guarantee a certain quality of throughput between the user and the network.
そこで本発明は、従来の統計的多重化方式における出力
回線の有効利用という利点を゛活かしつつ、従来の統計
的多重化装置により実現できなかった各入力源毎のスル
ープット制御を可能とし、出力回線の特定入力源による
専有を防止し、予め定められた入力源毎のスループット
を一定の品質で提供可能にすることを解決すべき問題点
としている。Therefore, the present invention makes it possible to control the throughput for each input source, which was not possible with conventional statistical multiplexers, while taking advantage of the effective use of output lines in the conventional statistical multiplexing system. The problem to be solved is to prevent the input source from being monopolized by a specific input source, and to make it possible to provide a predetermined throughput for each input source with a constant quality.
従って、本発明の目的は、上述のことを可能にする送信
権制御におけるスループット制御方式を提供することに
ある。Therefore, an object of the present invention is to provide a throughput control method in transmission right control that makes the above possible.
上記問題点を解決するため、本発明では、複数の入力源
と出力回線の間にスループット制御回路を設け、このス
ループット制御回路のなかの送信権制御回路に、前記複
数の入力源に送信要求線を介して並列接続された第１の
スループット制御回路（平均スループット制御回路）と
第２のスループット制御回路（最大スループ・ノド制御
回路）を設けた。In order to solve the above problems, in the present invention, a throughput control circuit is provided between a plurality of input sources and an output line, and a transmission right control circuit in this throughput control circuit is provided with a transmission request line for the plurality of input sources. A first throughput control circuit (average throughput control circuit) and a second throughput control circuit (maximum throughput/node control circuit) were provided which were connected in parallel via.
第１のスループット制御回路（平均スループット制御回
路）は、前記送信要求線を介して受付けた入力源からの
送信権要求が、該入力源について予め定めた第１のスル
ープット設定値を超えない場合は、該入力源の送信要求
を許可し、超えることになる場合は、次回からの該入力
源からの送信要求の受付けを禁止し、送信要求のあった
全入力源が、上述のようにして、次回からの送信要求の
受付けを禁止されたとき、第１のスループット制御回路
は、前記Ｎ２のスループット制御回路へ活性化信号を送
出して該スループット制御回路を活性化し、以後、第２
のスループット制御回路（最大スループット制御回路）
は、前記複数の入力源からの送信要求線を介する送信権
要求を受付けることとし、送信要求線を介して受付けた
前記入力源からの送信権要求が、該入力源について予め
定めた第２のスループット設定値を超えない場合は、該
入力源の送信要求を許可し、超えることになる場合は、
次回からの該入力源からの送信要求の受付けを禁止する
ようにする。A first throughput control circuit (average throughput control circuit) is configured to control a first throughput control circuit (average throughput control circuit) when a transmission right request received from an input source via the transmission request line does not exceed a first throughput setting value predetermined for the input source. , allow the transmission request of the input source, and if it exceeds the request, prohibit the reception of transmission requests from the input source from the next time, and all input sources that have received transmission requests, as described above, When reception of the next transmission request is prohibited, the first throughput control circuit sends an activation signal to the N2 throughput control circuit to activate the throughput control circuit.
Throughput control circuit (maximum throughput control circuit)
accepts transmission right requests from the plurality of input sources via the transmission request lines, and the transmission right requests from the input sources accepted via the transmission request lines are transmitted to a second predetermined second input source for the input sources. If the throughput setting is not exceeded, the input source's transmission request is allowed; if it is exceeded,
The reception of transmission requests from the input source from the next time onwards is prohibited.
次に図を参照して本発明の詳細な説明する。 The present invention will now be described in detail with reference to the drawings.
第１図は本発明の一実施例を示すブロック図である。同
図において、■はスループット制御回路、２１〜２には
それぞれ入力回線部、３は回線制御回路、である。FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, 2 is a throughput control circuit, 21 to 2 are input line sections, and 3 is a line control circuit.
第１図に示した実施例は、各入力源の有意情報を検出し
送信要求をスループット制御回路ｌに通知する入力回線
部２１〜２にと、各入力源のスループットを監視しなが
ら平均あるいは最大スループット以下の送信要求のみを
受付けるスループ・ント制御回路１と、高速の図示せざ
る出力回線へスループット制御回路１により送信を許可
された入力源の情報を転送する回線制御回路３から構成
されている。In the embodiment shown in FIG. 1, the input line sections 21 to 2 detect significant information of each input source and notify the throughput control circuit l of a transmission request, and while monitoring the throughput of each input source, the average or maximum It consists of a throughput control circuit 1 that accepts only transmission requests with a throughput or lower, and a line control circuit 3 that transfers information from input sources permitted to be transmitted by the throughput control circuit 1 to a high-speed output line (not shown). .
第２図は、第１図におけるスループット制御回路１の構
成例を示したプロ・ツク図である。このスループット制
御回路１は、送信権制御回路１０とデータバスＢＳとか
らなり、ｋ（≧２）個の入力回線部２１〜２にと送信権
制御回路１０とは送信権制御線ｃ ｌ ｗ ｃ ｋによ
り接続される。また、人力回線部２１〜２にはデータバ
スＢＳとデータ線Ｄ１〜Ｄｋにより接続し、データバス
ＢＳを介して回線制御回路３へ情報を転送する。FIG. 2 is a block diagram showing an example of the configuration of the throughput control circuit 1 shown in FIG. This throughput control circuit 1 consists of a transmission right control circuit 10 and a data bus BS, and the transmission right control circuit 10 is connected to k (≧2) input line sections 21 to 2 through a transmission right control circuit 10 and a data bus BS. connected by k. Further, the human power line units 21 to 2 are connected to a data bus BS and data lines D1 to Dk, and information is transferred to the line control circuit 3 via the data bus BS.
第３図は、第２図における送信権制御回路１０の内部構
成を示したものである。この送信権制御回路１０は、平
均スループット制御回路１１、最大スループ・７ト制御
回路１２およびアドレス変換部１３からなる。FIG. 3 shows the internal configuration of the transmission right control circuit 10 in FIG. 2. The transmission right control circuit 10 includes an average throughput control circuit 11, a maximum throughput control circuit 12, and an address conversion section 13.
ところで入力回線部２１〜２にと送信権制御回路１０と
を結ぶ送信権制御線ｃ１〜ｃｋは、送信権要求線ｃｌｓ
ｘｃｋＳと送信１旨示線ｃｌｒｘｃｋｒからなり、送信
権要求線ｃｌｓ−ｃｋｓは、入力回線部と平均スループ
ット制御回路１１および最大スループット制御回路１２
とマルチに接続している。By the way, the transmission right control lines c1 to ck connecting the input line units 21 to 2 and the transmission right control circuit 10 are the transmission right request lines cls.
xckS and transmission 1 indicating line clrxckr, and the transmission right request line cls-cks is connected to the input line section, the average throughput control circuit 11, and the maximum throughput control circuit 12.
and multiple connections.
また、平均スループット制御回路１１と最大スループッ
ト制御回路１２はアドレス変換部１３とアドレス指示線
Ａ１とＡ２を介して接続しており、さらにアドレス変換
部１３は人力回線部へ送信指示線ｃｌｒｘｃｋｒにより
送信を指示する。平均スループット制御回路１１はウィ
ンド活性化線ＷＯを介して最大スループット制御回路１
３内のウィンド回路１８を活性化する。Furthermore, the average throughput control circuit 11 and the maximum throughput control circuit 12 are connected to an address conversion section 13 via address instruction lines A1 and A2, and the address conversion section 13 also transmits data to the human-powered line section via a transmission instruction line clrxckr. Instruct. The average throughput control circuit 11 is connected to the maximum throughput control circuit 1 via the window activation line WO.
The window circuit 18 in 3 is activated.
第４図は、第３図における送信権制御回路１０内の平均
スループット制御回路１１の内部構成を示したものであ
る。この平均スループット制御回路１１は、ウィンド回
路１４、選択回路１５、平均スループット判定回路１６
およびアドレス保持部１７からなる。FIG. 4 shows the internal configuration of the average throughput control circuit 11 in the transmission right control circuit 10 in FIG. 3. This average throughput control circuit 11 includes a window circuit 14, a selection circuit 15, and an average throughput determination circuit 16.
and an address holding section 17.
ウィンド回路１４は、それぞれ、送信権要求線（ｉｓ−
ｃｋｓを介して入力回線部と、ウィンド制御線ＷＣを介
して平均スループット判定回路１６と、ウィンド活性化
線ＷＯを介して最大スループット制御回路１２内のウィ
ンド回路１８と接続している。ウィンド回路１４は、予
め設定されたスループット値を越えた入力口線部対応の
送信要求を、平均スループット判定回路１６からの指示
によりディスエーブル（不能化）する。The window circuits 14 each have a transmission right request line (is-
It is connected to the input line section via the cks, the average throughput determination circuit 16 via the window control line WC, and the window circuit 18 in the maximum throughput control circuit 12 via the window activation line WO. The window circuit 14 disables transmission requests corresponding to input ports exceeding a preset throughput value in response to an instruction from the average throughput determination circuit 16.
また、ウィンド回路１４は同時に発生した送信要求がウ
ィンド回路１４で全てディスエーブルされた場合、ウィ
ンド活性化線ＷＯを介して最大スループット制御回路１
２のウィンド回路１８を活性化する。ウィンド回路１４
でディスエーブルされなかった送信要求は、選択回路１
５により選択され、選択された入力回線アドレスがアド
レス線ＡＤを介して平均スループット判定回路１６およ
びアドレス保持部１７へ転送される。In addition, when the window circuit 14 disables all the transmission requests generated at the same time, the window circuit 14 connects the maximum throughput control circuit 1 via the window activation line WO.
The second window circuit 18 is activated. Window circuit 14
Send requests that were not disabled in Selection Circuit 1
5, and the selected input line address is transferred to the average throughput determination circuit 16 and the address holding section 17 via the address line AD.
選択回路１５より入力回線アドレスが転送された平均ス
ループット判定回路１６は、該アドレス情報をもとにこ
の送信要求により入力回線のスループットが予め設定さ
れたスループット値を越えるか否かを判定する。The average throughput determination circuit 16 to which the input line address is transferred from the selection circuit 15 determines whether or not the throughput of the input line exceeds a preset throughput value due to this transmission request based on the address information.
このスループット値を越えた場合は、ウィンド制御線Ｗ
Ｃを介してウィンド回路１４に対して該入力回線の次回
以降の送信要求をディスエーブルすることを指示する。If this throughput value is exceeded, the window control line W
It instructs the window circuit 14 via C to disable subsequent transmission requests for the input line.
アドレス保持部１７は選択回路１５から転送された入力
回線アドレスをアドレスｗＡＡ１によりアドレス変換部
１３へ転送する。The address holding section 17 transfers the input line address transferred from the selection circuit 15 to the address conversion section 13 using the address wAA1.
ウィンド回路１４および平均スループット判定回路１６
内の送信カウンタｓ２はクロック、ｖ！Ｔを介して周期
信号により初期化される。Window circuit 14 and average throughput determination circuit 16
The transmission counter s2 in the clock, v! It is initialized by a periodic signal via T.
第５図は、第３図における送信権制御回路１゜内の最大
スループット制御回路１２の内部構成を示したものであ
る。この最大スループット制御回路１２は、ウィンド回
路１８、選択回路１５、最大スループット判定回路１９
およびアドレス保持部１７からなる。ウィンド回路１８
は、それぞれ、送信権要求線ｃｌｓｘｃｋｓを介して人
力回線部と、ウィンド制御線ＷＣを介して最大スループ
ット判定回路１９と、ウィンド活性化線ＷＯを介して平
均スループット制御回路１１内のウィンド回路１４と接
続している。FIG. 5 shows the internal configuration of the maximum throughput control circuit 12 within the transmission right control circuit 1° in FIG. This maximum throughput control circuit 12 includes a window circuit 18, a selection circuit 15, and a maximum throughput determination circuit 19.
and an address holding section 17. Window circuit 18
are connected to the human power line unit via the transmission right request line clsxcks, to the maximum throughput determination circuit 19 via the window control line WC, and to the window circuit 14 in the average throughput control circuit 11 via the window activation line WO. Connected.
ウィンド回路１８は、平均スループット制御回路１１か
らの活性化信号をウィンド活性化線ＷＯを介して受信し
た場合のみ、入力回線部からの送信要求を受信する。活
性化したウィンド回路１８は、予め設定されたスループ
ット値を越えた入力口線部対応の送信要求を、最大スル
ープット判定回路１９からの指示によりディスエーブル
する。The window circuit 18 receives a transmission request from the input line section only when it receives an activation signal from the average throughput control circuit 11 via the window activation line WO. The activated window circuit 18 disables the transmission request corresponding to the input port exceeding the preset throughput value in response to an instruction from the maximum throughput determination circuit 19.
ウィンド回路１８でディスエーブルされなかった送信要
求は、選択回路１５により選択され、この入力回線アド
レスがアドレス線ＡＤを介して最大スループット判定回
路１９およびアドレス保持部１７へ転送される。選択回
路１５より入力回線アドレスが転送された最大スループ
ット判定回路１９は、該アドレス情報をもとにこの送信
要求により入力回線のスループットが予め設定されたス
ループ・ノド値を越えるか否かを判定する。Transmission requests that have not been disabled by the window circuit 18 are selected by the selection circuit 15, and their input line addresses are transferred to the maximum throughput determination circuit 19 and the address holding section 17 via the address line AD. The maximum throughput determination circuit 19, to which the input line address is transferred from the selection circuit 15, determines based on the address information whether or not the throughput of the input line exceeds a preset sloop/node value due to this transmission request. .
このスループット値を越えた場合は、ウィンド制御線Ｗ
Ｃを介し・てウィンド回路１８に対して該入力回線の次
回以降の送信要求をディスエーブルすることを指示する
。アドレス保持部１７は選択回路１５から転送された入
力回線アドレスをアドレス線Ａ２によりアドレス変換部
１３へ転送する。If this throughput value is exceeded, the window control line W
It instructs the window circuit 18 via C to disable subsequent transmission requests on the input line. Address holding section 17 transfers the input line address transferred from selection circuit 15 to address conversion section 13 via address line A2.
ウィンド回路１８および最大スループット判定回路１９
内の送信カウンタＳ２はクロック線Ｔを介して周期信号
により初期化される。Window circuit 18 and maximum throughput determination circuit 19
A transmission counter S2 within the clock line T is initialized by a periodic signal via a clock line T.
第６図は、平均あるいは最大スループット制御回路１１
．１２内の平均あるいは最大スループット判定回路の内
部構達を示したものである。これらスループット判定回
路は、制御部Ｓ１、送信カウンタＳ２）スループット設
定テーブルＳ３および判定回路Ｓ４からなる。FIG. 6 shows the average or maximum throughput control circuit 11.
．． 12 shows the internal structure of the average or maximum throughput determining circuit in No. 12. These throughput determination circuits include a control section S1, a transmission counter S2, a throughput setting table S3, and a determination circuit S4.
制御部Ｓ１は選択回路１５から人力回線アドレスをアド
レス線入りを介して受信すると、このアドレスを用いて
送信カウンタＳ２およびスループット設定テーブルＳ３
を索引する。When the control unit S1 receives the manual line address from the selection circuit 15 via the address line input, the control unit S1 uses this address to control the transmission counter S2 and the throughput setting table S3.
index.
この索引結果を判定回路Ｓ４で比較し、この送信要求に
よりスループット設定テーブルＳ３に予め設定されたス
ループット値を越える場合は、制御部Ｓ１がウィンド制
御線ＷＣを介してウィンド回路１４あるいは１８に対し
該入力回線の次回以降の送信要求をディスエーブルする
ことを指示する。送信カウンタＳ２は索引される毎にカ
ウンタを更新する。制御部Ｓ１はクロック線Ｔを介して
周期信号を受信すると送信カウンタを初期化する。This index result is compared in the judgment circuit S4, and if the transmission request exceeds the throughput value preset in the throughput setting table S3, the control section S1 sends the window control signal to the window circuit 14 or 18 via the window control line WC. Instructs to disable subsequent transmission requests on the input line. The transmission counter S2 updates the counter every time it is indexed. When the control unit S1 receives the periodic signal via the clock line T, it initializes the transmission counter.
このようにして送信権制御回路ｌＯに設けられた平均ス
ループット制御回路１１および最大スループット制御回
路１２において、予め設定されたスループット値と送信
カウンタＳ２を比較し、このスループット値を越えた入
力回線部の送信要求をこれらスループット制御回路内の
ウィンド回路によりディ不エーブルすること、また、送
信カウンタおよびウィンド回路のディスエーブル状態を
周期的に初期化することにより、周期内の平均あるいは
最大送信数が制御可能となる。In this way, the average throughput control circuit 11 and the maximum throughput control circuit 12 provided in the transmission right control circuit 10 compare a preset throughput value with the transmission counter S2, and the input line portion exceeding this throughput value is The average or maximum number of transmissions within a cycle can be controlled by disabling transmission requests by the window circuit in these throughput control circuits and by periodically initializing the disable state of the transmission counter and window circuit. becomes.
また、平均スループット制御回路１１において受付けた
送信要求の全てが該回路内のウィンド回路でディスエー
ブルされる時のみ、最大スループット制御回路１２の、
ウィンド回路が活性化するという論理により、平均スル
ープットに満たぬ入力回線からの送信要求が優先できる
。また、平均スループットに満たぬ入力回線からの送信
要求が無い時、最大スループットまでの送信要求を受は
付けることにより、出力回線の有効利用が図れる。Further, only when all the transmission requests accepted by the average throughput control circuit 11 are disabled by the window circuit in the circuit, the maximum throughput control circuit 12
The logic of activating the window circuit allows priority to be given to transmission requests from input lines that do not meet the average throughput. Furthermore, when there is no transmission request from the input line that does not meet the average throughput, the output line can be used effectively by accepting transmission requests up to the maximum throughput.
第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるスループット制御回路の一構成例を示す
ブロック図、第３図は第２図における送信権制御回路の
構成図、第４図は第３図における平均スループット制御
回路の構成図、第５図は第３図における最大スループッ
ト制御回路１２の構成図、第６図は、第４図、第５図に
おける平均あるいは最大スループット判定回路の構成図
、第７図は回線選択回路を備えた従来の多重化装置を示
すブロック図、である。
符号の説明
１・・・スループット制御回路、２１〜２ｋ・・・入力
回線部、３・・・回線制御回路、Ｃ１〜ｃｋ・・・送信
権制御線、Ｄ１〜Ｄｋ・・・データ線、１０・・・送信
権制御回路、ＢＳ・・・データバス、１１・・・平均ス
ループット制御回路、工２・・・最大スループット制御
回路、１３・・・アドレス変換部、ｃｌｓｘｃｋｓ・・
・送信権要求線、ＷＯ・・・ウィンド活性化線、ｃｌｒ
−ｃｋｒ・・・送信指示線、Ａｌ、Ａ２・・・アドレス
指示線、１４・・・平均スループ・７ト制御回路用ウィ
ンド回路、１５・・・選択回路、１６・・・平均スルー
プット判定回路、１７・・・アドレス保持部、ＡＤ・・
・アドレス線、ＷＣ・・・ウィンド制御線、１８・・・
最大スループット制御回路用ウィンド回路、１９・・・
最大スループット判定回路、Ｓｌ・・・制御部、Ｓ２・
・・送信カウンタ、Ｓ３・・・スループット設定テーブ
ル、ｓ４・・・判定回路。
代理人 弁理士 並 木 昭 夫
代理人 弁理士 松 崎 清
笥 ｔＷ
舊 ２■
Ｍ３ 図
第４図
ｇ６ｍ１
丁
宵７ 図FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing an example of the configuration of the throughput control circuit in FIG. 1, and FIG. 3 is a configuration diagram of the transmission right control circuit in FIG. 2. , FIG. 4 is a block diagram of the average throughput control circuit in FIG. 3, FIG. 5 is a block diagram of the maximum throughput control circuit 12 in FIG. 3, and FIG. 6 is a block diagram of the average or maximum throughput control circuit in FIGS. FIG. 7 is a block diagram showing a conventional multiplexing device equipped with a line selection circuit. Explanation of symbols 1... Throughput control circuit, 21-2k... Input line section, 3... Line control circuit, C1-ck... Transmission right control line, D1-Dk... Data line, 10 ... Transmission right control circuit, BS... Data bus, 11... Average throughput control circuit, Engineering 2... Maximum throughput control circuit, 13... Address translation section, clsxcks...
・Transmission right request line, WO...window activation line, clr
-ckr... Transmission instruction line, Al, A2... Address instruction line, 14... Window circuit for average throughput/7t control circuit, 15... Selection circuit, 16... Average throughput determination circuit, 17...Address holding section, AD...
・Address line, WC...Window control line, 18...
Window circuit for maximum throughput control circuit, 19...
Maximum throughput determination circuit, Sl...control unit, S2...
...Transmission counter, S3...Throughput setting table, s4...Judgment circuit. Agent Patent attorney Akio Namiki Agent Patent attorney Kiyoshi Matsuzaki tW 舊 2■ M3 Figure 4 g6m1 Dengyo 7 Figure
Claims (1)
て他の回路或いはシステムへ情報を転送する際、該バス
或いは通信回線に対する各入力源の使用権を、送信権制
御回路によって制御する送信権制御方式において、 前記送信権制御回路は、前記複数の入力源に送信要求線
を介して並列接続された第１のスループット制御回路と
第２のスループット制御回路を含み、 第１のスループット制御回路は、前記送信要求線を介し
て受付けた入力源からの送信権要求が、該入力源につい
て予め定めた第１のスループット設定値を超えない場合
は、該入力源の送信要求を許可し、超えることになる場
合は、次回からの該入力源からの送信要求の受付けを禁
止し、送信要求のあった全入力源が、上述のようにして
、次回からの送信要求の受付けを禁止されたとき、第１
のスループット制御回路は、前記第２のスループット制
御回路へ活性化信号を送出して該スループット制御回路
を活性化し、 以後、第２のスループット制御回路は、前記複数の入力
源からの送信要求線を介する送信権要求を受付けること
とし、送信要求線を介して受付けた前記入力源からの送
信権要求が、該入力源について予め定めた第２のスルー
プット設定値を超えない場合は、該入力源の送信要求を
許可し、超えることになる場合は、次回からの該入力源
からの送信要求の受付けを禁止するようにしたことを特
徴とする送信権制御におけるスループット制御方式。 ２）特許請求の範囲第１項記載の送信権制御におけるス
ループット制御方式において、周期信号により前記第１
および第２の各スループット制御回路を周期的に初期化
することを特徴とする送信権制御におけるスループット
制御方式。[Claims] 1) When a plurality of input sources transfer information to other circuits or systems using one bus or communication line, each input source's right to use the bus or communication line is transmitted. In the transmission right control method, the transmission right control circuit includes a first throughput control circuit and a second throughput control circuit connected in parallel to the plurality of input sources via transmission request lines. , the first throughput control circuit is configured to control the transmission right of the input source if the transmission right request received from the input source via the transmission request line does not exceed a first throughput setting value predetermined for the input source. If the number of transmission requests exceeds the limit, the reception of transmission requests from the input source from the next time is prohibited, and all input sources that have received transmission requests will accept transmission requests from the next time as described above. If you are prohibited from accepting
The throughput control circuit sends an activation signal to the second throughput control circuit to activate the throughput control circuit, and thereafter, the second throughput control circuit receives transmission request lines from the plurality of input sources. If the transmission right request received from the input source via the transmission request line does not exceed a second throughput setting value predetermined for the input source, the transmission right request from the input source is accepted via the transmission request line. 1. A throughput control method in transmission right control, characterized in that the transmission request is permitted, and if the number exceeds the limit, reception of the next transmission request from the input source is prohibited. 2) In the throughput control method for transmission right control according to claim 1, the first
and a second throughput control method in transmission right control characterized by periodically initializing each throughput control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61128033A JPS62285550A (en) | 1986-06-04 | 1986-06-04 | Throughput control system in transmission right control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61128033A JPS62285550A (en) | 1986-06-04 | 1986-06-04 | Throughput control system in transmission right control |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62285550A true JPS62285550A (en) | 1987-12-11 |
Family
ID=14974852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61128033A Pending JPS62285550A (en) | 1986-06-04 | 1986-06-04 | Throughput control system in transmission right control |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62285550A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03184451A (en) * | 1989-12-14 | 1991-08-12 | Yamatake Honeywell Co Ltd | Communication interface |
-
1986
- 1986-06-04 JP JP61128033A patent/JPS62285550A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03184451A (en) * | 1989-12-14 | 1991-08-12 | Yamatake Honeywell Co Ltd | Communication interface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866702A (en) | Star topology local area network | |
| US5898694A (en) | Method of round robin bus arbitration | |
| WO2000027136A1 (en) | High performance crossbar switch | |
| JPS60250799A (en) | Electric communication switching circuit network and its operating method | |
| JP2005322223A (en) | Computer system | |
| US4995032A (en) | Label-switching and control interface for asynchronous fast-packet switching | |
| IE861600L (en) | Telecommunications exchange | |
| US4672604A (en) | Time slot polling arrangement for multiple stage time division switch | |
| JP2991046B2 (en) | Master-slave communication method | |
| JPH05216688A (en) | Decision-logic method for allocating common resource | |
| US7698485B2 (en) | Round-robin bus protocol | |
| US6301623B1 (en) | Computer network with a plurality of identically addressed devices | |
| JPS62285550A (en) | Throughput control system in transmission right control | |
| JPH0239144B2 (en) | ||
| US7254139B2 (en) | Data transmission system with multi-memory packet switch | |
| JPH09321768A (en) | Atm exchange | |
| JPS6298842A (en) | Packet switching system | |
| JPS6045864A (en) | Transferring of infromation between microcomputers in systememploying no central processing control | |
| JPS6228917B2 (en) | ||
| JP2742239B2 (en) | Data communication method between nodes | |
| KR100223227B1 (en) | Multi-plexer for isdn lim board | |
| JPH06303250A (en) | Atm switch system | |
| KR950005639B1 (en) | Packet processing pspdn private line | |
| JPS6348031A (en) | Centralized exchange system | |
| JPS63244946A (en) | Time-division multiplexing transmission system |