JPS62279643A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS62279643A JPS62279643A JP61124001A JP12400186A JPS62279643A JP S62279643 A JPS62279643 A JP S62279643A JP 61124001 A JP61124001 A JP 61124001A JP 12400186 A JP12400186 A JP 12400186A JP S62279643 A JPS62279643 A JP S62279643A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- oxide film
- platinum
- lead
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 239000005355 lead glass Substances 0.000 claims abstract description 12
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910021339 platinum silicide Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 30
- 229910052697 platinum Inorganic materials 0.000 abstract description 15
- 239000011521 glass Substances 0.000 abstract 4
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 239000010931 gold Substances 0.000 description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- -1 electromigration Chemical class 0.000 description 1
- 150000002611 lead compounds Chemical class 0.000 description 1
- JGLNNORWOWUYFX-UHFFFAOYSA-N lead platinum Chemical compound [Pt].[Pb] JGLNNORWOWUYFX-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は半導体装置のパッシベーション膜の形成方法
等の製造方法の改良に関するものである。Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] This invention relates to improvements in manufacturing methods such as methods for forming passivation films of semiconductor devices.
第２図は従来技術により形成された高信頼度シリコン小
信号ダイオードを示したものである。図において、（１
）はＮ型半導体基板、（２）はＮ型半導体基板（１）上
に形成された酸化膜、（３）は酸化膜（２）の選択拡散
効果を利用して、半導体基板（１）とは反対の不純物を
拡散した、Ｐ型拡教層、（４）は、チ六′ンネルの発生
や、容量の低減を図るために形成したパンシベーション
層で、一般には鉛ガラス層が使用される。（６）は、パ
ッシベーション層（４）中に形成されたコンタクト孔、
（７１） Ｈコンタクト孔（６）中に電極金属（図示せ
ず）とコンタクト孔（６）との接触抵抗を小さ°くする
ために形成された白金シリサイド層、 （７２）はバ
ンシペーション層（４）中の鉛と白金とが反応して形成
された白金と鉛との化合物である。FIG. 2 shows a high reliability silicon small signal diode formed according to the prior art. In the figure, (1
) is an N-type semiconductor substrate, (2) is an oxide film formed on the N-type semiconductor substrate (1), and (3) is a semiconductor substrate (1) using the selective diffusion effect of the oxide film (2). (4) is a P-type expansion layer in which opposite impurities are diffused, and (4) is a pansivation layer formed to generate channels and reduce capacitance, and a lead glass layer is generally used. . (6) is a contact hole formed in the passivation layer (4);
(71) A platinum silicide layer formed in the H contact hole (6) to reduce the contact resistance between the electrode metal (not shown) and the contact hole (6), (72) a bancipation layer ( 4) It is a compound of platinum and lead formed by the reaction of lead and platinum in it.
上記のような方法にて形成されたものにおいては、コン
タクトホール（６）に多層金電極を使用して電極金属が
形成されるが、この電極金属とコンタクトホール（６つ
孔との接触抵抗を下げるために、一般に白金を蒸着して
白金シリサイド化することになる。七ころが、パッシベ
ーション層（４）トして形成した鉛ガラス層中の鉛と、
蒸着した白金とが反応して、パッシベーション層（４）
表面に鉛と白金との導電性の化合物が形成され、この化
合物は凹凸状となり、表面状態が荒れることになる。In the method formed by the above method, the electrode metal is formed using a multilayer gold electrode in the contact hole (6), but the contact resistance between this electrode metal and the contact hole (6 holes) is In order to lower the temperature, platinum is generally vapor-deposited and platinum silicided.
The passivation layer (4) is formed by reacting with the deposited platinum.
A conductive compound of lead and platinum is formed on the surface, and this compound becomes uneven, resulting in a rough surface condition.
従来の高信頼度シリコン小信号ダイオードでは、パッシ
ベーション層上に導電性で且つ荒い表面状態の鉛と白金
の化合物が形成され、リークの原因となったり、表面の
凹凸により、写真製版を続けることが不可能となつる、
などの問題点があった。In conventional high-reliability silicon small-signal diodes, a conductive lead-platinum compound with a rough surface is formed on the passivation layer, causing leaks and surface irregularities that make it difficult to continue photolithography. It becomes impossible,
There were problems such as:
本発明は上記の様な問題点を解消するためになされたも
ので、白金と鉛との化合物を形成することなく、白金シ
リサイド層を形成することができる半導体装置の製造方
法を得ることを目的とする。The present invention was made to solve the above-mentioned problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that can form a platinum silicide layer without forming a compound of platinum and lead. shall be.
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は、半導体基板上
にパッシベーション層として鉛ガラスを形成する工程と
、上記鉛ガラスに第１のコンタクトホールを関口する工
程と、上記鉛ガラス表面にＣＶＤ酸化膜を形成する工程
と、上記鉛ガラス層を上記ＣＶＤ膜で完全に覆うように
上記ＣＶＤ酸化膜に上記第１のコンタクトホールよりも
小さい第２のコンタクトホールを形成する工程、及び上
ＥＨ２のコンタクトホールに白金シリサイド層を形成す
る工程とからなるものである。[Means for Solving the Problems] A method for manufacturing a semiconductor device according to the present invention includes a step of forming lead glass as a passivation layer on a semiconductor substrate, and a step of forming a first contact hole in the lead glass. , forming a CVD oxide film on the surface of the lead glass, and forming a second contact hole smaller than the first contact hole in the CVD oxide film so as to completely cover the lead glass layer with the CVD film. and forming a platinum silicide layer in the contact hole of the upper EH2.
〔作用］
この発明における半導体の製造方法は、パッシベーショ
ン層上にＣＶＤ酸化膜を形成し、パッシベーション層を
完全にＣＶＤ酸化膜で被覆することにより、白金とパッ
シベーション膜中の鉛との接触を防止し、白金と鉛との
化合物が生成されることを防止でき、リークの原因や、
表面の凹凸による写真製版が不可能になることが防止さ
れる。[Function] The semiconductor manufacturing method of the present invention prevents contact between platinum and lead in the passivation film by forming a CVD oxide film on the passivation layer and completely covering the passivation layer with the CVD oxide film. , can prevent the formation of platinum and lead compounds, which can cause leaks,
This prevents photoengraving from becoming impossible due to surface irregularities.
以下本発明の実施例を高信頼度シリコン小信号ダイオー
ドについて説明する。第１図（ａ）において、（１）￥
ｄＮ型半導体基板、（２）はＮ型半導体基板（１）上く
形成された酸化膜、（３）は酸化膜（２）の選択拡散効
果を利用して半導体基板（１）とは反対の不純物を拡散
したＰ型拡散層、（４）はチャンネルの発生や、容・量
の低減を図るためく形成したパッシベーション層で一般
には鉛ガラス層が使用される。（５）は鉛ガラス層の鉛
と後述する白金シリサイド層（７）の白金との反応をお
さえるために形成されたＣＶＤ酸化膜、（６）はコンタ
クト孔、（７）Ｈコンタクト孔（６）と電極金属との接
触抵抗を小さくするためく形成された白金シリサイド層
を示す。次に、電極金属を形成する場合について説明す
る。高信頼度の半導体装置を得るためには一般に電極金
属として金を使用するが、金を血痰電極金属としてシリ
コン上や酸化膜上に形成すると金とシリコン（酸化膜）
との密着力が弱いこと、Ａｕは低温で容易にシリコン中
に拡散することなどにより、バリアメタルを金とシリコ
ンの間に形成する。これを第１図（ｂ）で説明する。図
において、（８）はこの様な目的のために形成されたパ
リアメクルで一般にｌ−１：Ｔｉ−Ｗが使用される。Embodiments of the present invention will be described below with reference to a highly reliable silicon small signal diode. In Figure 1 (a), (1) ¥
dN-type semiconductor substrate, (2) is an oxide film formed on the N-type semiconductor substrate (1), and (3) is an oxide film formed on the semiconductor substrate (1) using the selective diffusion effect of the oxide film (2). The P-type diffusion layer (4) in which impurities are diffused is a passivation layer formed to generate a channel and reduce the capacitance and amount, and a lead glass layer is generally used. (5) is a CVD oxide film formed to suppress the reaction between lead in the lead glass layer and platinum in the platinum silicide layer (7) (described later), (6) is a contact hole, (7) H contact hole (6) This figure shows a platinum silicide layer formed to reduce the contact resistance between the metal and the electrode metal. Next, the case of forming electrode metal will be explained. Gold is generally used as an electrode metal to obtain highly reliable semiconductor devices, but when gold is used as an electrode metal on silicon or an oxide film, a combination of gold and silicon (oxide film) is formed.
A barrier metal is formed between gold and silicon due to the weak adhesion between gold and silicon and the fact that Au easily diffuses into silicon at low temperatures. This will be explained with reference to FIG. 1(b). In the figure, (8) is a pariah membrane formed for such a purpose, and l-1:Ti-W is generally used.
続いて、主電極金属である金をメッキによって形成する
工程について説明する。（９）は、電極金属部のみにメ
ッキを形成するために電極金属以外の部分を保護したホ
トレジスト膜で一般には、膜厚が厚く高解像力のポジレ
ジストが使用される。（１０）はメッキにより形成され
たＡｕ電極である。Next, a process of forming gold, which is the main electrode metal, by plating will be described. (9) is a photoresist film that protects parts other than the electrode metal in order to form plating only on the electrode metal part, and generally a positive resist with a thick film thickness and high resolution is used. (10) is an Au electrode formed by plating.
続いて第１図（Ｃ）のようＫ、金電極をメッキにより形
成するために使用したホトレジスト膜（９）を除去し、
電極金ＭＥ下部以外のバリアメタルを除去し本発明によ
る半導体装置の形成を終る。Next, as shown in FIG. 1(C), the photoresist film (9) used to form the K and gold electrodes by plating was removed.
The barrier metal other than the lower part of the electrode gold ME is removed to complete the formation of the semiconductor device according to the present invention.
以上に示した様に本発明による高信頼度シリコン小信号
ダイオードの実施例について説明したが、一般的に半導
体装置の故障モードはエレクトロマイグレーション等電
極金属に関するものが多く、信頼性を向上さすために金
などの化学的に安定な金属が使用されている。本発明の
実施例でも説明した様に電極金属として金を使用する場
合は、単独で金を使用するのではなくシリコンや酸化膜
との密着力を向上さすためにバリアメタルを形成したり
、コンタクト孔と電極との接触抵抗を下げるためにコン
タクト孔に白金シリサイド層を形成するか、従来の方法
では確実に白金とパッシベーション膜中の鉛とが反応し
、パンシベーションｆｉ上に黒色で凹凸の激しい導電性
の膜ができ以降の工程を進めることが不可能であったが
、上述のようにこの実施例ではパッシベーション層を完
全ＫｃＶＤ酸化膜で被覆するため、直接白金とパッシベ
ーション膜中の鉛とが反応することもなく、容易に高信
頼度の半導体装置の製造が可能である。As shown above, the embodiment of the highly reliable silicon small signal diode according to the present invention has been described, but in general, failure modes of semiconductor devices are often related to electrode metals such as electromigration, and in order to improve reliability, Chemically stable metals such as gold are used. As explained in the embodiments of the present invention, when using gold as an electrode metal, rather than using gold alone, a barrier metal is formed to improve adhesion with silicon or oxide film, or a contact metal is used. Either a platinum silicide layer is formed in the contact hole to reduce the contact resistance between the hole and the electrode, or the conventional method ensures that the platinum reacts with the lead in the passivation film, resulting in a black and highly uneven surface on the pansivation fi. It was impossible to proceed with the subsequent steps after the formation of a conductive film, but as mentioned above, in this example, the passivation layer is completely covered with a KcVD oxide film, so the platinum and the lead in the passivation film are directly covered. There is no reaction and it is possible to easily manufacture highly reliable semiconductor devices.
本実施例では、高信頼度シリコン小信号ダイオードにつ
いて説明したが、シリコントランジスタ、集積回路等、
全ての半導体装置に応用できるものである。In this example, a highly reliable silicon small signal diode was explained, but silicon transistors, integrated circuits, etc.
This can be applied to all semiconductor devices.
〔発明の効果］
以上の様に本発明によればコンタクト孔に白金シリサイ
ド層を形成する際にパッシベーション膜をＣＶＤ酸化膜
で完全く被覆したもので、パンシベーション膜中の鉛と
白金との反応を防止することができ、高信頼度半導体装
置を得ることができる効果がある。[Effects of the Invention] As described above, according to the present invention, when forming a platinum silicide layer in a contact hole, a passivation film is completely covered with a CVD oxide film, and the reaction between lead and platinum in the pansivation film is prevented. This has the effect of making it possible to prevent the above problems and obtain a highly reliable semiconductor device.
第１図（ａ）〜（ｃ）は本発明の一実施例による半導体
装置を示す断面図、第２図は従来の一実施例による半導
体装置を示す断面図を示す。
図中、（１）はＮ型半導体基板、（２）は酸化膜、（３
）はＰ型拡牧層、 （４）はパッシベーション層、（５
）ｌｄｃｖＤ酸（１１、（６）はコンタクト孔、（７）
は白金シリサイド層、（８）はバリアメタル、（９）は
ホトレジスト膜、（１０）は金電極を示す。
なお、各図中同一符号は同−又は相当部分を示す。1A to 1C are cross-sectional views showing a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view showing a semiconductor device according to a conventional example. In the figure, (1) is an N-type semiconductor substrate, (2) is an oxide film, and (3) is an oxide film.
) is a P-type expansion layer, (4) is a passivation layer, (5
) ldcvD acid (11, (6) is the contact hole, (7)
(8) is a barrier metal, (9) is a photoresist film, and (10) is a gold electrode. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
形成する工程と、上記鉛ガラスに第１のコンタクトホー
ルを開孔する工程と、上記鉛ガラス表面にＣＶＤ酸化膜
を形成する工程と、上記鉛ガラス層を上記ＣＶＤ膜で完
全に覆うように上記ＣＶＤ酸化膜に上記第１のコンタク
トホールよりも小さい第２のコンタクトホールを形成す
る工程、及び上記上記第２のコンタクトホールに白金シ
リサイド層を形成する工程とからなる半導体装置の製造
方法。A step of forming lead glass as a passivation layer on a semiconductor substrate, a step of opening a first contact hole in the lead glass, a step of forming a CVD oxide film on the surface of the lead glass, and a step of forming the lead glass layer. forming a second contact hole smaller than the first contact hole in the CVD oxide film so as to completely cover it with the CVD film; and forming a platinum silicide layer in the second contact hole. A method for manufacturing a semiconductor device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61124001A JPS62279643A (en) | 1986-05-27 | 1986-05-27 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61124001A JPS62279643A (en) | 1986-05-27 | 1986-05-27 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62279643A true JPS62279643A (en) | 1987-12-04 |
Family
ID=14874582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61124001A Pending JPS62279643A (en) | 1986-05-27 | 1986-05-27 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62279643A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004504723A (en) * | 2000-07-17 | 2004-02-12 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Electronic chip component having integrated circuit and method of manufacturing the same |
-
1986
- 1986-05-27 JP JP61124001A patent/JPS62279643A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004504723A (en) * | 2000-07-17 | 2004-02-12 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Electronic chip component having integrated circuit and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6173370A (en) | Semiconductor device and method of producing same | |
| US4682402A (en) | Semiconductor device comprising polycrystalline silicon resistor element | |
| JPS5946107B2 (en) | Manufacturing method of MIS type semiconductor device | |
| JPS6190445A (en) | Semiconductor device | |
| JPS62279643A (en) | Manufacture of semiconductor device | |
| US5723371A (en) | Method for fabricating a thin film transistor having a taper-etched semiconductor film | |
| JPS6388847A (en) | Manupaciure of semiconductor device | |
| JPS6392017A (en) | Manufacture of semiconductor device | |
| JPS633436A (en) | Manufacture of semiconductor device | |
| JP2695812B2 (en) | Semiconductor device | |
| KR950007958B1 (en) | Fabricating method of semiconductor device | |
| KR960006339B1 (en) | Fabricating method of semiconductor device | |
| JPS59103355A (en) | Semiconductor device | |
| JPH01268150A (en) | Semiconductor device | |
| JPH073835B2 (en) | Semiconductor device | |
| JPS61228661A (en) | Semiconductor device and manufacture thereof | |
| JPH1154617A (en) | Manufacture of semiconductor device | |
| JPH04717A (en) | Semiconductor device and manufacture thereof | |
| JPS6151943A (en) | Manufacture of semiconductor device | |
| JPH0621053A (en) | Manufacture of semiconductor device | |
| JPS61111573A (en) | Semiconductor device | |
| JPS62262443A (en) | Semiconductor device and manufacture thereof | |
| JPH01155641A (en) | Semiconductor integrated circuit device | |
| JPS6257237A (en) | Method for forming protruded electrode of semiconductor device | |
| JPH03157925A (en) | Manufacture of semiconductor device |