JPS62274906A - High frequency amplifier - Google Patents
High frequency amplifierInfo
- Publication number
- JPS62274906A JPS62274906A JP61118786A JP11878686A JPS62274906A JP S62274906 A JPS62274906 A JP S62274906A JP 61118786 A JP61118786 A JP 61118786A JP 11878686 A JP11878686 A JP 11878686A JP S62274906 A JPS62274906 A JP S62274906A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control circuit
- envelope
- circuit
- voltage control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 31
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 20
- 230000008859 change Effects 0.000 description 9
- 239000010754 BS 2869 Class F Substances 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】 ＝３． 発明の詳細な説明 〔産業上の利用分野〕 本発明は高周波帯の線形増幅器として利用する。[Detailed description of the invention] =3. Detailed description of the invention [Industrial application field] The present invention is used as a linear amplifier in a high frequency band.
本発明は無線送信装置の電力増幅器として利用するに適
する。本発明は電源効率（直流消費電力に対する高周波
出力の効率）の高い高周波増幅器に関するものである。The present invention is suitable for use as a power amplifier for a wireless transmitter. The present invention relates to a high frequency amplifier with high power supply efficiency (high frequency output efficiency with respect to DC power consumption).
従来、高周波帯の増幅器の電源効率を高める方法として
Ｆ級増幅が知られている。これは、増幅器をスイッチン
グ動作するまで高い入力レベルで駆動させ、さらに出力
整合回路に、信号周波数の高調波に対しては短絡もしく
は開放となり、かつ基本信号周波数に対しては整合する
ようなフィルタ回路を接続し、増幅器内部における電圧
と電流の位相を９０度ずらして電力の消費がほとんどな
くなるようにしたものである。Conventionally, class F amplification has been known as a method for increasing the power supply efficiency of high frequency band amplifiers. This drives the amplifier at a high input level until it performs a switching operation, and then uses a filter circuit in the output matching circuit that shorts or opens for harmonics of the signal frequency, but matches for the fundamental signal frequency. is connected, and the phases of the voltage and current inside the amplifier are shifted by 90 degrees so that power consumption is almost eliminated.
この従来回路では、電源効率が一定の値以上であること
が必要であり、このために包絡線成分が時間とともに変
化するような信号の増幅には適さ２＜い欠点があった。This conventional circuit requires power supply efficiency to be above a certain value, and therefore has the disadvantage that it is not suitable for amplifying a signal whose envelope component changes over time.
また、線形増幅が可能な増幅形式としては、Ａ級増幅お
よびＢ級増幅があるが、いずれも包絡線のレベル変化が
大きい場合にはレベルが低い領域において電源効率が低
下する欠点があった。In addition, class A amplification and class B amplification are available as amplification formats capable of linear amplification, but both have the drawback that when the level change of the envelope is large, the power supply efficiency decreases in a low level region.
本発明は、入力信号の包絡線レベルが変化することがあ
り、特に包絡線レベルが低くなる場合にも電源効率が低
下することなく動作する線形増幅器を提供することを目
的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a linear amplifier that operates without deterioration in power supply efficiency even when the envelope level of an input signal may change, especially when the envelope level becomes low.
本発明の第一の発明は、ソース接地またはエミッタ接地
された半導体増幅素子を備えた高周波増幅器において、
この半導体増幅素子の制御電極に印加される入力信号の
包絡線成分を検出する回路と、この回路が検出する包絡
線成分にほぼ比例して上記半導体素子のドレイン電極ま
たはコレクタ電極に印加する電圧を変化させる電圧制御
回路とを備えたことを特徴とする。A first aspect of the present invention is a high frequency amplifier equipped with a source-grounded or emitter-grounded semiconductor amplification element.
A circuit that detects an envelope component of an input signal applied to a control electrode of this semiconductor amplification element, and a voltage that is applied to the drain electrode or collector electrode of the semiconductor element in approximately proportion to the envelope component detected by this circuit. The present invention is characterized by comprising a voltage control circuit that changes the voltage.
本発明の第二の発明は、上記第一の発明の構成に加えて
、入力信号の包絡線成分にほぼ比例して上記半導体素子
の制御電極に印加するバイアス電圧を変化させる第二の
電圧制御回路を備えたことを特徴とする。
。A second invention of the present invention provides, in addition to the configuration of the first invention, a second voltage control that changes the bias voltage applied to the control electrode of the semiconductor element substantially in proportion to the envelope component of the input signal. It is characterized by being equipped with a circuit.
.
第一の電圧制御回路は包絡線成分に比例する制御入力電
圧により制御される半導体可変抵抗素子を含むことがで
きる。The first voltage control circuit can include a semiconductor variable resistance element controlled by a control input voltage proportional to the envelope component.
第一の電圧制御回路は、直流直流変換器を含み、その直
流直流変換器は包絡線成分に比例する制御入力端子に応
じてスイッチング周波数が変化するスイッチング回路を
含むことができる。The first voltage control circuit may include a DC-DC converter, and the DC-DC converter may include a switching circuit whose switching frequency changes in response to a control input terminal proportional to the envelope component.
本発明はドレイン電圧（またはコレクタ電圧）を入力信
号の包絡線レベルに比例して変化させることを最も大き
な特徴とする。これにより、入力信号の包絡線の変化に
よらず動作点を電源利用効率が最も高い点に常に維持で
きるようにしたもので、この点が従来の技術となってい
る。The most significant feature of the present invention is that the drain voltage (or collector voltage) is changed in proportion to the envelope level of the input signal. This makes it possible to always maintain the operating point at the point where the power usage efficiency is highest regardless of changes in the envelope of the input signal, and this point is conventional technology.
第１図は本発明の第一実施例を説明する図であって、図
中符号１は信号入力端子、２は信号出力端子、３は増幅
素子となる電界効果トランジスタ（ＦＥＴ）である。こ
の増幅器はソース接地形である。符号４は包絡線検波器
、５は直流増幅器、６はドレイン電圧制御回路である。FIG. 1 is a diagram illustrating a first embodiment of the present invention, in which reference numeral 1 indicates a signal input terminal, 2 a signal output terminal, and 3 a field effect transistor (FET) serving as an amplification element. This amplifier is a grounded source configuration. Reference numeral 4 is an envelope detector, 5 is a DC amplifier, and 6 is a drain voltage control circuit.
符号７は直流電圧給電端子である。符号８は直流阻止コ
ンデンサ、９は高周波阻止チョーク、１０はゲートバイ
アス給電端子である。ここで、ドレイン電圧制御回路６
には、トランジスタやＰＩＮダイオードを使用して構成
した可変抵抗回路を用いる場合、あるいはスイッチング
レギュレータのスイッチング周波数を可変にすることに
より出力電圧を可変できるようにした電圧可変直流直流
変換回路を用いる場合などがある。このトレイン電圧制
御回路６については後で詳しく説明する。Reference numeral 7 is a DC voltage power supply terminal. Reference numeral 8 is a DC blocking capacitor, 9 is a high frequency blocking choke, and 10 is a gate bias power supply terminal. Here, the drain voltage control circuit 6
For example, when using a variable resistance circuit configured using transistors and PIN diodes, or when using a variable voltage DC/DC converter circuit that can vary the output voltage by changing the switching frequency of a switching regulator. There is. This train voltage control circuit 6 will be explained in detail later.
包絡線検波器４は入力信号の包絡線成分を検出する。こ
の包絡線信号は直流増幅器５により増幅されドレイン電
圧制御回路６に入力される。ドレイン電圧制御回路６は
ＦＥＴ３のドレイン電圧を包絡線信号に比例して変化さ
せる。ここでこのドレイン電圧制御回路６は、入力信号
のレベルが最大のときに直流電圧給電端子７から給電さ
れている電圧がＦＥＴ３のドレインに直接印加され、か
つ入力信号のレベルが零のときにドレイン電圧が零とな
るように設定する。Envelope detector 4 detects the envelope component of the input signal. This envelope signal is amplified by a DC amplifier 5 and input to a drain voltage control circuit 6. The drain voltage control circuit 6 changes the drain voltage of the FET 3 in proportion to the envelope signal. Here, this drain voltage control circuit 6 operates such that when the level of the input signal is maximum, the voltage supplied from the DC voltage supply terminal 7 is directly applied to the drain of the FET 3, and when the level of the input signal is zero, Set so that the voltage is zero.
つぎにＦ Ｅ Ｔ ３の動作点がＢ級増幅となるように
ゲートバイアスを設定し、かつ信号の増幅が負荷線いっ
ばいになるようなドレイン電圧をＦＥＴ３に対して与え
るように直流増幅器５の増幅度を設定する。Next, set the gate bias so that the operating point of the FET 3 becomes Class B amplification, and set the DC amplifier 5 so that the drain voltage is applied to the FET 3 so that the signal amplification reaches the same level as the load line. Set the amplification degree.
このように設定して動作させることにより、ドレイン電
圧の変化と出力信号のレベルの変化量を−・致させるこ
とができる。これにより線形動作が可能となるから、人
力信号のレベルの変化、すなわち入力信号の包絡線の変
化によらず、常に許容できる最大の振幅でＦＥＴをＢ級
増幅器として動作さ−ｌることが可能になる。By operating with these settings, it is possible to match the change in the drain voltage with the amount of change in the level of the output signal. This enables linear operation, allowing the FET to operate as a class B amplifier at the maximum allowable amplitude at all times, regardless of changes in the level of the human input signal, i.e. changes in the envelope of the input signal. become.
第２図は入力信号の包絡線の大きいときと小さいときの
二つのレベルに対応した負荷線と出力波形の様子を示し
たものである。同図かられかるように本発明はドレイン
電圧を制御することにより負荷線を変化させ、信号の包
絡線の変化によらず常に最大の電源効率で増幅動作をす
るようにしたものでこの点に最大の特徴がある。FIG. 2 shows the load line and output waveform corresponding to two levels, one when the envelope of the input signal is large and the other when it is small. As can be seen from the figure, the present invention changes the load line by controlling the drain voltage, so that the amplification operation is always performed at maximum power supply efficiency regardless of changes in the signal envelope. It has the biggest feature.
次に第３図は本発明の第二の実施例を説明する図である
。図中符号１）は高調波阻止フィルタ、１２は基本周波
数同調フィルタ、１３はゲートバイアス電圧制御回路で
ある。符号１５は別の直流増幅器である。Next, FIG. 3 is a diagram illustrating a second embodiment of the present invention. In the figure, reference numeral 1) is a harmonic rejection filter, 12 is a fundamental frequency tuning filter, and 13 is a gate bias voltage control circuit. Reference numeral 15 is another DC amplifier.
第３図に示す回路はＦ級増幅に対応した回路を示してい
る。包絡線検波器４、直流増幅器５、ドレイン電圧制御
回路６は第１図のものと同様である。ゲートバイアス電
圧制御回路１３は入力信号の包絡線の変化に追従してゲ
ート電圧を変化させ、包絡線の各レベルに対してＦ級と
しての動作が良好に行われるように、ＦＥＴ３のバイア
ス電圧を制御する。高調波阻止フィルタ１）は出力信号
の波形を整形し、ＦＥＴに印加される電圧と電流の位相
差が９０度になるように機能する。基本周波数同調フィ
ルタ１２は基本波出力のみが出力されるように機能する
。これら二つのフィルタはＦ級増幅するために必要な基
本回路であり、このように構成された回路を使用し、さ
らに増幅器をスイッチング動作するまで高い入カレベル
で駆動させることにより、論理的には１００％近い効率
を達成できる。The circuit shown in FIG. 3 is a circuit compatible with class F amplification. The envelope detector 4, DC amplifier 5, and drain voltage control circuit 6 are the same as those shown in FIG. The gate bias voltage control circuit 13 changes the gate voltage in accordance with changes in the envelope of the input signal, and adjusts the bias voltage of the FET 3 so that class F operation is performed well for each level of the envelope. Control. The harmonic rejection filter 1) functions to shape the waveform of the output signal so that the phase difference between the voltage and current applied to the FET becomes 90 degrees. The fundamental frequency tuning filter 12 functions so that only the fundamental wave output is output. These two filters are the basic circuits required for class F amplification, and by using a circuit configured in this way and driving the amplifier at a high input level until it performs a switching operation, it is possible to theoretically achieve 100% % efficiency can be achieved.
第１図の説明で述べた動作と同様に本実施例の場合にも
、トレイン電圧制御回路６は、入力信号の包絡線の変化
に追随してドレイン電圧を変化させる。同時にゲートバ
イアス電圧制御回路１３が、同様に入力信号の包絡線の
変化に追随してゲート電圧を変化させる。この結果、第
４図に示すように負荷線とバイアス点は入力信号の包絡
線変化に追随して変化することになる。図では、ゲート
電圧は包絡線が大きいときと小さいとき、それぞれ７ｇ
１、Ｖ９２により、そのためドレインバイアス電圧もそ
れぞれ■、ｏ、Ｖ、Ｈ’になっている。このようにして
包絡線変化によらず定常的にＦ級で増幅動作することが
できる。すなわちＦ級動作にもかかわらず増幅器は線形
増幅器として機能することになる。Similarly to the operation described in the explanation of FIG. 1, in the case of this embodiment as well, the train voltage control circuit 6 changes the drain voltage following the change in the envelope of the input signal. At the same time, the gate bias voltage control circuit 13 similarly changes the gate voltage following the change in the envelope of the input signal. As a result, as shown in FIG. 4, the load line and bias point change following the change in the envelope of the input signal. In the figure, the gate voltage is 7g when the envelope is large and when it is small, respectively.
1 and V92, so the drain bias voltages are also 2, o, V, and H', respectively. In this way, constant class F amplification operation can be performed regardless of envelope changes. In other words, the amplifier functions as a linear amplifier despite class F operation.
以上の説明はＦ級動作についてであったが、入力電力を
過負荷動作まで増大させない場合にはＡ級増幅となるが
、この場合にも同様に入力信号レベルによらず常に負荷
線いっばいに信号を振って増幅することが可能である。The above explanation was about class F operation, but if the input power is not increased to overload operation, it becomes class A amplification, but in this case as well, the load line is always the same regardless of the input signal level. It is possible to wave and amplify the signal.
第５図は本発明第三実施例回路の回路図である。FIG. 5 is a circuit diagram of a third embodiment of the present invention.
この例は増幅素子としてハイポーラトランジスク３を用
いたものである。端子】からトランジスタ３のベースに
与えられる高周波信号の包絡線を包絡線検波器４により
検出し、この出力を直流増幅器５で増幅して、コレクタ
電圧制御回路６に与える。コレクタ電圧制御回路６はト
ランジスタ３のコレクタ電圧を入力高周波信号の包絡線
に比例する値に制御する。この構成により、増幅素子が
バイポーラトランジスタであっても同様に電源効率の高
い増幅器が実現できる。In this example, a hyperpolar transistor 3 is used as the amplification element. An envelope detector 4 detects the envelope of a high-frequency signal applied to the base of the transistor 3 from the terminal 1, and its output is amplified by a DC amplifier 5 and applied to a collector voltage control circuit 6. A collector voltage control circuit 6 controls the collector voltage of the transistor 3 to a value proportional to the envelope of the input high frequency signal. With this configuration, even if the amplification element is a bipolar transistor, an amplifier with high power supply efficiency can be realized.
第６図は本発明を実施するための電圧制御回路６の構成
の一例を示す図である。端子２１には制御入力が上述の
直流増幅器５から与えられる。この制御入力はトランジ
スタ２３のベースに与えられる。FIG. 6 is a diagram showing an example of the configuration of the voltage control circuit 6 for implementing the present invention. A control input is applied to the terminal 21 from the above-mentioned DC amplifier 5. This control input is applied to the base of transistor 23.
トランジスタ２３は可変抵抗器として作用する。端子７
に与えられる電源電圧はこの制御入力にほぼ比例する電
圧として端子２２に送出される。Transistor 23 acts as a variable resistor. terminal 7
The power supply voltage applied to is sent to terminal 22 as a voltage approximately proportional to this control input.
第７図は電圧制御回路６の別の構成例を示す図である。FIG. 7 is a diagram showing another example of the configuration of the voltage control circuit 6.
この例は直流直流変換器を用いたものでその制御精度は
高い。トランス３１の一次側に二つのトランジスタ３２
および３３が、自動発振形のスイッチング素子として接
続される。端子２１に与えられる制御入力により電界効
果トランジスタ３４の特性が変化して、このスイッチン
グ素子の発振周波数を変化させる。トランス３１は一次
側の電圧を昇圧して、その二次側では整流回路３５によ
りこれを整流平滑して直流を得る。この回路により、端
子２１の制御入力にしたがってこの直流直流変換器の動
作発振周波数が変化し、その出力端子２２に送出される
直流電圧を制御入力にほぼ比例するように制御すること
ができる。This example uses a DC-DC converter, and its control accuracy is high. Two transistors 32 on the primary side of the transformer 31
and 33 are connected as automatic oscillation type switching elements. A control input applied to terminal 21 changes the characteristics of field effect transistor 34, changing the oscillation frequency of this switching element. The transformer 31 boosts the voltage on the primary side, and the rectifier circuit 35 rectifies and smoothes the voltage on the secondary side to obtain direct current. With this circuit, the operating oscillation frequency of this DC-DC converter changes according to the control input at the terminal 21, and the DC voltage sent to the output terminal 22 can be controlled so as to be approximately proportional to the control input.
第８図は電圧制御回路６の別の構成例を示す図である。FIG. 8 is a diagram showing another example of the configuration of the voltage control circuit 6.
この例は端子２１に与えられる制御入力を電圧制御発振
器３６の制御電圧として、制御入力電圧に対応する周波
数の発振出力を得る。この発振出力をトランジスタ３７
によるコレクタ接地シングル形チョッパ増幅器の制御信
号とし、その増幅出力を整流回路３５により整流するこ
とにより出力電圧を得る。In this example, the control input applied to the terminal 21 is used as the control voltage of the voltage controlled oscillator 36, and an oscillation output with a frequency corresponding to the control input voltage is obtained. This oscillation output is transferred to the transistor 37
The output voltage is obtained by rectifying the amplified output by the rectifier circuit 35.
第９図はゲートバイアス用の電圧制御回路１３の一例を
示す回路図である。端子旧には直流増幅器１５から制御
入力が与えられる。端子４２には出力電圧が送出される
。この回路は直流差動増幅器４３を備え、端子４５およ
び４６から正負の直流動作電流が供給される。端子４７
には基準電圧Ｖｓが与えられる。この回路により高周波
増幅器の増幅素子の制御電極に一定の直流バイアス電圧
を与えたうえで、そのバイアス電圧の変化分を制御入力
に比例した値とすることができる。FIG. 9 is a circuit diagram showing an example of the voltage control circuit 13 for gate bias. A control input from the DC amplifier 15 is applied to the terminal OLD. An output voltage is sent to terminal 42. This circuit includes a DC differential amplifier 43, and positive and negative DC operating currents are supplied from terminals 45 and 46. terminal 47
is given a reference voltage Vs. With this circuit, it is possible to apply a constant DC bias voltage to the control electrode of the amplification element of the high frequency amplifier, and then make the change in the bias voltage a value proportional to the control input.
第１０図は増幅器の各バイアス形式について、入力信号
レベルに対する増幅効率のシュミレーション結果を示す
図である。図中実線は従来形式によるもの、波線はドレ
イン電圧制御回路としてトランジスタやＰＩＮダイオー
ドを用いて構成した可変抵抗器を適用した場合のもので
、ドレイン制御回路での損失が生じている。一点鎖線は
スイソチンダレギュレータのスイッチング周波数を可変
することにより出力電圧を可変できる電圧可変形の直流
直流変換器（第７図の例）を適用した場合のものであり
、この場合には原理的にはドレイン電圧を損失なしに変
化できる。ここで、Ｖｆｆ１！ＬＸ−、ｖ。FIG. 10 is a diagram showing simulation results of amplification efficiency with respect to input signal level for each bias type of the amplifier. In the figure, the solid line shows the conventional type, and the broken line shows the case where a variable resistor configured using a transistor or a PIN diode is used as the drain voltage control circuit, and loss occurs in the drain control circuit. The one-dot chain line shows the case where a variable voltage DC/DC converter (example in Figure 7) that can vary the output voltage by varying the switching frequency of the Swissinda regulator is applied. The drain voltage can be changed without loss. Here, Vff1! LX-,v.
はそれぞれ出力信号のピーク電圧と直流電圧給電端子７
の給電電圧である。are the peak voltage of the output signal and the DC voltage feed terminal 7, respectively.
is the power supply voltage.
この結果かられかるように、本発明を適用することによ
り、可変抵抗器型のドレイン電圧制御回路を用いた場合
でも、Ａ級増幅でＶ 、−Ｘ／ Ｖ ａが０．２５〜０
．７５の範囲で約１０％の効率改善が達成されている。As can be seen from this result, by applying the present invention, even when using a variable resistor type drain voltage control circuit, V, -X/V a can be reduced from 0.25 to 0 in class A amplification.
．． Approximately 10% efficiency improvement has been achieved in the 75 range.
また、Ｆ級増幅の場合には線形増幅器として機能するよ
うになり、かつその効率はＢ級におけるものよりも２０
％以上良好になっている。ただし、Ｂ級の場合には可変
抵抗器では効率の改善は見られない。しかし、電圧可変
形の直流直流変換器を用いた場合には、Ａ級、Ｂ級、Ｆ
級それぞれについて、従来の場合の最大振幅動作時の効
率を入力信号の包絡線の変化によらず定常的に維持でき
るため高い増幅効率を達成できる。In addition, in the case of class F amplification, it functions as a linear amplifier, and its efficiency is 20% higher than that in class B.
It has improved by more than %. However, in the case of class B, no improvement in efficiency is seen with variable resistors. However, when using a variable voltage DC/DC converter, class A, class B, and F
For each class, high amplification efficiency can be achieved because the efficiency at maximum amplitude operation in the conventional case can be maintained steadily regardless of changes in the envelope of the input signal.
以上の結果から明らかなように、本発明の適用により高
周波増幅器を従来の技術では達成できなかった高い電源
効率で線形増幅動作させることが可能になる。As is clear from the above results, application of the present invention makes it possible to operate a high frequency amplifier in a linear amplification operation with high power supply efficiency that could not be achieved with conventional techniques.
以上説明したように、本発明は従来になく高い効率で線
形増幅することが可能であるため、高周波帯の送信用線
形電力増幅器の低消費電力化を達成する方法とし有効で
ある。大電力送信が必要な放送局用の送信器や消費電力
のきわめて低いことが要求される移動通信用無線装置、
ならびに線形変調を用いるマイクロ波通信用の無線装置
に適用しこれらを小形・経済化・低消費電力化できる利
点がある。As described above, the present invention is capable of linear amplification with higher efficiency than ever before, and is therefore effective as a method for achieving low power consumption of a linear power amplifier for transmission in a high frequency band. Transmitters for broadcasting stations that require high power transmission and mobile communication radio equipment that requires extremely low power consumption.
It also has the advantage that it can be applied to radio equipment for microwave communication using linear modulation, making these devices smaller, more economical, and with lower power consumption.
第１図は本発明の第一実施例回路図。
第２図はこの第一実施例の動作を説明するための負荷線
図と出力波形図。
第３図は本発明の第二実施例回路図。
第４図は第二実施例の動作を説明するための負荷線図と
出力波形図。
第５図は本発明の第三実施例回路の構成図。
第６図は本発明を実施するために使用する電圧制御回路
の構成例を示す図。
第７図は電圧制御回路の別の構成例を示す図。
第８図は電圧制御回路のさらに別の構成例を示す図。
第９図は制御電極に与えるバイアス電圧を制御する電圧
制御回路の構成例を示す図。
第１０図は本発明の効果を示すだめの各バイアス形式に
対する効率のシュミレーション結果を示す図。
１・・・入力端子、２・・・出力端子、３・・・ＦＥＴ
、４・・・包絡線検波器、５・・・直流増幅器、６・・
・ドレイン用またはコレクタ用の電圧制御回路（第一の
電圧制御回路）、７・・・直流電圧給電端子、８・・・
直流阻止コンデンサ、９・・・高周波阻止チョーク、１
０・・・ゲートバイアス給電端子、１）・・・高調波阻
止フィルタ、Ｉ２・・・基本周波数同調フィルタ、１３
・・・ゲートバイアス用の電圧制御回路（第二の電圧制
御回路）、１５・・・直流増幅器、１６・・・第二の電
圧制御回路。
第−実施例
亮 １ 図
兇 ２ 図
肩三尖＠俊ｊ
エ ５ 図
制御回路
九 ６ 図
電圧制御回路
萬 ７ 図
電圧制御回路
九８図
電圧制御回路（ゲートへイ了ス用）
０ ０．２５ ０．５ ０．７５
１ｍａｘ
ｄ
萬 １０ 図FIG. 1 is a circuit diagram of a first embodiment of the present invention. FIG. 2 is a load diagram and an output waveform diagram for explaining the operation of this first embodiment. FIG. 3 is a circuit diagram of a second embodiment of the present invention. FIG. 4 is a load diagram and an output waveform diagram for explaining the operation of the second embodiment. FIG. 5 is a configuration diagram of a circuit according to a third embodiment of the present invention. FIG. 6 is a diagram showing an example of the configuration of a voltage control circuit used to implement the present invention. FIG. 7 is a diagram showing another example of the configuration of the voltage control circuit. FIG. 8 is a diagram showing still another example of the configuration of the voltage control circuit. FIG. 9 is a diagram showing an example of the configuration of a voltage control circuit that controls the bias voltage applied to the control electrode. FIG. 10 is a diagram showing simulation results of efficiency for each bias type, showing the effects of the present invention. 1...Input terminal, 2...Output terminal, 3...FET
, 4... Envelope detector, 5... DC amplifier, 6...
- Voltage control circuit for drain or collector (first voltage control circuit), 7... DC voltage power supply terminal, 8...
DC blocking capacitor, 9...High frequency blocking choke, 1
0... Gate bias power supply terminal, 1)... Harmonic blocking filter, I2... Fundamental frequency tuning filter, 13
... voltage control circuit for gate bias (second voltage control circuit), 15 ... DC amplifier, 16 ... second voltage control circuit. 1. Figure 2. 5. Control circuit 9. 6. Voltage control circuit 7. Voltage control circuit 9. 8. Voltage control circuit (for gate access) 0 0. 25 0.5 0.75
1max d 10 fig.
Claims (4)
素子を備えた高周波増幅器において、 この半導体増幅素子の制御電極に印加される入力信号の
包絡線成分を検出する回路と、 この回路が検出する包絡線成分にほぼ比例して上記半導
体素子のドレイン電極またはコレクタ電極に印加する電
圧を変化させる電圧制御回路とを備えたことを特徴とす
る高周波増幅器。(1) In a high-frequency amplifier equipped with a source-grounded or emitter-grounded semiconductor amplification element, a circuit that detects the envelope component of an input signal applied to the control electrode of the semiconductor amplification element, and an envelope detected by this circuit. A high-frequency amplifier comprising: a voltage control circuit that changes the voltage applied to the drain electrode or collector electrode of the semiconductor element substantially in proportion to the component.
素子を備えた高周波増幅器において、 この半導体増幅素子の制御電極に印加される入力信号の
包絡線成分を検出する回路と、 この回路が検出する包絡線成分にほぼ比例して上記半導
体素子のドレイン電極またはコレクタ電極に印加する電
圧を変化させる第一の電圧制御回路と、 前記包絡線成分にほぼ比例して上記半導体素子の制御電
極に印加するバイアス電圧を変化させる第二の電圧制御
回路と を備えたことを特徴とする高周波増幅器。(2) In a high-frequency amplifier equipped with a source-grounded or emitter-grounded semiconductor amplification element, a circuit for detecting an envelope component of an input signal applied to a control electrode of the semiconductor amplification element; and an envelope detected by this circuit. a first voltage control circuit that changes a voltage applied to the drain electrode or the collector electrode of the semiconductor element substantially in proportion to the envelope component; and a bias voltage applied to the control electrode of the semiconductor element substantially in proportion to the envelope component. A high frequency amplifier characterized by comprising: a second voltage control circuit that changes the voltage.
入力電圧により制御される半導体可変抵抗素子を含む特
許請求の範囲第（２）項に記載の高周波増幅器。(3) The high frequency amplifier according to claim (2), wherein the first voltage control circuit includes a semiconductor variable resistance element controlled by a control input voltage proportional to an envelope component.
その直流直流変換器は包絡線成分に比例する制御入力電
圧に応じてスイッチング周波数が変化するスイッチング
回路を含む特許請求の範囲第（２）項に記載の高周波増
幅器。(4) The first voltage control circuit includes a DC-DC converter,
The high-frequency amplifier according to claim 2, wherein the DC-DC converter includes a switching circuit whose switching frequency changes depending on a control input voltage proportional to an envelope component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61118786A JPH0669002B2 (en) | 1986-05-23 | 1986-05-23 | High frequency amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61118786A JPH0669002B2 (en) | 1986-05-23 | 1986-05-23 | High frequency amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62274906A true JPS62274906A (en) | 1987-11-28 |
| JPH0669002B2 JPH0669002B2 (en) | 1994-08-31 |
Family
ID=14745051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61118786A Expired - Lifetime JPH0669002B2 (en) | 1986-05-23 | 1986-05-23 | High frequency amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669002B2 (en) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01265605A (en) * | 1988-04-15 | 1989-10-23 | Matsushita Electric Ind Co Ltd | Multi-stage output controller |
| JPH02149108A (en) * | 1988-11-30 | 1990-06-07 | Nec Corp | Gate voltage control circuit |
| WO1991000653A1 (en) * | 1989-06-30 | 1991-01-10 | Nippon Telegraph And Telephone Corporation | Linear transmitter |
| US5422598A (en) * | 1992-12-28 | 1995-06-06 | Kabushiki Kaisha Toshiba | High-frequency power amplifier device with drain-control linearizer circuitry |
| JPH07273560A (en) * | 1994-04-01 | 1995-10-20 | Nec Corp | High frequency amplifier |
| WO2002003546A1 (en) * | 2000-06-30 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| WO2002003545A1 (en) * | 2000-06-30 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| US6388530B1 (en) | 1998-12-28 | 2002-05-14 | Nec Corporation | Microwave amplifier implemented by heterojunction field effect transistors |
| JP2002208823A (en) * | 2001-01-10 | 2002-07-26 | Sony Corp | Amplifier circuit |
| US7116946B2 (en) | 2002-10-28 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Transmitter |
| JP2007081561A (en) * | 2005-09-12 | 2007-03-29 | Mitsubishi Electric Corp | Power amplifier and radio communication device |
| US7209715B2 (en) | 2002-07-30 | 2007-04-24 | Matsushita Electric Industrial Co., Ltd. | Power amplifying method, power amplifier, and communication apparatus |
| JP2007215248A (en) * | 2007-05-30 | 2007-08-23 | Sony Corp | Power amplifier and radio communication apparatus using the same |
| EP1861923A2 (en) * | 2005-03-21 | 2007-12-05 | Skyworks Solutions, Inc. | Bias control for reducing amplifier power consumption and maintaining linearity |
| KR100801872B1 (en) | 2006-10-30 | 2008-02-11 | 지씨티 세미컨덕터 인코포레이티드 | Low noise amplifier with improved linearity |
| JP2009296633A (en) * | 2000-11-24 | 2009-12-17 | Qualcomm Inc | Amplifier circuit |
| US7729674B2 (en) | 2007-01-09 | 2010-06-01 | Skyworks Solutions, Inc. | Multiband or multimode receiver with shared bias circuit |
| JP2012004619A (en) * | 2010-06-14 | 2012-01-05 | Mitsubishi Electric Corp | High-frequency amplifying apparatus |
| US8183917B2 (en) | 2010-06-04 | 2012-05-22 | Quantance, Inc. | RF power amplifier circuit with mismatch tolerance |
| JP5131200B2 (en) * | 2007-01-24 | 2013-01-30 | 日本電気株式会社 | Power amplifier |
| JPWO2013031865A1 (en) * | 2011-08-29 | 2015-03-23 | 国立大学法人電気通信大学 | High efficiency power amplifier |
| WO2023153526A1 (en) * | 2022-02-14 | 2023-08-17 | 株式会社村田製作所 | Limiter circuit, and power amplification circuit |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302616C (en) * | 2001-07-06 | 2007-02-28 | 皇家菲利浦电子有限公司 | Communication system and arrangements comprising such a communication system |
| US8428181B2 (en) | 2002-12-02 | 2013-04-23 | Research In Motion Limited | Method and apparatus for optimizing transmitter power efficiency |
| EP2027651B1 (en) * | 2006-06-14 | 2012-12-05 | Research In Motion Limited | Improved control of switcher regulated power amplifier modules |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5723309A (en) * | 1980-07-16 | 1982-02-06 | Sanyo Electric Co Ltd | Electric power amplifying circuit of pulse width modulation system |
-
1986
- 1986-05-23 JP JP61118786A patent/JPH0669002B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5723309A (en) * | 1980-07-16 | 1982-02-06 | Sanyo Electric Co Ltd | Electric power amplifying circuit of pulse width modulation system |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01265605A (en) * | 1988-04-15 | 1989-10-23 | Matsushita Electric Ind Co Ltd | Multi-stage output controller |
| JPH02149108A (en) * | 1988-11-30 | 1990-06-07 | Nec Corp | Gate voltage control circuit |
| WO1991000653A1 (en) * | 1989-06-30 | 1991-01-10 | Nippon Telegraph And Telephone Corporation | Linear transmitter |
| US5251330A (en) * | 1989-06-30 | 1993-10-05 | Nippon Telegraph & Telephone Corporation | Linear transmitter |
| US5422598A (en) * | 1992-12-28 | 1995-06-06 | Kabushiki Kaisha Toshiba | High-frequency power amplifier device with drain-control linearizer circuitry |
| JPH07273560A (en) * | 1994-04-01 | 1995-10-20 | Nec Corp | High frequency amplifier |
| US6388530B1 (en) | 1998-12-28 | 2002-05-14 | Nec Corporation | Microwave amplifier implemented by heterojunction field effect transistors |
| WO2002003546A1 (en) * | 2000-06-30 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| WO2002003545A1 (en) * | 2000-06-30 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| US6650181B2 (en) | 2000-06-30 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| US6873208B2 (en) | 2000-06-30 | 2005-03-29 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| JP2009296633A (en) * | 2000-11-24 | 2009-12-17 | Qualcomm Inc | Amplifier circuit |
| JP4691785B2 (en) * | 2001-01-10 | 2011-06-01 | ソニー株式会社 | Amplifier circuit |
| JP2002208823A (en) * | 2001-01-10 | 2002-07-26 | Sony Corp | Amplifier circuit |
| US7209715B2 (en) | 2002-07-30 | 2007-04-24 | Matsushita Electric Industrial Co., Ltd. | Power amplifying method, power amplifier, and communication apparatus |
| US7116946B2 (en) | 2002-10-28 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Transmitter |
| EP1861923A4 (en) * | 2005-03-21 | 2010-01-06 | Skyworks Solutions Inc | Bias control for reducing amplifier power consumption and maintaining linearity |
| EP1861923A2 (en) * | 2005-03-21 | 2007-12-05 | Skyworks Solutions, Inc. | Bias control for reducing amplifier power consumption and maintaining linearity |
| JP2007081561A (en) * | 2005-09-12 | 2007-03-29 | Mitsubishi Electric Corp | Power amplifier and radio communication device |
| KR100801872B1 (en) | 2006-10-30 | 2008-02-11 | 지씨티 세미컨덕터 인코포레이티드 | Low noise amplifier with improved linearity |
| US7729674B2 (en) | 2007-01-09 | 2010-06-01 | Skyworks Solutions, Inc. | Multiband or multimode receiver with shared bias circuit |
| JP5131200B2 (en) * | 2007-01-24 | 2013-01-30 | 日本電気株式会社 | Power amplifier |
| JP2007215248A (en) * | 2007-05-30 | 2007-08-23 | Sony Corp | Power amplifier and radio communication apparatus using the same |
| US8183917B2 (en) | 2010-06-04 | 2012-05-22 | Quantance, Inc. | RF power amplifier circuit with mismatch tolerance |
| US8400217B2 (en) | 2010-06-04 | 2013-03-19 | Quantance, Inc. | RF power amplifier circuit with mismatch tolerance |
| US8710925B2 (en) | 2010-06-04 | 2014-04-29 | Quantance, Inc. | RF power amplifier circuit with mismatch tolerance |
| JP2012004619A (en) * | 2010-06-14 | 2012-01-05 | Mitsubishi Electric Corp | High-frequency amplifying apparatus |
| JPWO2013031865A1 (en) * | 2011-08-29 | 2015-03-23 | 国立大学法人電気通信大学 | High efficiency power amplifier |
| WO2023153526A1 (en) * | 2022-02-14 | 2023-08-17 | 株式会社村田製作所 | Limiter circuit, and power amplification circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669002B2 (en) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62274906A (en) | High frequency amplifier | |
| US11588513B2 (en) | Integrated RF front end with stacked transistor switch | |
| EP2884586B1 (en) | Intergrated rf front end | |
| US5493255A (en) | Bias control circuit for an RF power amplifier | |
| US5239275A (en) | Amplitude modulator circuit having multiple power supplies | |
| CN101036288B (en) | Dual bias control circuit and its control method | |
| KR20010006525A (en) | Battery life extending technique for mobile wireless applications | |
| KR20040099676A (en) | Fully integrated radio frequency power amplifier with variable bias control | |
| US6624700B2 (en) | Radio frequency power amplifier for cellular telephones | |
| US7288992B2 (en) | Bias circuit for a bipolar transistor | |
| US5757237A (en) | Method for dynamically biasing an amplifier and circuit therefor | |
| EP1348254B1 (en) | Amplifier circuit | |
| CN111030605B (en) | Gain compression compensation circuit of radio frequency power amplifier | |
| JP2689011B2 (en) | Linear transmitter | |
| US4158182A (en) | Low noise oscillator circuit | |
| US4319196A (en) | Temperature compensated wide dynamic range linear envelope detector | |
| AU705429B2 (en) | Bias controller for decreasing bias current supplied to amplifier without sacrifice of distortion | |
| US20030062951A1 (en) | Variable gain mixer/amplifier with fixed DC operating voltage level | |
| JPS62277806A (en) | High frequency amplifier | |
| JPH05259766A (en) | Integrated circuit equipped with variable gain amplifier | |
| US4085389A (en) | Amplitude modulation circuit | |
| US6600344B1 (en) | Predistortion circuit for RF detector | |
| US11114982B2 (en) | Power amplifier circuit | |
| US6331801B1 (en) | RF amplifier system having an improved power supply | |
| US6271737B1 (en) | Communication device with feedback for cancellation of perturbations |