JPS62274770A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の詳細な説明 し産業上の利用分野〕 本発明は半導体装置に関し、特に高速動作を要する半導
体装置に関する。

〔従来の技術〕

従来、半導体装置はプロセス的には１紋細加工技術の進
歩により高速化、高密度化を図ってきており、更にデバ
イス的にも基板電圧発生回路を設け、基板に出力電圧を
印加（基板バイアス）することにより接合容量の低４３
図り、これにより高速動作を可能にしてきた。しかし、
基板電圧発生回路を設けることにより半導体装置非選択
状態の時の消費電力が大きいという欠点が生じる。近年
、消費電力低減化の動きとして現われたＣ　Ｍ　Ｏ８化
の推進により非選択状態の時の消費電力が大きいという
問題が大きくクローズアップしてきた。特に、ＣＭＯ３
半導体装置は半導体装置非選択状態の消費電力は皆無で
あるという事を利点としている事から基板電圧発生回路
で消費される電力が大きいという事は重大な欠点となる
。基板電圧発生回路を設ける半導体装置は次の２つの選
択しかない。

（１）非選択状態の消費電力が大きいという欠点をその
まま残し製品化する。

（２）非選択状もの時、基板電圧発生回路の動作を停止
し消費電力を皆無にする。後で述べるが基板電圧発生回
路を停止させると入力回路が誤動作し、基板電圧発生回
路が安定動作するまでの時間回路動作が不可能になる。

このように（１）　、　（２）の方法のうちどちらかを
選択するにしても欠点が生じる。ここで、基板電圧発生
回路の停止の状態での入力回路の誤動作について図面を
用いて説明する。

第５図は従来の入力回路の一例の回路図である。

この入力回路は、ソースが接地され、ドレインが出力端
子３に接続されゲートに入力信号ＶｌＮが供給され基板
に基板電圧ＶＢ５が供給されるｎチャネル型絶縁ゲート
型電界効果トランジスタ（以下ＩＧＦＥＴと記す）Ｍ５
と、ソースが電源４に接続されドレインが出力端子３に
接続され、ゲートに入力信号ＶＩＮが供給され、基板に
電源電圧ＶＣＣが供給されるｐチャネル型ＩＧＦＥＴＭ
４とで構成されるＣＭＯＳインバータである。

入力信号ＶＩＮから見た入力回路の回路しきい値はｎチ
ャネルＩＧＦＥＴのしきい値電圧をＶＴＮとするとき、
ＶＴＮ十αになる。ここで、αはＭ４゜Ｍ、のトランジ
スタｇｍ比により設定される数値であり、ここではα＝
０．５Ｖとする。

入力信号ＶＩＮは、いわゆるＴＴＬレベルでは、低論理
レベルＶ＋ｔ＝０゜８■ｍａｘ　、高論理レベルＶ　Ｉ
Ｈ＝　２．０　’ｗ’　ｍｉｎというのが一般的な規格
である。つまり、入力電圧が０．８Ｖ以下で低論理、２
、ｌＩＶ以上で高論理を入力回路は検出しなければなら
ない。これを満足するために入力回路のしきい値は（）
、８〜２．０■の間に設定しなければならない。今、入
力回路のしきい値を１．３Ｖに設定する場合を考える。

α−０，５”ｖ’とすると、しきい値電圧■ＴＮを０．
８　Ｖ　（基板電圧〜’ａｓ−２Ｖの場合〉にしなけれ
ばならない。この設計では、ＶＢ５−−２Ｖの時、入力
回路のしきい値は１．３■に設定され、入力規格を満足
するが、Ｖａｓ＝ＯＶ、つまり基板電圧発生回路が停止
した状態ではしきい値電圧ＶＴＮが０，２Ｖに低下する
。

第４図は入力回路のしきい値と基板電圧発生回路の出力
電圧の関係を示す相関図である。

第４図から、基板電圧ｖ、ｓ　−−２Ｖの時Ｖ。Ｎ＝０
．８’ｖ’、基板電圧ＶＢｓ＝ＯＶの時■↑ｘ＝０．２
Ｖであることがわかる。ＶＨ５＝ＯＶになりＶＴＮが０
２Ｖに低下すると、入力回路のしきい値は０．７■にな
り、入力規格を満足しなくなり、入力回路が正常に動作
しなくなる。このように基板電圧発生回路を停止させる
と入力回路が誤動作するという欠点がある。つまり、チ
・・ｌプ非選択時の消費電力をなくするために基板電圧
発生回路を停止させると入力回路が誤動作する。これに
よりチップ非選択から選択状態に切換うても基板電圧発
生回路が安定に動作するまでの時間、入力回路が誤動作
する。また、チップ非選択時も基板電圧発生回路を動作
させるようにすると消費電力がＯにならず性能として池
のＣＭＯ３−ＬＳ　Ｉと比較して性能が劣るという欠点
がある。

〔発明が解決しようとする問題点〕

上述した従来の基板電圧発生回路を設けた半導体装置は
消費電力の問題及び基板電圧発生回路の出力電圧を０■
にしてもチップの非選択から選択までの速度が遅く、そ
の間回路動作不可能であるという欠点がある。

本発明の目的は、基板電圧発生回路を非動作にしても入
力回路が誤動作せず、しかも消費電力を低減できる半導
体装置を提供することにある。

〔問題点を解決するための手段〕 本発明の半導体装置は、半導体基板に電圧を印加するた
めの基板電圧発生回路と、該基板電圧発生回路の動作時
と非動作時にそれぞれ対応して電圧値が変化する入力回
路制御信号を発生する入力回路制御信号発生回路と、ソ
ースが電源に接続しドレインが出力端子に接続しゲート
に入力信号が供給される第１の絶縁ゲート型電界効果ト
ランジスタと、ドレイン及びゲートが前記第１の絶縁ゲ
ート型電界効果トランジスタのドレイン及びゲートにそ
れぞれ接続する第２の絶縁ゲート型電界効果トランジス
タと、ソースが接地されドレインが前記第２の絶縁ゲー
ト型電界効果トランジスタのソースに接続しゲートに前
記入力回路制御信号が供給される第３の絶縁ゲート型電
界効果トランジスタとを半導体基板に有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の回路図である。

この実施例は、半導体基板に電圧を印加するための基板
電圧発生回路１と、この基板電圧発生回路１の動作時と
非動作時にそれぞれ対応して電圧値が変化する入力回路
制御信号ＶＸを発生する入力回路制御信号発生回路２と
、ソースが電源４に接続しドレインが出力端子３に接続
しゲートに入力信号Ｖ１Ｎが供給される第１のＩ　ＧＦ
ＥＴＭ。

と、ドレイン及びゲートが第１のＩＧＦＥＴＭｌのドレ
イン及びゲートにそれぞれ接続する第２のＩ　Ｇ　Ｆ　
Ｅ　Ｔ　Ｍ　２と、ソースが接地されドレインが第２の
ＩＧＦＥＴＭ２のソースに接続しゲートに入力回路制御
信号Ｖｘが供給される第３のＩＧＦＥＴＭ、とを半導体
基板に設けることにより構成されている。

第２図は第１図の入力回路制御信号発生回路の詳細を示
す回路図である。

この回路は、ゲートを接地し、ソースと基板とを基板電
圧発生回路１に接続して基板電圧ＶＢＳに保ち、ドレイ
ンを抵抗Ｒ１を介して電源４に接続したｎチャネル型Ｉ
　Ｇ　Ｆ　Ｅ　Ｔ　Ｍ　６と、ゲートをＩＧＦＥＴＭ６
のドレインに接続し、ソースを接地し、ドレインを抵抗
Ｒ２，Ｒ，を介して電源４に接続するｎチャネル型ＩＧ
ＦＥＴＭ７とから成り、入力回路制御信号Ｖｘは抵抗Ｒ
２とＲ３との接続点から引出される。抵抗Ｒ１〜Ｒ３は
ＩＧＦＥＴで構成しても構わない。

第１図及び第２図に示した回路において、基板電圧Ｖ８
ｓが動作時には一２Ｖ、非動作時には０■となるように
設計し、基板電圧ＶＢＳ−２Ｖに対応してｖｘ＝５ｖ、
基板電圧Ｖ　ａｓ＝　ＯＶに対応してｖ、　＝２．５　
Ｖとなるように設計するものとする。

次に、第２図に示した入力回路制御信号発生回路の動作
について説明する。

まず、基板電圧発生回路１が動作している場合を考える
。このとき、基板電圧ＶＢｓは一２Ｖになっており、Ｉ
ＧＦＥＴＭ６のゲート・ソース間電圧は２Ｖとなる。こ
れによりＩＧＦＥＴＭ６は導通する。ここで抵抗Ｒ，の
値を充分大きく設計することにより接続点すの電位はＶ
Ｂｇ付近になる。これによりＩＧＦＥＴＭ、は非導通と
なり、入力回路制御信号発生回路２の出力電圧、即ち入
力回路制御信号Ｖｘは抵抗Ｒ２を介して電源電圧Ｖｃｃ
と同電位になるまで高められる。即ち、■８＝５Ｖとな
る。

次に、基板電圧発生回路１が非動作の場合を考える。

このとき、基板電圧■Ｂｓは接地電位と同電位になり、
ＩＧＦＥＴＭ６は非導通となり、接続点すの電位は電源
電圧Ｖｃｃになるので、ＩＧＦＥＴＭ７は導通する。こ
こで、抵抗Ｒ２とＲ３の抵抗値は同じに設計し、ＩＧＦ
ＥＴＭ７の抵抗値を抵抗Ｒ２，Ｒ，の抵抗値より充分小
さくすることにより、入力回路制御信号ＶＸの値は抵抗
Ｒ２とＲ８の抵抗分割により１／２Ｖｃｃ、即ち２．５
Ｖになる。ここで、抵抗Ｒ２とＲ３とＩ　Ｇ　Ｆ　Ｅ　
Ｔ　Ｍ　７を貫通する電流の値は、抵抗Ｒ２とＲ１の抵
抗値を変えることにより所望値に設定できる。

次に、第１図に示す実施例の動作について説明する。

第３図は第１図の実施例の動作を説明するための電圧波
形図である。

基板電圧■Ｂｓは動作時−２Ｖ、非動作時Ｏ■、入力回
路制御信号■×はこれに対応して５Ｖ。

２．５■の値となることは前記と同じとする。

まず、基板電圧発生回路１が動作状態である場合を考え
る。

この場合、基板電圧ＶＢ５は一２Ｖであり、これに対応
して入力回路制御信号を■ｘ−５Ｖに設定する。Ｖ　ｘ
　”　５　Ｖに設定することにより、ＩＧＦＥＴＭ３の
ｇｍは、ＩＧＦＥＴＭｌ及びＭ２のｇｍと比較するとき
、ＩＧＦＥＴＭ、のｇｍの方が非常に大きいという関係
を満足するようになる。

この条件を満足することにより接続点ａの電位は０■近
傍により、しきい値ＶＴＮを０．８Ｖに設定することに
より入力回路のしきい値は！、３　Ｖになる。

次に、基板電圧発生回路１が非動作状態である場合を考
える。

基板電圧発生回路１を停止させることにより、基板電圧
ＶＢＳが０■になり、これに対応してＶｘ＝２．５Ｖに
なる。ＶＸが２．５ＶになることによりＩＧＦＥＴＭ、
のｇｍが小さくなり接続点ａの電位はＩＧＦＥＴＭｌ、
Ｍ２　、Ｍ３の抵抗（ｇｍの逆数）比により決定され０
．３〜０．４■程度になるように設定する。ここで、こ
の時のＩＧＦＥＴＭ２．Ｍ、のしきい値ＶＴＮは、Ｖ　
Ｂｓ＝　ＯＶであるため、０．２Ｖになり回路しきい値
は（ＶＴＮ＋α十０．３〜０，４）になり、１．０〜１
．Ｉ　Ｖになり、これにより入力規格０．８〜２゜ＯＶ
に対して十分満足し、入力回路は十分動作する。このよ
うに従来の入力回路にＩ　Ｇ　Ｆ　Ｅ　Ｔ　Ｍ　３を設
け、ＩＧＦＥＴＭ、のｇｍを所望値に設定し、Ｖｘを回
路動作・非動作に対応して電圧値を変化させることによ
り基板電圧発生回路１を停止し、Ｖ　ａｓ＝ＯＶにして
も回路動作を可能にする。

この基板電圧発生回路の動作状態の変化に沿って各電位
が変化するが、これについて第３図を用いて説明する。

基板電圧発生回路１の（動作）→（非動作）→（動作）
の状態の変化に沿って、順に説明する。

まず、−間ｔ。〜ｔ１の間について説明する。

この時間基板電圧発生回路１は動作し、スタンバイ信号
Ｖ　ｓａｙ　＝　５　Ｖ、基板電圧Ｖａｓ＝　　２Ｖと
なり、これに対応してＶｘ＝５Ｖとなる。この状態では
、前にも述べたように、入力回路は正常動作する。時間
ｔ１以降スタンバイ信号Ｖ５Ｂｙを０■にして、基板電
圧発生回路１を停止させ、基板電圧ＶＢｓ＝０■及び電
力を０にして、この基板電圧発生回路１の停止によるＶ
Ｂｓ＝ＯＶに対応し■Ｘ＝２．５Ｖに設定する。この時
間ｔ２〜ｔ４の開先に説明したように回路動作が可能に
なる。

次に、（非動作）→（動作）について説明する。

時間ｔ３以降スタンバイ信号Ｖ　ＳＢＹの電圧がＯ■→
５■に切換わり、基板電圧発生回路１が動作し始め、時
間ｔ４からｔ、の間に基板電圧ＶＢ５がＯＶから一２■
、Ｖｘが２．５Ｖ−５，ＯＶに変わる。時間ｔ５以降Ｖ
　８ｓ＝　−２Ｖ、■×＝５■に安定し、入力回路の動
作は時間１．〜１．の間と同様になる。

このように時間ｔｏ〜ｔ５以降まで本発明を用いること
により入力回路動作が可能になる。ただし、時間ｔ２〜
ｔ４の開動作可能であるが基板電圧Ｖ　ａｓ＝　ＯＶで
あるため、高速動作はできなく、中速動作を行なう。

上記実施例では、ＣＭＯＳインバータ構成の入力回路を
用いて説明したが、デプレッション型ｎチャネルＩＧＦ
ＥＴを第１のＩＧＦＥＴＭ、に使用するエンハンスメン
ト／デプレッション型構成のインバータを入力回路に用
いても本発明は同様に適用できる。

また、入力回路制御信号ＶｘをＶ、　＝２．５　Ｖ及び
ＶＸ＝５Ｖに設定したが、この値は、Ｉ　ＧＦＥＴ　Ｍ
　３のｇｍの大きさを変化させることを説明するための
例示であり、ｇｍの大きさは所望値に設定することがで
きるものである。つまり、ＶＸはＩＧＦＥＴＭ３のｇｍ
の大きさを決める二次要因である。

〔発明の効果〕

以上説明したように本発明は、入力回路にＩＧＦＥＴを
増設し、このＩ　ＧＦＥＴのゲート電圧を基板電圧発生
回路の動作、非動作に対応して変化させることにより基
板電圧発生回路を非動作にしても入力回路が動作するこ
とが可能になるようにしたので、入力回路が誤動作せず
、消費電力が低減できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は第１図の
入力回路制御信号発生回路の詳細を示す回路図、第３図
は本発明の一実施例の動作を説明するための電圧波形図
、第４図は入力回路のしきい値と基板電圧発生回路の出
力電圧の関係を示す相関図、第５図は従来の入力回路の
一例の回路図である。 １・・・基板電圧発生回路、２・・・入力回路制御信号
発生回路、３・・・出力端子、４・・・電源、Ｍ】・・
・第１のＩＧＦＥＴ　（ｐチャネル型）、Ｍ２・・・第
２の１ＧＦＥＴ　（ｎチャネル型）、Ｍ３−第３のＩＧ
ＦＥＴ（ｎチャネル型）、Ｍ４・・・ｐチャネル型ＩＧ
ＦＥＴ、Ｍ５　、Ｍ６　、Ｍ７−ｎチャネル型ＩＧＦＥ
Ｔ−ｖａｓ・・・基板電圧、ＶＣＣ・・・電源電圧、Ｖ
ＩＮ・・・入力信号、Ｖ　ｏ　ｕ　ｔ・・・出力信号、
Ｖ５Ｂｙ・・・スタンバ茅ｌ父 榮左父　　　　宇２習

Claims (1)

【特許請求の範囲】
1. 　半導体基板に電圧を印加するための基板電圧発生回路
   と、該基板電圧発生回路の動作時と非動作時にそれぞれ
   対応して電圧値が変化する入力回路制御信号を発生する
   入力回路制御信号発生回路と、ソースが電源に接続しド
   レインが出力端子に接続しゲートに入力信号が供給され
   る第１の絶縁ゲート型電界効果トランジスタと、ドレイ
   ン及びゲートが前記第１の絶縁ゲート型電界効果トラン
   ジスタのドレイン及びゲートにそれぞれ接続する第２の
   絶縁ゲート型電界効果トランジスタと、ソースが接値さ
   れドレインが前記第２の絶縁ゲート型電界効果トランジ
   スタのソースに接続しゲートに前記入力回路制御信号が
   供給される第３の絶縁ゲート型電界効果トランジスタと
   を半導体基板に有することを特徴とする半導体装置。