JPS62271152A - Testing method for hardware with rom - Google Patents

Testing method for hardware with rom

Info

Publication number
JPS62271152A
JPS62271152A JP61115663A JP11566386A JPS62271152A JP S62271152 A JPS62271152 A JP S62271152A JP 61115663 A JP61115663 A JP 61115663A JP 11566386 A JP11566386 A JP 11566386A JP S62271152 A JPS62271152 A JP S62271152A
Authority
JP
Japan
Prior art keywords
test
rom
software
hardware
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61115663A
Other languages
Japanese (ja)
Inventor
Yoshiaki Nagashima
長島 義明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61115663A priority Critical patent/JPS62271152A/en
Publication of JPS62271152A publication Critical patent/JPS62271152A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To easily conduct the test without replacing a ROM and requiring any special device by adopting a ROM for a processor module to be tested in the hardware test having a ROM only for the common software and for the operating software and test software and applying IPL (initialize program load) the test software into the said module at the test. CONSTITUTION:A ROM is used fro the IPL loader being a common function for the operating software and the test software in a processor module to be tested and the operating system only, and the remaining software is stored in a battery backup memory in the system. In conducting the test, the stored test software is subject to IPL to a tested processor module by the IPL loader being a part of the software in the ROM and a test personnel starts the system from a console, then a test scheduler reads a test scenario sequentially to execute the test program.

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 この発明は、ROMを有するプロセッサ・モジュールの
ROM実装ハードウェアの試験方法に関するものである
Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a method for testing ROM-mounted hardware of a processor module having a ROM.

〔従来の技術〕[Conventional technology]

通常、マイクロプロセッサ・モジュールにおいて試験用
ソフトウェアを作成しハードウェア試験をしようとする
場合には、モジュール内の運用ソフトウェアを試験用ソ
フトウェアに入替えなければならない。運用ソフトウェ
アがROM化されている場合、そのROMを差し替えす
ることなしにハードウェア試験を実施する方法として、
例えば第6図忙示すマイクロコンピュータ開発支援装置
を使用する方法がある。
Normally, when creating test software for a microprocessor module and performing a hardware test, the operating software in the module must be replaced with the test software. If the operating software is stored in ROM, a method for conducting hardware tests without replacing the ROM is as follows:
For example, there is a method using a microcomputer development support device shown in FIG.

図において、24はマイクロコンピュータ支援装置、2
5は装置全体を制御するメイン部、26はユーザー・シ
ステムへ接続されている対象フロセッサ用のプローブ2
7のコントロール及ヒフロセッサ実行時のトレース、メ
モリ及びI10ボートのエミュレーションを行うエミュ
レータ部で、このエミュレータ部26にはエミユレーシ
ョン用メモリが設けられている。装置のソフトウェアと
して、メイン部25にはオペレーティング噌システムと
デバッグ・モニタが格納される。そしてデバッグ・モニ
タは、メモリやIloの簡単なチェックを行うコマンド
を含み、デバッグ用コマンドと、そのデバッグ用コマン
ドを使って作成するデバッグ・プログラム中で、制御の
ために用いる補助コマンドを持っている。また、デバッ
グ・プログラムは、ユーザーの作成するプログラムの実
行制御を行うことができる。28はFROMグログラマ
、29はキーボード、30はCRTディスプレイ、31
はフロッピィディスクである。
In the figure, 24 is a microcomputer support device;
5 is the main part that controls the entire device, and 26 is the probe 2 for the target flosser connected to the user system.
The emulator section 26 is an emulator section that performs the control of No. 7, tracing during execution of the HY processor, and emulation of the memory and I10 port.The emulator section 26 is provided with a memory for emulation. As the software of the device, the main unit 25 stores an operating system and a debug monitor. The debug monitor includes commands for simple checks of memory and Ilo, and has debug commands and auxiliary commands used for control in debug programs created using the debug commands. . Furthermore, the debug program can control the execution of programs created by users. 28 is a FROM programmer, 29 is a keyboard, 30 is a CRT display, 31
is a floppy disk.

次に動作について説明する。まず、第7図のステップ3
2で試験プログラムを作成し、ユーザー・プログラムと
して登録する。次にステップ33でデバッグ・プログラ
ムを作成する。このデバッグ・プログラムでは後で説明
するように、ユーザー・プログラムを呼び出しそれを実
行するプログラムを組む。ステップ34でデバッグ・プ
ログラムを起動することによシ、ステップ35で試験プ
ログラムに従った試験が実行される。
Next, the operation will be explained. First, step 3 in Figure 7
Create a test program in step 2 and register it as a user program. Next, in step 33, a debug program is created. As explained later, this debug program calls the user program and builds a program to execute it. By activating the debug program in step 34, a test according to the test program is executed in step 35.

第8図は、第7図のステップ33で作成したデバッグ・
プログラムの一例を示したフローチャートである。第8
図中のステップ36からステップ43の各ステップが、
デバッグ・プログラム中に記述されたデバッグ用コマン
ドの1つ1つに対応する。まず、ステップ36で試験を
告げるメツセージを表示した後、ステップ37からステ
ップ40で各種前処理を行った後、ステップ41で被試
験プロセッサ・モジュールのメモリの内、ROM9域ヲ
マイクロコンピユ一タ開発支援装置のエミュレーション
・メモリに割当てる。その後、ユーザー〇プログラムで
ある試験プログラムをステップ42でエミュレーション
−メモリに割当てた領域ヘロードし、ステップ43で試
験プログラムを実行する。
Figure 8 shows the debug file created in step 33 of Figure 7.
It is a flowchart showing an example of a program. 8th
Each step from step 36 to step 43 in the figure is
It corresponds to each debug command written in the debug program. First, after displaying a message announcing the test in step 36, various preprocessing is performed in steps 37 to 40, and then in step 41, the ROM9 area of the memory of the processor module to be tested is transferred to microcomputer development support. Allocate to device emulation memory. Thereafter, in step 42, the test program, which is the user program, is loaded into the area allocated to the emulation memory, and in step 43, the test program is executed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来、ROM実装ハードウェアの試験方法は以上のよう
に実行されているので、被試験プロセッサ・モジュール
のROMを差し替えずに、試験ソフトウェアを該当モジ
ュール内に格納して、ハードウェア試験を実施するため
には、プロセッサ開発支援装置が必要で、試験の際に装
置とモジュールとの接続に手間がかかることから、)L
OMを差し替えずに済むメリットが希薄になるほか、複
数の被試験プロセッサモジュールの試験を並行して行う
Kは、高価な装置を残金もそろえなければならないなど
の問題点があった。
Conventionally, the testing method for ROM-mounted hardware has been carried out as described above, so that the test software can be stored in the relevant module and a hardware test can be performed without replacing the ROM of the processor module under test. )L requires a processor development support device, and it takes time to connect the device and module during testing.
In addition to diminishing the advantage of not having to replace the OM, there were also other problems, such as the fact that K, which tests multiple processor modules under test in parallel, required paying for expensive equipment.

この発明は上記のような問題点を解消するためになされ
たもので、ハードウェア試験の際に、試験用ソフトウェ
アを容易に被試験プロセッサ・モジュール内にロードし
、その試験用ソフトウェアを起動することで、特別の装
置を接続することなしに、しかもROMを差し替えるこ
となしに、自動的にハードウェア試験を実現することが
できるROM実装ハードウェアの試験方法を提供するこ
とを目的とする。
This invention was made to solve the above-mentioned problems, and it is possible to easily load test software into a processor module under test and start the test software during hardware testing. An object of the present invention is to provide a method for testing ROM-mounted hardware that can automatically perform a hardware test without connecting a special device or replacing the ROM.

〔問題点を解決するための手段〕[Means for solving problems]

この発明にかかるROM実装ハードウェアの試験方、法
は、被試験プロセッサ・モジュール内の運用ソフトウェ
アと試験用ソフトウェアの共用機能であるI P L 
(In1tialize Program Load 
) o −ダやオペレーティング・システムの部分のみ
をROM化し、残シのソフトウェアの部分は、システム
中のバッテリ・バックアップ付メモリに格納しておく。
The ROM-mounted hardware testing method according to the present invention is based on IPL, which is a shared function of operational software and test software in the processor module under test.
(In1tialize Program Load
) Only the software and operating system parts are stored in ROM, and the remaining software parts are stored in the system's battery-backed memory.

また、試験用ソフトウェアについては、メモリー・チェ
ック等の試験プログラムと、コマンドとパラメータを記
述して行く形で、試験プログラムの取捨選択とその実行
制御を表現した試験シナリオ、及びその試験シナリオに
沿って試験プログラムを起動していく試験スケジューラ
から成る。
In addition, regarding the test software, there is a test scenario that describes the test program such as memory check, commands and parameters, and the selection of the test program and its execution control, and the test scenario that describes the selection of the test program and its execution control. It consists of a test scheduler that starts test programs.

〔作 用〕[For production]

この発明におけるROM実装ハードウェアの試験方法で
は、試験の際、バッテリ・バックアップ付メモリ内に格
納されている試験用ソフトウェアをROM領域のソフト
ウェアの一部であるIPLローダで被試験プロセッサ・
モジュールへIPLし、その後は試験員がコンソールよ
シ起動をかけることで、試験スケジューラが順次試験シ
ナリオを読み出し、試験プログラムを実行していく。運
用時はバッテリ・バックアップ付メモリ内に格納されて
いる運用ソフトウェアを該当プロセッサ・モジュールへ
6らためてIPLする。
In the ROM-mounted hardware testing method of the present invention, during testing, the test software stored in the memory with battery backup is loaded onto the processor under test using an IPL loader that is part of the software in the ROM area.
After IPLing the module, the tester then starts up the console, and the test scheduler sequentially reads out the test scenarios and executes the test program. During operation, the operating software stored in the battery-backed memory is IPLed to the corresponding processor module.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。まず
、第1図はハードウェア試験を実施する被試験プロセッ
サ・モジュールの構成図である。
An embodiment of the present invention will be described below with reference to the drawings. First, FIG. 1 is a configuration diagram of a processor module under test that performs a hardware test.

図において、被試験プロセッサ嗜モジュール(pROC
)lには、バッテリ・バックアップ付メモリユニット(
MMU)2と、試験員コンソール(C8)3が接続され
ている。被試験プロセッサ・モジュール(PROC)1
の内部には、CPU1aとレジデント・メモリとしてR
OM1bとRAM1cがある。ROM1bには、運用ソ
フトウェアと試験用ソフトウェアの共用ソフトウェアで
あるイニシャル[相]プログラム・ローダ4とオペレー
ティング・システム5が格納されている。また、几AM
1cには、試験用ソフトウェアの内、試験スケジューラ
6と試験プログラム7が格納される。
In the figure, the processor under test module (pROC)
)l has a memory unit with battery backup (
MMU) 2 and examiner's console (C8) 3 are connected. Processor module under test (PROC) 1
Inside, there is a CPU 1a and R as resident memory.
There is OM1b and RAM1c. The ROM 1b stores an initial [phase] program loader 4 and an operating system 5, which are shared software for operation software and test software. Also, 几AM
Of the test software, a test scheduler 6 and a test program 7 are stored in 1c.

メモリ・ユニツ)(MMU)2の中には、試験用ソフト
ウェアの内、試験シナリオ8と、先の試験スケジューラ
6の原簿、及び試験プログラム7の原簿が置かれている
In the memory unit (MMU) 2, among the test software, a test scenario 8, an original record of the previous test scheduler 6, and an original record of the test program 7 are placed.

第2図は第1図の試験プログラム7の構成を示したもの
である。図示のように、メモリー・リード9a+メモリ
ー◆ライト9b等のテストコマンドの形にした独立モジ
ュールである試験ルーチンの集合となっている。標準テ
ストコマンド9は、試験の際よく使用されると思われる
ものを予め準備しておくものでsb、この他に試験の必
要に応じて拡張テストコマンド10を作成、追加するこ
とができる。
FIG. 2 shows the configuration of the test program 7 shown in FIG. As shown in the figure, it is a collection of test routines that are independent modules in the form of test commands such as memory read 9a+memory◆write 9b. Standard test commands 9 are prepared in advance that are likely to be used frequently during testing, and in addition to these, extended test commands 10 can be created and added as necessary for testing.

第3図は、第1図の試験シナリオ8の形態を示したもの
である。試験シナリオ8の中は、シナリ第11を時系列
的に並べたものとなっている。シナリ第11の形式は、
まず第2図の試験プログラム7を構成しているテストコ
マンド9,10の選択をテストコマンド、% 11 a
で行い、試験の実行制御のためのフラグ11b1試験結
果の合否通知の際のシナリオ識別コードとして使用され
るエラー・コード11C1そのシナリオの繰返し数を指
示するリピート回数11d及びテストコマンド屑11a
で選択したテストコマンドに関するパラメータのサイズ
11eとパラメータのデータ11f等々の指定を行う。
FIG. 3 shows the form of test scenario 8 in FIG. 1. Test scenario 8 is a chronological arrangement of scenario 11. The 11th format of the scenario is
First, select test commands 9 and 10 that make up test program 7 in Figure 2 as test commands, % 11 a
flag 11b1 for test execution control; error code 11C used as a scenario identification code when notifying test results; repeat count 11d indicating the number of repetitions of the scenario; and test command waste 11a.
Specify the parameter size 11e, parameter data 11f, etc. regarding the test command selected in step.

次に上記実施例の動作を第4図及び第5図を参照しなが
ら説明する。まず、ハードウェア試験を行う手順を第4
図に示す。まず、ステップ12で試験目的にかなった試
験シナリオを作成しておく。
Next, the operation of the above embodiment will be explained with reference to FIGS. 4 and 5. First, the steps for performing hardware testing are explained in step 4.
As shown in the figure. First, in step 12, a test scenario that meets the purpose of the test is created.

そうして準備しておいた試験シナリオと試験スケジュー
ラ及び試験プログラムから成る試験用ソフトウェアをス
テップ13で第1図のバッテリ・バックアップ付メモリ
・ユニット(MMU)2に格納する。その後第4図のス
テップ14で、第1図のROM1b内の共用ソフトウェ
アのイニシャル・プログラム・ローダ4を用い試験スケ
ジューラ6と試験プログラム7を被試験プロセッサ・モ
ジュール(PROC)1の几AM1c上へIPLする。
In step 13, the test software consisting of the test scenario, test scheduler, and test program thus prepared is stored in the battery-backed memory unit (MMU) 2 shown in FIG. Thereafter, in step 14 of FIG. 4, the test scheduler 6 and test program 7 are transferred to the AM 1c of the processor module under test (PROC) 1 using the initial program loader 4 of the shared software in the ROM 1b of FIG. do.

この動作によシ、試験用ソフトウェアの配置が第1図に
ある配置となる。従って、第4図のステップ15で試験
の実行が可能となる。運用状態に戻す場合には、ステッ
プ16.で、運用ソフトウェアをメモリ・ユニット(M
MU)に格納し、ステップ17で試験用ソフトウェアの
場合と同様に運用ソフトウェアをプロセッサ・モジュー
ル(PROC)のRAM上へIPLする。その後、ステ
ップ18でこの運用ソフトウェアを起動する。
As a result of this operation, the test software is placed as shown in FIG. Therefore, the test can be executed at step 15 in FIG. If returning to operational status, step 16. The operational software is stored in a memory unit (M
In step 17, the operating software is IPLed onto the RAM of the processor module (PROC) in the same way as the test software. Thereafter, in step 18, this operational software is started.

次にステップ15の試験の実行に関し、第1図の試験ス
ケジューラ6の処理の流れを中心に第5図に実行フロー
チャートを示す。ステップ19でコンソールよシ起動コ
マンドを投入することで、試験スケジューラが動き出す
。試験スケジューラは、まずステップ20でメモリ・ユ
ニット(MMU)内の試験シナリオを参照して、シナリ
オを順次サーチする。サーチしたシナリオの指示に従い
所定のテストコマンドを次のステップ21で実行し、必
要に応じてステップ22で試験の進捗状況をコンソール
に表示する。以上のステップ20からステップ22を各
シナリオ毎に繰返し、シナリオが終了すればステップ2
3で試験結果の合否通知をコンソールに表示する。
Next, regarding the execution of the test in step 15, an execution flowchart is shown in FIG. 5, focusing on the process flow of the test scheduler 6 in FIG. 1. In step 19, the test scheduler starts operating by inputting a start command to the console. The test scheduler first refers to the test scenarios in the memory unit (MMU) in step 20 and sequentially searches for scenarios. A predetermined test command is executed in accordance with the instructions of the searched scenario in the next step 21, and the progress of the test is displayed on the console in step 22 as necessary. Repeat steps 20 to 22 above for each scenario, and when the scenario is finished, step 2
Step 3 displays the test result pass/fail notification on the console.

なお、上記実施例では試験用ン7トウエアを第1図のバ
ッテリーバックアップ付メモリ・ユニット(MMU)2
に格納したものを示したが、これの代シに70ツピイ・
ディスク等の補助記憶装置に格納しても良い。
In the above embodiment, the test software is a memory unit with battery backup (MMU) 2 shown in FIG.
I have shown what is stored in this, but instead of this it is 70 tsupi.
It may also be stored in an auxiliary storage device such as a disk.

また、上記実施例では、プロセッサ・モジュール単体試
験の場合について説明したが、マルチ・プロセッサ・シ
ステムにおける組合せ試験の場合でも適用できる。
Further, in the above embodiment, the case of a processor module unit test has been described, but the present invention can also be applied to a case of a combination test in a multi-processor system.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、ROMを有するハー
ドウェア試験の被試験プロセッサ・モジュールのROM
化を運用ソフトウェアと試験用ン7トウエアの共用ソフ
トウェア部分のみについて行ない、試験時には試験用ソ
フトウェアを該当モジュール内へI P Lするように
したので、ROMを差し替えることなくかつ特別な装置
を必要としないで、容易に試験を行うことができる。ま
た、試験用ソフトウェアの一部でるる試験シナリオを予
め作成しておくことによ)試験スケジューラが試験シナ
リオに従って自動的にテストコマンドを起動していくの
で、定型的な試験を実現することができる効果がある。
As described above, according to the present invention, the ROM of a processor module under test in a hardware test having a ROM
Since the software is only shared between the operational software and the test software, and the test software is IPL'ed into the corresponding module during the test, there is no need to replace the ROM and no special equipment is required. can be easily tested. In addition, by creating a test scenario in advance as part of the test software, the test scheduler automatically starts test commands according to the test scenario, making it possible to perform routine tests. effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例によるハードウェア試験に
おける被試験プロセッサ・モジュールの構成図、第2図
は試験プログラムの構成図、第3図は試験シナリオの構
成図、第4図は試験手順のフローチャート、第5図は試
験スケジューラによる制御の説明を中心とした試験実行
フローチャート、第6図は従来のプロセッサ・モジュー
ルのハードウェア試験に用いるマイクロコンピュータ開
発支援装置のブロック図、第7図は前記装置を用いた試
験方法に関する試験手順のフローチャート、第8図はデ
バッグ・プログラムの70−チャート例を示す図でるる
。 図において、1は被試験プロセッサφモジュール、1b
はROM、IcはRAM、4はイニシャル・プログラム
・ローダ、5はオペレーティング・特許出願人  三菱
電機株式会社 9:騰準テスFコマン■゛ 1o:旬\キ1号スYゴマ〉ト′ 第4図 第6図 第8図 σ力 手続補正書(自発)
Fig. 1 is a block diagram of a processor module under test in a hardware test according to an embodiment of the present invention, Fig. 2 is a block diagram of a test program, Fig. 3 is a block diagram of a test scenario, and Fig. 4 is a test procedure. 5 is a test execution flowchart mainly explaining control by the test scheduler, FIG. 6 is a block diagram of a conventional microcomputer development support device used for hardware testing of processor modules, and FIG. FIG. 8 is a flowchart of a test procedure regarding a test method using the apparatus, and is a diagram showing an example of a 70-chart of a debug program. In the figure, 1 is the processor under test φ module, 1b
is ROM, Ic is RAM, 4 is initial program loader, 5 is operating/patent applicant Mitsubishi Electric Corporation 9: Temperature test F command Figure 6 Figure 8 σ Power procedural amendment (voluntary)

Claims (2)

【特許請求の範囲】[Claims] (1)マイクロプロセッサとそのマイクロプロセッサに
接続されたROM及びバッテリ・バックアップ付RAM
とを有する被試験プロセッサ・モジュールの試験を行う
ROM実装ハードウェアの試験方法において、前記RO
M実装ハードウェアの試験を行う被試験プロセッサ・モ
ジュール内のROMに運用ソフトウェアと試験用ソフト
ウェアの共用ソフトウェア部分のイニシャル・プログラ
ム・ローダ及びオペレーティング・システムを格納し、
前記ハードウェアの試験の際には被試験プロセッサ・モ
ジュール内の前記RAMに予め試験プログラムを格納し
たバッテリ・バックアップ付メモリ・ユニットから該試
験プログラムをイニシャル・プログラム・ロードし、前
記ROMを差替えることなくハードウェア試験を実行す
るようにしたことを特徴とするROM実装ハードウェア
の試験方法。
(1) Microprocessor and ROM connected to the microprocessor and RAM with battery backup
In the ROM-mounted hardware testing method for testing a processor module under test having the RO
The initial program loader and operating system of the shared software part of the operational software and test software are stored in the ROM in the processor module under test that tests the M-implemented hardware;
When testing the hardware, the test program is initially loaded into the RAM in the processor module under test from a memory unit with battery backup that stores the test program in advance, and the ROM is replaced. 1. A method for testing ROM-mounted hardware, characterized in that a hardware test is executed without any problems.
(2)前記被試験プロセッサ・モジュールを試験スケジ
ューラが試験目的に沿って作成された試験シナリオを参
照し、前記バッテリ・バックアップ付メモリ・ユニット
からイニシャル・プログラム・ロードした試験プログラ
ムの実行制御を行うことでROM付ハードウェアの試験
を自動的に行うようにしたことを特徴とする特許請求の
範囲第1項記載のROM実装ハードウェアの試験方法。
(2) A test scheduler for the processor module under test refers to a test scenario created in accordance with the test purpose and controls the execution of a test program that is initially loaded from the battery-backed memory unit. 2. A method for testing ROM-mounted hardware according to claim 1, wherein the ROM-equipped hardware is automatically tested.
JP61115663A 1986-05-20 1986-05-20 Testing method for hardware with rom Pending JPS62271152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61115663A JPS62271152A (en) 1986-05-20 1986-05-20 Testing method for hardware with rom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61115663A JPS62271152A (en) 1986-05-20 1986-05-20 Testing method for hardware with rom

Publications (1)

Publication Number Publication Date
JPS62271152A true JPS62271152A (en) 1987-11-25

Family

ID=14668222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61115663A Pending JPS62271152A (en) 1986-05-20 1986-05-20 Testing method for hardware with rom

Country Status (1)

Country Link
JP (1) JPS62271152A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119436A (en) * 1990-09-11 1992-04-20 Nec Corp Generalizing method for control program in automatic test system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119436A (en) * 1990-09-11 1992-04-20 Nec Corp Generalizing method for control program in automatic test system

Similar Documents

Publication Publication Date Title
EP0111952B1 (en) Verification of a processor architecture having a partial instruction set
US5115502A (en) Method and apparatus for determining internal status of a processor using simulation guided by acquired data
US4813009A (en) Method and apparatus for determining internal status of a processor
JPS62271152A (en) Testing method for hardware with rom
JP2888242B2 (en) Microprocessor program development system
JP3357567B2 (en) Program evaluation system
JPS62276635A (en) Method for testing combination of hardware
JPH02232744A (en) Constitution control system for simulator
JPH07105045A (en) Debugging system for information processor function test program
JPS61221837A (en) Computer checking method
JPH07219980A (en) Test execution system
JPS62159243A (en) Automatic test device for electronic computer
CN112527571A (en) CPU instruction set coverage rate calculation method and device
JPS62139050A (en) Instruction test system by control of maintenance and diagnosis processor
CN114327648A (en) Drive debugging method and device, electronic equipment and storage medium
JPS63257844A (en) Message collecting system
CN111258887A (en) Debugging method and device for scripting language application and terminal
JPS63157244A (en) Debugging system for test program of peripheral device
JP2002288003A (en) Simulation method and simulation program
JPH03102538A (en) Testing system for program
JPH03198132A (en) Simulation device
JPH07295860A (en) Software test method/device
JPS59202546A (en) Debugging device
JPH0844583A (en) Diagnostic system for information processor
JPH01255940A (en) On-line system software testing system