JPS62271036A - Interface controller - Google Patents

Interface controller

Info

Publication number
JPS62271036A
JPS62271036A JP11555086A JP11555086A JPS62271036A JP S62271036 A JPS62271036 A JP S62271036A JP 11555086 A JP11555086 A JP 11555086A JP 11555086 A JP11555086 A JP 11555086A JP S62271036 A JPS62271036 A JP S62271036A
Authority
JP
Japan
Prior art keywords
signal
interface
control signal
con
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11555086A
Other languages
Japanese (ja)
Inventor
Takashi Masumura
増村 孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11555086A priority Critical patent/JPS62271036A/en
Publication of JPS62271036A publication Critical patent/JPS62271036A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To surely diagnose an interface control part used in a normal working mode by supplying a false interface input signal to said interface control part and at the same time setting freely the timing of said interface input signal. CONSTITUTION:When an action mode of an interface control part 1 is set to a mode setting register 2, the memory range of an ROM 3 is limited in response to said action mode. When the signal CON received from the part 1 is turned on, the false signal RS-CON is delivered after a desired delay set by a delay means for the memory 3 and latch circuits 4 and 5. This false signal is applied to the part 1 via a selection circuit 6. The signal RS-CON is held for a prescribed time by the delay means for circuits 4 and 5. While the signal CON is turned off by the signal RS-CON. Then the signal RS-CON is turned off by a delay means with desired delay after the signal CON is turned off.

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は、周辺装置が接続されたチャネル装置のインタ
フェースの診断手段に関する。
Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a means for diagnosing an interface of a channel device to which a peripheral device is connected.

〔概要〕〔overview〕

本発明は、チャネル装置のインタフェース部の診断手段
において、 擬似インタフェース入力信号を通常動作で用いるインタ
フェース制御部に入力し、また、この入力信号のタイミ
ングを自由に設定することにより、通常動作時に用いる
インタフェース制御部の診断が確実に行えるようにした
ものである。
The present invention provides a means for diagnosing an interface section of a channel device, in which a pseudo interface input signal is input to an interface control section used in normal operation, and the timing of this input signal is freely set. This allows the control unit to be reliably diagnosed.

〔従来の技術〕[Conventional technology]

従来この種のインタフェースの診断はインタフェース制
御部にインタフェース制御信号の各々に対して通常動作
と診断動作との各々に対して制御回路を設けて行うか、
または出力インタフェース制御信号を入力インタフェー
ス制御信号に擬似的に対応づけこの信号を外部で折返し
て行っていた。
Conventionally, diagnosis of this type of interface is performed by providing a control circuit in the interface control unit for each of the normal operation and diagnostic operation for each interface control signal, or
Alternatively, the output interface control signal is artificially associated with the input interface control signal, and this signal is looped back externally.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このような従来のインタフェース診断方式のうち、通常
動作用信号と診断動作用信号との各々に対して回路を設
ける方式は動作モードが多数ある場合にハードウェア量
が増大し、かつ診断動作用に別の制御部を設けるので、
通常動作のインタフェース制御部を完全に診断すること
ができない欠点がある。
Among these conventional interface diagnostic methods, the method in which circuits are provided for each of the normal operation signal and the diagnostic operation signal increases the amount of hardware when there are many operation modes, and it is difficult to configure the circuit for the diagnostic operation signal. Since a separate control section is provided,
There is a drawback that it is not possible to completely diagnose the interface control unit in normal operation.

また、出力インタフェース信号を入力インタフェース信
号に折返す方式は診断用に新たに回路を設ける必要がな
いが、出力インタフェース信号を入力インタフェース信
号にうまく対応づけることができない場合が多く、また
タイミングが固定化される欠点がある。
Furthermore, although the method of folding back the output interface signal to the input interface signal does not require the installation of a new circuit for diagnosis, it is often difficult to properly correspond the output interface signal to the input interface signal, and the timing is fixed. There are some drawbacks.

本発明はこのような欠点を除去するもので、ハードウェ
ア量の増大を招くことなくかつ確実に自装置を診断でき
るインタフェース制御装置を提供することを目的とする
The present invention aims to eliminate such drawbacks and to provide an interface control device that can reliably diagnose its own device without increasing the amount of hardware.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、チャネル装置と周辺装置との間に介在するイ
ンタフェースに、この周辺装置から到来する第一制御信
号に基づいて第二制御信号を出力するインタフェース制
御装置において、上記インタフェースの動作モードを設
定する設定手段(2)と、第二制御信号にかかわるアド
レス信号によりあらかじめ格納された一つの第二制御信
号を擬似する制御信号を読出し、または、一つの第二制
御信号を擬似する制御信号にかかわるアドレス信号によ
りあらかじめ格納された他の第二制御信号を読出す記憶
手段(3)と、第二制御信号に基づいてこの記憶手段か
ら読出される制御信号に所望の遅延を与える遅延手段(
4,5)と、動作モードが診断モードのときに、この遅
延手段の出力を選択して自装置に与える選択手段(6)
とを備えたことを特徴とする。
The present invention provides an interface control device that outputs a second control signal to an interface interposed between a channel device and a peripheral device based on a first control signal arriving from the peripheral device, which sets an operation mode of the interface. a setting means (2) for reading out a control signal that simulates one second control signal stored in advance by an address signal related to the second control signal, or relating to a control signal that simulates one second control signal; storage means (3) for reading out another second control signal stored in advance according to the address signal; and delay means (3) for giving a desired delay to the control signal read from the storage means based on the second control signal.
4, 5) and selection means (6) which selects the output of this delay means and supplies it to the own device when the operation mode is the diagnostic mode.
It is characterized by having the following.

〔作用〕[Effect]

設定手段に診断モードが設定されると、このモードに応
じたメモリ範囲が限定される。インタフェース制御部か
らCON信号がオンになると記憶手段および遅延手段に
より所望の遅延後にR3−C0N信号の擬似信号が出力
され選択手段を経由してインタフェース制御装置に与え
られる。遅延手段により所定の時間にわたりこの擬似R
3−C0N信号は保持される一方この擬似R3−C0N
信号でCON信号はオフにされる。また擬似R5−C0
N信号のオフは遅延手段によりCON信号オフ後に所望
の遅延で行われる。同様の動作がインタフェース制御装
置の入出力制御信号について行われる。
When the diagnostic mode is set in the setting means, the memory range is limited according to this mode. When the CON signal is turned on from the interface control section, a pseudo signal of the R3-C0N signal is output after a desired delay by the storage means and the delay means, and is given to the interface control device via the selection means. This pseudo R
This pseudo R3-C0N while the 3-C0N signal is retained.
The CON signal is turned off. Also pseudo R5-C0
The N signal is turned off by a delay means with a desired delay after the CON signal is turned off. A similar operation is performed for the input/output control signals of the interface controller.

〔実施例〕〔Example〕

以下、本発明実施例装置を図面に基づいて説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS A device according to an embodiment of the present invention will be explained below based on the drawings.

第1図は本発明実施例装置の構成を示すブロック構成図
である。第2図は本実施例で用いるインタフェースシー
ケンスを示すシーケンス図である。
FIG. 1 is a block configuration diagram showing the configuration of an apparatus according to an embodiment of the present invention. FIG. 2 is a sequence diagram showing the interface sequence used in this embodiment.

この実施例装置は、第1図に示すように、通常動作のイ
ンタフェース信号の制御を行うインタフェース制御部l
と、インタフェースのモードを設定するモード設定レジ
スタ2と、インタフェースの入出力信号をアドレスとし
て擬似インタフェース信号を出力する読出専用メモリ3
と、読出専用メモリ3の出力を保持するラッチ回路4お
よび5と、ラッチ回路4の出力信号と周辺装置から人力
インタフェース信号とを切換える選択回路6とを備える
。ここで、ランチ回路5は読出専用メモリ3のアドレス
の下位に入り、インタフェース出力信号の変化からイン
タフェースの入力信号を変化させる迄のプレイを制御す
るのに用いる。また、インタフェース上の信号CONお
よびDC−DTAは出力インタフェース信号を示し、ま
た信号R3−C0N、DA−DTA、DTA−ENAお
よびREQLIESTは入力インタフェース信号を示す
As shown in FIG. 1, this embodiment device includes an interface control section l that controls interface signals during normal operation.
, a mode setting register 2 that sets the mode of the interface, and a read-only memory 3 that outputs a pseudo interface signal using the input/output signals of the interface as an address.
, latch circuits 4 and 5 that hold the output of the read-only memory 3, and a selection circuit 6 that switches between the output signal of the latch circuit 4 and a human interface signal from a peripheral device. Here, the launch circuit 5 enters the lower address of the read-only memory 3 and is used to control play from a change in the interface output signal to a change in the input signal of the interface. Also, signals CON and DC-DTA on the interface indicate output interface signals, and signals R3-C0N, DA-DTA, DTA-ENA and REQLIEST indicate input interface signals.

次に、第1図および第2図を参照してこの実施例装置の
動作を説明する。インクフェース制御部lで診断の種類
およびコマンドの種類に応じて設定されるインタフェー
スの動作モードおよび診断モードが設定されると、続出
専用メモリ3はそのモードに応じたメモリ範囲(、Mx
xxxxxD)に限定される。ここで、Mはモードの種
類に応じたビット数を示し、Xは読出専用メモリ3に入
力されるインタフェース信号がオンのとき1になりまた
オフのときOとなる。また、Dはインタフェース信号間
のプレイ値を示し、最大プレイ値に応じたビット数に設
定される。インタフェース制御部1からのCON信号が
オンになると、続出専用メモリ3のアドレスはMloo
OOODになり、(Dの値)×(クロック周期)のプレ
イ後(すなわち1クロツク毎にアドレスが−1される)
D部が全0になったアドレスでR3−C0N信号に相当
する続出専用メモリ3の出力がオンになる。この擬似R
3−C0N信号が選択回路6を通って適当なプレイを持
ってインタフェース制御部1と読出専用メモリ3に供給
される。このときの続出専用メモリ3のアドレスはMl
oloooDであるが、D部が全OになるまでR3−C
0N信号出力はオンのまま保持するように続出専用メモ
リ3の内容は設定される。インタフェース制御部1はR
3−C0N信号オンによりCON信号をオフにする。読
出専用メモリ3のアドレスはMOOlooODとなり、
D部を適当なプレイ値になるようにしておくことにより
R5−C0N信号のオフをCON信号オフから適当なプ
レイで行う4とができる。同様にして第2図に示すシー
ケンスが実行される。
Next, the operation of this embodiment device will be explained with reference to FIGS. 1 and 2. When the operating mode and diagnostic mode of the interface are set according to the type of diagnosis and the type of command in the ink interface control unit l, the continuous output dedicated memory 3 stores the memory range (, Mx
xxxxxxD). Here, M indicates the number of bits depending on the type of mode, and X becomes 1 when the interface signal input to the read-only memory 3 is on, and becomes O when it is off. Further, D indicates a play value between interface signals, and is set to the number of bits according to the maximum play value. When the CON signal from the interface control unit 1 turns on, the address of the continuous output memory 3 becomes Mloo.
It becomes OOOD and after playing (value of D) x (clock period) (i.e. address is decremented by 1 every clock)
At the address where the D section becomes all 0, the output of the continuous output memory 3 corresponding to the R3-C0N signal is turned on. This pseudo R
The 3-C0N signal is supplied through the selection circuit 6 to the interface control 1 and the read-only memory 3 with appropriate play. At this time, the address of the successive memory 3 is Ml
oloooD, but R3-C until the D part becomes all O
The contents of the successive output dedicated memory 3 are set so that the 0N signal output remains on. The interface control unit 1 is R
3-Turn off the CON signal by turning on the C0N signal. The address of read-only memory 3 is MOOlooOD,
By setting the D portion to an appropriate play value, it is possible to turn off the R5-C0N signal with an appropriate play from the CON signal OFF. Similarly, the sequence shown in FIG. 2 is executed.

〔発明の効果〕〔Effect of the invention〕

本発明は以上説明したように、インタフェース上の信号
に基づいて擬似インタフェース人力信号を生成し、それ
を通常動作のインタフェース制御部に入力し、また出力
信号の変化に基づいて入力信号の変化の遅延を自由に設
定可能にすることにより、通常動作時に用いるインタフ
ェース制御部の診断を確実に行える効果がある。
As explained above, the present invention generates a pseudo-interface human input signal based on the signal on the interface, inputs it to the interface control section for normal operation, and also delays the change in the input signal based on the change in the output signal. By making it possible to set freely, there is an effect that diagnosis of the interface control unit used during normal operation can be performed reliably.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例装置の構成を示すブロック構成図
。 第2図は本発明は実施例装置の動作を示すシーケンス図
。 1・・・インタフェース制御部、2・・・モード設定レ
ジスタ、3・・・続出専用メモリ、4.5・・・ランチ
回路、6・・・選択回路。
FIG. 1 is a block configuration diagram showing the configuration of an apparatus according to an embodiment of the present invention. FIG. 2 is a sequence diagram showing the operation of the apparatus according to the embodiment of the present invention. DESCRIPTION OF SYMBOLS 1...Interface control part, 2...Mode setting register, 3...Memory for continuous output, 4.5...Launch circuit, 6...Selection circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)チャネル装置と周辺装置との間に介在するインタ
フェースに、この周辺装置から到来する第一制御信号に
基づいて第二制御信号を出力するインタフェース制御装
置において、 上記インタフェースの動作モードを設定する設定手段(
2)と、 第二制御信号にかかわるアドレス信号によりあらかじめ
格納された一つの第二制御信号を擬似する制御信号を読
出し、または、一つの第二制御信号を擬似する制御信号
にかかわるアドレス信号によりあらかじめ格納された他
の第二制御信号を読出す記憶手段(3)と、 第二制御信号に基づいてこの記憶手段から読出される制
御信号に所望の遅延を与える遅延手段(4、5)と、 動作モードが診断モードのときに、この遅延手段の出力
を選択して自装置に与える選択手段(6)と を備えたことを特徴とするインタフェース制御装置。
(1) In an interface control device that outputs a second control signal to an interface interposed between a channel device and a peripheral device based on a first control signal arriving from the peripheral device, an operation mode of the interface is set. Setting means (
2) Read a control signal that simulates one second control signal stored in advance using an address signal related to a second control signal, or read a control signal that simulates one second control signal stored in advance using an address signal related to a second control signal, or storage means (3) for reading out another stored second control signal; delay means (4, 5) for giving a desired delay to the control signal read from the storage means based on the second control signal; An interface control device comprising: selection means (6) for selecting the output of the delay means and providing it to the device itself when the operation mode is a diagnostic mode.
JP11555086A 1986-05-19 1986-05-19 Interface controller Pending JPS62271036A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11555086A JPS62271036A (en) 1986-05-19 1986-05-19 Interface controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11555086A JPS62271036A (en) 1986-05-19 1986-05-19 Interface controller

Publications (1)

Publication Number Publication Date
JPS62271036A true JPS62271036A (en) 1987-11-25

Family

ID=14665314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11555086A Pending JPS62271036A (en) 1986-05-19 1986-05-19 Interface controller

Country Status (1)

Country Link
JP (1) JPS62271036A (en)

Similar Documents

Publication Publication Date Title
US5781558A (en) Diagnostic memory access
JPS62271036A (en) Interface controller
US5841968A (en) Processor circuit with testing device
JPH0769399B2 (en) LSI test method
JP2760027B2 (en) I / O device
JP2000010954A (en) Digital signal processor
JP2806645B2 (en) Scan path error detection circuit
JPS581248A (en) Control system for interlock condition
JPH0751630Y2 (en) Duplex system
JP3315900B2 (en) Processor with built-in self-test circuit
JPS62140453A (en) Semiconductor integrated circuit device
JP2598580Y2 (en) IC test equipment
JPS6324330A (en) System for facilitating test
JPS5857687A (en) Controlling system for memory writing pulse
JPS6045828B2 (en) mask memory
JPH0291586A (en) Integrated circuit device
JPS63231282A (en) Semiconductor integrated circuit
JPH01287767A (en) Control circuit for ram
JPS62293452A (en) Memory ic diagnosing circuit
JPH0944412A (en) Memory testing circuit
JPH0514290B2 (en)
JPS6292042A (en) Memory device
JPS61147346A (en) Diagnosis control device
JPH0635742A (en) Microcomputer device
JPS60146352A (en) Microprocessor system