JPS6226934U - - Google Patents
Info
- Publication number
- JPS6226934U JPS6226934U JP11941685U JP11941685U JPS6226934U JP S6226934 U JPS6226934 U JP S6226934U JP 11941685 U JP11941685 U JP 11941685U JP 11941685 U JP11941685 U JP 11941685U JP S6226934 U JPS6226934 U JP S6226934U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- current circuit
- receiving element
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
第1図aおよびbは本考案による実施例を示す
回路図、第2図a及びbは従来のレベルシフト回
路図である。 Q3:NPNトランジスタ、IN:入力端子、
OUT:出力端子、I1,I2:定電流源回路。
回路図、第2図a及びbは従来のレベルシフト回
路図である。 Q3:NPNトランジスタ、IN:入力端子、
OUT:出力端子、I1,I2:定電流源回路。
Claims (1)
- 【実用新案登録請求の範囲】 モノリシツク集積回路に内蔵されたレベルシフ
ト回路において、 ベースを入力端子として電源と第1の定電流回
路との間に接続されたNPNトランジスタと、 該NPNトランジスタと並列に上記電源と第1
の定電流回路との間に挿入された第2の定電流回
路と受信素子との直列回路と、 該受信素子に含まれた抵抗素子、ダイオード素
子又はこれらの複合素子と、上記受動素子の第2
の定電流回路側から導出された出力端子とを備え
てなり、 信号の直流レベルを低電位側から高電位側にシ
フトさせることを特徴とするレベルシフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11941685U JPS6226934U (ja) | 1985-08-01 | 1985-08-01 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11941685U JPS6226934U (ja) | 1985-08-01 | 1985-08-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6226934U true JPS6226934U (ja) | 1987-02-18 |
Family
ID=31006768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11941685U Pending JPS6226934U (ja) | 1985-08-01 | 1985-08-01 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6226934U (ja) |
-
1985
- 1985-08-01 JP JP11941685U patent/JPS6226934U/ja active Pending