JPS62269320A - Manufacture of thin film circuit - Google Patents
Manufacture of thin film circuitInfo
- Publication number
- JPS62269320A JPS62269320A JP11424386A JP11424386A JPS62269320A JP S62269320 A JPS62269320 A JP S62269320A JP 11424386 A JP11424386 A JP 11424386A JP 11424386 A JP11424386 A JP 11424386A JP S62269320 A JPS62269320 A JP S62269320A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- thin film
- film circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- 239000004020 conductor Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000002265 prevention Effects 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 230000000873 masking effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 89
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 239000011241 protective layer Substances 0.000 abstract 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は薄膜回路の製造方法に係り、特にイオンビーム
エツチング法を用いるに好適な薄膜回路の製造方法に関
する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method for manufacturing a thin film circuit, and particularly to a method for manufacturing a thin film circuit suitable for using an ion beam etching method.
（従来の技術）
従来より、第３図（ａ）〜（ｄ）に示すような工程から
なるイオンエツチング法を用いた薄膜回路の製造方法が
知られている。(Prior Art) Conventionally, a method for manufacturing a thin film circuit using an ion etching method has been known, which includes the steps shown in FIGS. 3(a) to 3(d).
すなわち、まず、第３図（ａ）に示すように、絶縁基板
１上に金属層２を形成する。次に、同図ｔｂ）に示すよ
うに、金属層２上ｒＣホトレジストパターン３を形成す
る。That is, first, as shown in FIG. 3(a), a metal layer 2 is formed on an insulating substrate 1. Next, as shown in figure tb), an rC photoresist pattern 3 is formed on the metal layer 2.
つゾいて、同図（ｃｌに示すように、ホトレジストパタ
ーン３をマスクにして、イオンビームエツチング法で金
属層２をホトレジストパターンと同一形状エツチングす
る。最後に、同図（ｄｌに示すように、金属層２上に残
っているホトレジストパターン３をはく離して、所望の
薄膜回路を形成する。Then, as shown in the same figure (cl), using the photoresist pattern 3 as a mask, the metal layer 2 is etched in the same shape as the photoresist pattern by ion beam etching.Finally, as shown in the same figure (dl), the metal layer 2 is etched in the same shape as the photoresist pattern. The photoresist pattern 3 remaining on the metal layer 2 is peeled off to form the desired thin film circuit.
このような、従来の製造方法においては、第３図（ｃ）
に示すように、イオンビームエツチング工程でホトレジ
スト３の端部（壁面）Ｋ再付着層５が生ずる。どの再付
着層５は金属層２とつながり、ホトレジスト３を剥離し
た後も、１８３図（ｄ）Ｉｃ示すように突起物として残
ることがある。In such a conventional manufacturing method, as shown in FIG. 3(c)
As shown in FIG. 2, a redeposition layer 5 is formed at the end (wall surface) of the photoresist 3 during the ion beam etching process. Which re-deposition layer 5 is connected to the metal layer 2 and may remain as a protrusion even after the photoresist 3 is peeled off, as shown in FIG. 183(d) Ic.
このような再付着層は、イオンビームエツチング法を用
いる場合に発生することが、ソリッドステートテクノロ
ジー（５ｏｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ
）。Such a re-deposition layer occurs when using an ion beam etching method.
).
日本版、１９８１年４月号第６３〜７０頁（特に、第６
９頁）に記載されている。Japanese edition, April 1981 issue, pages 63-70 (especially the 6th issue)
(page 9).
この再付着層は、多層配線間での短絡現象発生の原因と
なったり、再付着層が折れて基板１０表面にゴミとして
付着したりする等の問題を生じる。This re-deposition layer causes problems such as short-circuiting between multilayer interconnections, or the re-deposition layer bending and adhering to the surface of the substrate 10 as dust.
このような再付着層の発生は、イオンビームの基板に対
する入射角を選定することによって防止することができ
、再付着の無いパターンを形成できろことが述べられて
いる。It is stated that the occurrence of such a re-deposition layer can be prevented by selecting the incident angle of the ion beam with respect to the substrate, and that a pattern without re-deposition can be formed.
（発明が解決しようとする問題点）
上記した刊行物においては、再付着層の発生の無い入射
角を選定すれば、常にどのようなパターンを形成するこ
とも可能であるとしているが、再付着層の発生の無い入
射角を選定することは、実際上は極めて難しく、また適
正入射角軸回が狭い場合には、イオンビームエツチング
条件の変動により、再付着層が発生する等の問題があっ
た。(Problem to be solved by the invention) In the above-mentioned publications, it is stated that it is always possible to form any pattern by selecting an incident angle that does not generate a re-deposition layer. In practice, it is extremely difficult to select an incident angle that does not generate a layer, and if the appropriate angle of incidence is narrow, problems such as re-deposition layers may occur due to fluctuations in ion beam etching conditions. Ta.
本発明の目的は、入射角、イオンビームエツチング条件
の変動に影響されることなく、どのようなパターンにお
いても、常に再付着層の無いパターンを形成することの
できる、薄膜回路の製造方法を提供するにある。An object of the present invention is to provide a method for manufacturing a thin film circuit that can always form a pattern without a redeposition layer, regardless of the pattern, without being affected by variations in the incident angle or ion beam etching conditions. There is something to do.
（問題点を解決するための手段）
上記の目的は、イオンビームエツチング法によって加工
しようとする（金属）導体層とホトレジストパターンと
の間に、ホトレジストパターンより若干小さい形状の付
着防止層を設けることにより、達成されろ。(Means for solving the problem) The above purpose is to provide an anti-adhesion layer with a shape slightly smaller than the photoresist pattern between the (metal) conductor layer to be processed by ion beam etching and the photoresist pattern. be achieved by this.
（作 用）
イオンビームエツチング法のマスクとしてホトレジスト
等の樹脂を用いろ場合、その樹脂の壁面に再付着層が生
成されるが、この再付着層が、エツチング加工される（
金属）導体層の端部に突起物として残ったり、折れて基
板上にゴミとして付着したりしないようにするためには
、ホトレジストの剥離除去行程でレジストの壁面に付着
した再付着層を除去出来るようにすることが必要である
。(Function) When a resin such as photoresist is used as a mask for the ion beam etching method, a re-deposition layer is generated on the wall surface of the resin, but this re-deposition layer is etched (
In order to prevent protrusions from remaining on the edges of the conductor layer (metal) or from bending and adhering to the substrate as dust, the redeposited layer adhering to the walls of the resist can be removed during the photoresist stripping process. It is necessary to do so.
そのために、前述のようにホトレジストと（金属）導体
層の間に不着防止層を設ければ、（金属）導体層と再付
着層とが機械的に連結することが防止されるので、ホト
レジストの剥離除去行程で、ホトレジストと一緒に再付
着層を完全に除去することができる。For this purpose, if a non-adhesion prevention layer is provided between the photoresist and the (metallic) conductor layer as described above, mechanical connection between the (metallic) conductive layer and the re-deposition layer is prevented, so the photoresist In the stripping process, the redeposited layer can be completely removed together with the photoresist.
（実施例） 以下、本発明の一実施例を図面を用いて説明する。(Example) An embodiment of the present invention will be described below with reference to the drawings.
先ず、第１図（ａ） Ｋ示すように、ＡＪ ２０ Ｈ＋
Ｚ ｒＯ２等の絶縁基板１上に、Ｃｕ の金属導体層
２を、蒸着等の方法によって堆積させる。この場合、絶
縁基板１と金属導体層２の密着性を向上するためにＣｒ
等の層を設けてもよい。First, as shown in Fig. 1(a) K, AJ 20 H+
A metal conductor layer 2 of Cu is deposited on an insulating substrate 1 of ZrO2 or the like by a method such as vapor deposition. In this case, in order to improve the adhesion between the insulating substrate 1 and the metal conductor layer 2, Cr
A layer such as the above may be provided.
次に、同図（ｂｌに示すように、本発明の特徴である付
着防止層４を、蒸着、スパッタ、ＣＶＤ法などの、適宜
の方法で金属導体層２上に形成する。Next, as shown in FIG. 1 (bl), an anti-adhesion layer 4, which is a feature of the present invention, is formed on the metal conductor layer 2 by an appropriate method such as vapor deposition, sputtering, or CVD.
この材質は無機または有機絶縁材あるいは金属材でもか
まわないが、本実施例ではＣｒ層とした。This material may be an inorganic or organic insulating material or a metal material, but in this embodiment, it is a Cr layer.
次に、同図（ｃ）に示すように、付着防止層４の上面に
ホトレジストを塗布、形成した後、フォトマスク（図示
せず）を介して露光、現儂し、ホトレジストパターン３
を形成する。Next, as shown in FIG. 3C, a photoresist is applied and formed on the upper surface of the adhesion prevention layer 4, and then exposed to light through a photomask (not shown) to form a photoresist pattern 3.
form.
そして、同図（ｄｉに示すように、ホトレジストパター
ン３をマスクにして、ウェットあるいはドライエツチン
グ法にて、付着防止層４をエツチング加工する。Then, as shown in the same figure (di), the adhesion prevention layer 4 is etched by wet or dry etching using the photoresist pattern 3 as a mask.
ここで重要なことは、付着防止層４のエツチングはオー
バーエツチングとし、付着防止層４がホトレジストパタ
ーン３に対してアンダカット状態になるようにすること
である。What is important here is that the adhesion prevention layer 4 is over-etched so that the adhesion prevention layer 4 is undercut with respect to the photoresist pattern 3.
このアンダカット量と付着防止層４の厚さにとよって、
金属導体層２と再付着層５との機械的なつながりが生ず
るか否かが決まる。付着防止層４の厚さとアンダカット
量の関係については、第２図に関して後述する。Depending on the undercut amount and the thickness of the anti-adhesion layer 4,
It is determined whether a mechanical connection between the metal conductor layer 2 and the re-deposition layer 5 occurs. The relationship between the thickness of the anti-adhesion layer 4 and the amount of undercut will be described later with reference to FIG.
前ＩＢ（ａ）〜ｆｄ）の工程によって、ホトレジストバ
タ−７３の下に、これよりも若干小さい形状、寸法の付
着防止層４を形成した後、第１図（ｅｌに示すように、
ホトレジストパターン３をマスクにして、イオンビーム
エツチング法にて、金属導体層２をマスク形状と同一形
状にエツチング加工する。After forming the adhesion prevention layer 4 of a slightly smaller shape and size under the photoresist butter 73 through the steps of previous IB(a) to fd), as shown in FIG. 1 (el),
Using the photoresist pattern 3 as a mask, the metal conductor layer 2 is etched into the same shape as the mask by ion beam etching.
この場合、フォトレジスト３の側壁面に再付着層５が形
成される。しかし、第１図の例では、付着防止層４があ
るため、再付着層５が金属導体層２とつＩＬがろことが
阻止されろ。In this case, a reattachment layer 5 is formed on the sidewall surface of the photoresist 3. However, in the example of FIG. 1, the anti-adhesion layer 4 prevents the re-deposition layer 5 from interfacing with the metal conductor layer 2.
そのため、同図（ｆ）に示すように、フォトレジストパ
ターン３をはく離除去すると、再付着層５も一緒に除去
される。その後、必要に応じて、付着防止層４をエツチ
ング工程で除去することにより、同図（ｇ）に示すよう
に、再付着層のない金属導体層のパターン２を形成する
ことができる。Therefore, when the photoresist pattern 3 is peeled off and removed, the re-deposition layer 5 is also removed as shown in FIG. 2(f). Thereafter, if necessary, the anti-adhesion layer 4 is removed by an etching process, thereby forming a pattern 2 of the metal conductor layer without a re-adhesion layer, as shown in FIG. 3(g).
次に再付着層の形状、寸法について、さらに詳細に述べ
る。第２図に、付着防止層４の厚さｄ（縦軸）とレジス
トパターン３に対する付着防止層のアノデカ２ト量ａ（
横軸）との関係を示す。Next, the shape and dimensions of the re-deposition layer will be described in more detail. FIG. 2 shows the thickness d (vertical axis) of the anti-adhesion layer 4 and the amount a (
(horizontal axis).
第２図から分るように、付着防止層４の厚さｄ（縦軸）
とアンダカット量ａ（横軸）の大きさによって、金属導
体層２への再付着層５の有無が異なる。As can be seen from Figure 2, the thickness d (vertical axis) of the anti-adhesion layer 4
The presence or absence of the re-deposition layer 5 on the metal conductor layer 2 differs depending on the size of the undercut amount a (horizontal axis).
すなわち、付着防止層の厚さが０．０１μｍ 以下ある
いは１μｍ以上では、アンダカット量の大小にかかわら
ず再付着層が生ずる。That is, if the thickness of the adhesion prevention layer is less than 0.01 .mu.m or more than 1 .mu.m, a redeposition layer is formed regardless of the amount of undercut.
才だ、アンダカット量は０．１μｍ以上必要であり、そ
れ以下では再付着層を生ずる。なお、アンダカッ）量が
２μｍ以上になると、レジスト端部が片持ちばりのよう
になるので、レジストのだれが発生するようになる。こ
の観点から、アンダカットｉｌは２μｍ以下にするのが
望ましい。However, the amount of undercut needs to be 0.1 μm or more, and if it is less than that, a redeposition layer will occur. Note that when the amount of undercut exceeds 2 μm, the end portion of the resist becomes like a cantilever, and sagging of the resist occurs. From this point of view, it is desirable that the undercut IL be 2 μm or less.
本発明の実施例では、付着防止層４を０．１μｍのＣ７
とし、ホトレジストパターン３を形成後、（硝酸＋塩酸
＋水）の混合溶液で、アンダカット量が０．２μｍＫな
るようにエツチングした後、１．５μｍ厚さのＣｕの金
属導体層２をＡｒイオンビームでエツチングし、金属導
体パターンを形成した。In the embodiment of the present invention, the anti-adhesion layer 4 is made of C7 with a thickness of 0.1 μm.
After forming a photoresist pattern 3, it was etched with a mixed solution of (nitric acid + hydrochloric acid + water) so that the undercut amount was 0.2 μmK, and then a 1.5 μm thick Cu metal conductor layer 2 was etched with Ar ions. A metal conductor pattern was formed by beam etching.
なお、前記した本発明の実施例では、第１図ｆｇ）の工
程で付着防止＠４を除去したが、多層回路等において、
導体とその上の絶縁層との密着性を改善するため、密着
性を高める層を設けろ場合には、本発明の付着防止層４
を残しておき、密着性改善用の層またはその一部として
用いてもかまわないことは言うまでもない。In addition, in the above-mentioned embodiment of the present invention, the adhesion prevention @4 was removed in the step of Fig. 1 fg), but in a multilayer circuit etc.
In order to improve the adhesion between the conductor and the insulating layer thereon, if a layer that increases adhesion is provided, the adhesion prevention layer 4 of the present invention may be used.
Needless to say, it may be used as a layer for improving adhesion or as a part of the layer for improving adhesion.
第１図の実施例では、付着防止層の形状、寸法をホトレ
ジストパターンより若干少くするために、ホトレジスト
パターンをマスクとして、付着防止層をオーバエツチン
グし、アンダカット状態にする方法を採用した。In the embodiment shown in FIG. 1, in order to make the shape and dimensions of the adhesion prevention layer slightly smaller than those of the photoresist pattern, a method was adopted in which the adhesion prevention layer was overetched using the photoresist pattern as a mask to form an undercut state.
しかし、オーバエツチング法では、アンダカット量がば
らつくことが予想されるので、この点を改良し、アンダ
カノ）量の均一な付着防止層を設ける方法を第４図に示
し、以下に説明する。However, in the overetching method, it is expected that the amount of undercut will vary, so a method for improving this point and providing an anti-adhesion layer with a uniform amount of undercut is shown in FIG. 4 and will be described below.
同図（ａｌに示すように、基板１上に金属導体層２を形
成した後、（ｂ）に示すように導体のパターン間隔Ｗに
付着防止層のアンダカット量ｉをプラスした幅の付着防
止層形成用パターン６をホトレジストあるいは有機材で
形成する。そして、その高さは付着防止層４０所要高さ
に等しくする。After forming the metal conductor layer 2 on the substrate 1 as shown in FIG. A layer forming pattern 6 is formed of photoresist or an organic material, and its height is made equal to the required height of the anti-adhesion layer 40.
次に（ｃｌのように、このパターン６０間に露出してい
る金属層２の上に、メッキ、蒸着等の適宜の方法によっ
て付着防止層４を形成する。モして（ｄ）に示すように
、付着防止層４の上に、ｆｂ）で用いたホトレジスト等
とは現像液およびはくり液を異にするホトレジスト材を
用いて、導体回路用のレジストパターン３を形成−ｔ−
ル。Next, as shown in (cl), an anti-adhesion layer 4 is formed on the metal layer 2 exposed between the patterns 60 by an appropriate method such as plating or vapor deposition. Then, on the anti-adhesion layer 4, a resist pattern 3 for the conductor circuit is formed using a photoresist material using a different developer and stripper than the photoresist used in fb).
Le.
その後、＋ｅ）に示すように、（ｂ）の工程で、ホトレ
ジストあるいは有機材で形成した付着防止層形成用パタ
ーン６をエツチング除去することにより、導体パターン
形成用のホトレジストパターン３よリ、輪郭の寸法、形
状が一定量だけ小さい付着防止層４を形成することがで
きる。Thereafter, as shown in +e), in the step (b), the adhesion prevention layer forming pattern 6 formed of photoresist or organic material is etched away, so that the outline is better than that of the photoresist pattern 3 for forming the conductor pattern. It is possible to form the adhesion prevention layer 4 whose size and shape are smaller by a certain amount.
以下、第１図のｔｅｌおよび（ｆ）と同様にして、所望
の導体パターン２の形成およびホトレジストパターン３
の除去を行ない、さらに必Ｊ！！！な場合には、付着防
止層４を除去する。Thereafter, in the same manner as tel and (f) in FIG. 1, a desired conductor pattern 2 is formed and a photoresist pattern 3 is formed.
, and furthermore Must J! ! ! In such a case, the anti-adhesion layer 4 is removed.
以上の説明から分かるように、本発明の付着防止層はつ
ぎのような特性をもつことが必要である。As can be seen from the above description, the anti-adhesion layer of the present invention needs to have the following characteristics.
（１）（金属）導体層に対する密着性が良く剥離し難い
こと。(1) It has good adhesion to the (metal) conductor layer and is difficult to peel off.
（２）導体パターンを形成した後除去する場合には（金
属）導体層に対して選択エッチできること。(2) When removing a conductor pattern after forming it, the (metal) conductor layer can be selectively etched.
（発明の効果）
本発明によれば、イオンビームエツチングによりパター
ンを形成する場合、金属導体端部に再付着層の突起物が
形成されるのを防止することができろ。これによって、
加工条件の選定が容易になると共に、加工精度が向上す
る。また多層配線の層間絶縁の不良の発生を防止できる
効果がある。(Effects of the Invention) According to the present invention, when a pattern is formed by ion beam etching, it is possible to prevent protrusions of the re-deposition layer from being formed at the ends of the metal conductor. by this,
Selection of machining conditions becomes easier and machining accuracy improves. It also has the effect of preventing the occurrence of defects in interlayer insulation of multilayer wiring.
第１図は本発明の薄膜回路の製造方法の一実施例を示す
工程図、第２図は付着防止層の形状と再付着発生の有無
の関係を示す図、第３図は従来の薄膜回路の製造方法を
示す工程図、第４図は本発明の他の実施例を示す工程図
である。
１・・・基板、 ２・・・金属導体層、 ３・・・ホト
レジストパターン、 ４・・・付着防止層、 ５・・・
再付着層Fig. 1 is a process diagram showing an embodiment of the thin film circuit manufacturing method of the present invention, Fig. 2 is a diagram showing the relationship between the shape of the adhesion prevention layer and whether re-adhesion occurs, and Fig. 3 is a diagram showing a conventional thin film circuit. FIG. 4 is a process diagram showing another embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Substrate, 2... Metal conductor layer, 3... Photoresist pattern, 4... Anti-adhesion layer, 5...
reattachment layer
Claims (7)
に導体パターンを形成する薄膜回路の製造方法において
、 絶縁基板上に導体層を形成する工程と、 前記導体層上に、形成されようとしている薄膜回路のパ
ターンにそって付着防止層パターンを形成する工程と、 前記付着防止層パターンの上に、これよりも形状、寸法
の大きい薄膜回路用レジストパターンを形成する工程と
、 前記レジストをマスクとして、前記導体層をイオンビー
ムエッチング法でエッチングし、導体パターンを形成す
る工程と、 該ホトレジストパターンをはく離除去する工程とより成
ることを特徴とする薄膜回路の製造方法。(1) A method for manufacturing a thin film circuit in which a conductor pattern is formed on an insulating substrate using an ion beam etching method, which includes a step of forming a conductor layer on the insulating substrate, and a step of forming a conductor pattern on the conductor layer. a step of forming an adhesion prevention layer pattern along the pattern of the thin film circuit; a step of forming a resist pattern for the thin film circuit having a larger shape and size than the adhesion prevention layer pattern; and using the resist as a mask. A method for manufacturing a thin film circuit, comprising: etching the conductor layer using an ion beam etching method to form a conductor pattern; and peeling off the photoresist pattern.
ことを特徴とする前記特許請求の範囲第１項記載の薄膜
回路の製造方法。(2) The method for manufacturing a thin film circuit according to claim 1, wherein the thickness of the adhesion prevention layer is 0.01 μm to 1 μm.
りも０．１〜２．０μｍだけ小さいことを特徴とする前
記特許請求の範囲第１または第２項記載の薄膜回路の製
造方法。(3) The method for manufacturing a thin film circuit according to claim 1 or 2, wherein the dimension of the adhesion prevention layer is smaller than that of the resist pattern by 0.1 to 2.0 μm.
許請求の範囲第１ないし第３項のいずれかに記載の薄膜
回路の製造方法。(4) The method for manufacturing a thin film circuit according to any one of claims 1 to 3, wherein the conductor layer is a metal layer.
に導体パターンを形成する薄膜回路の製造方法において
、 絶縁基板上に導体層を形成する工程と、 前記導体層上の全面に付着防止層を形成する工程と、 該付着防止層上にホトレジストのパターンを形成する工
程と、 該ホトレジストをマスクにして、付着防止層を、該ホト
レジストパターンに対してアンダカット状態になるよう
にエッチングする工程と、 該ホトレジストをマスクにして、導体層をイオンビーム
エッチング法でエッチングし、導体パターンを形成する
工程と、 該ホトレジストパターンをはく離除去する工程とより成
ることを特徴とする薄膜回路の製造方法。(5) A method for manufacturing a thin film circuit in which a conductor pattern is formed on an insulating substrate using an ion beam etching method, which includes the steps of forming a conductor layer on the insulating substrate, and applying an anti-adhesion layer on the entire surface of the conductor layer. forming a photoresist pattern on the anti-adhesion layer; using the photoresist as a mask, etching the anti-adhesion layer so as to undercut the photoresist pattern; A method for manufacturing a thin film circuit, comprising the steps of etching a conductor layer by ion beam etching using the photoresist as a mask to form a conductor pattern, and peeling off the photoresist pattern.
ことを特徴とする特許請求の範囲第５項記載の薄膜回路
の製造方法。(6) The method for manufacturing a thin film circuit according to claim 5, wherein the thickness of the anti-adhesion layer is 0.01 μm to 1 μm.
ンダカット量が０．１〜２．０μｍであることを特徴と
する特許請求の範囲第５または第６項記載の薄膜回路の
製造方法。（８）イオンビームエッチング法を用いて、
絶縁基板上に導体パターンを形成する薄膜回路の製造方
法において、 絶縁基板上に導体層を形成する工程と、 前記導体層上に、形成されようとしている薄膜回路のパ
ターン間隔よりも広いパターン間隔を有する付着防止層
形成用パターンを形成する工程と、付着防止層形成用パ
ターンの間に露出している導体層の上に、付着防止層を
形成する工程と、前記付着防止層の上に、前記薄膜回路
用のレジストパターンを形成する工程と、 付着防止層およびその上の薄膜回路用レジストパターン
を残して、付着防止層形成用パターンをエッチング除去
する工程と、 前記付着防止層上のレジストをマスクにして、導体金属
層をイオンビームエッチング法でエッチングし、導体パ
ターンを形成する工程と、 該ホトレジストパターンをはく離除去する工程とより成
ることを特徴とする薄膜回路の製造方法。(7) The method for manufacturing a thin film circuit according to claim 5 or 6, wherein the undercut amount of the adhesion prevention layer with respect to the photoresist pattern is 0.1 to 2.0 μm. (8) Using ion beam etching method,
A method for manufacturing a thin film circuit in which a conductor pattern is formed on an insulating substrate, which includes the steps of: forming a conductor layer on the insulating substrate; and forming a pattern interval wider than the pattern interval of the thin film circuit to be formed on the conductor layer. a step of forming an adhesion prevention layer forming pattern having an adhesion prevention layer formation pattern; a step of forming an adhesion prevention layer on the conductor layer exposed between the adhesion prevention layer formation patterns; and a step of forming an adhesion prevention layer formation pattern on the adhesion prevention layer. a step of forming a resist pattern for a thin film circuit; a step of etching away the pattern for forming the adhesion prevention layer, leaving the adhesion prevention layer and the resist pattern for the thin film circuit thereon; and a step of masking the resist on the adhesion prevention layer. 1. A method for manufacturing a thin film circuit, comprising: etching a conductive metal layer using an ion beam etching method to form a conductor pattern; and peeling off the photoresist pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11424386A JPS62269320A (en) | 1986-05-19 | 1986-05-19 | Manufacture of thin film circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11424386A JPS62269320A (en) | 1986-05-19 | 1986-05-19 | Manufacture of thin film circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62269320A true JPS62269320A (en) | 1987-11-21 |
Family
ID=14632864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11424386A Pending JPS62269320A (en) | 1986-05-19 | 1986-05-19 | Manufacture of thin film circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62269320A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232352A (en) * | 2009-03-26 | 2010-10-14 | Ulvac Japan Ltd | Dry etching method, and patterning method for metal thin film |
-
1986
- 1986-05-19 JP JP11424386A patent/JPS62269320A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232352A (en) * | 2009-03-26 | 2010-10-14 | Ulvac Japan Ltd | Dry etching method, and patterning method for metal thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430365A (en) | Method for forming conductive lines and vias | |
| EP0140817B1 (en) | Recessed metallization | |
| JPS61171131A (en) | Formation of patterned conductive layer on semiconductor | |
| US6020261A (en) | Process for forming high aspect ratio circuit features | |
| KR970067702A (en) | Semiconductor device and manufacturing method thereof | |
| JPS62269320A (en) | Manufacture of thin film circuit | |
| US3811973A (en) | Technique for the fabrication of a bilevel thin film integrated circuit | |
| CN1222201C (en) | Method for producing wirings with rough conducting structures and at least one area with fine conducting structures | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| KR100289655B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100299875B1 (en) | Electrode Terminal and Manufacturing Method of Electrode Terminal | |
| US5468345A (en) | Method of making a high-definition printed circuit | |
| KR100324595B1 (en) | A method for forming metal wire in semiconductor device using lift-off method | |
| JPH0629647A (en) | Peeling method of photo resist | |
| EP0168535B1 (en) | A method of producing a layered structure | |
| JP2002246393A (en) | Method of forming metal wiring | |
| KR100349692B1 (en) | Method for etching passivation in ferroelectric memory device | |
| KR100440264B1 (en) | Method for fabricating semiconductor device to prevent lower metal interconnection from being physically etched when interlayer dielectric is deposited by high density plasma method | |
| KR100236095B1 (en) | Interconnecting method of semiconductor device | |
| KR100252757B1 (en) | Method of forming metal pattern | |
| JPS63272050A (en) | Manufacture of semiconductor device | |
| KR100408030B1 (en) | Method for forming electrode pattern of display | |
| KR100197129B1 (en) | Forming method for metal wiring in semiconductor device | |
| JPH05206125A (en) | Manufacture of semiconductor device | |
| JPS6097691A (en) | Method of producing thick film thin film wiring board |