JPS62267669A - Signal observing device - Google Patents

Signal observing device

Info

Publication number
JPS62267669A
JPS62267669A JP11188386A JP11188386A JPS62267669A JP S62267669 A JPS62267669 A JP S62267669A JP 11188386 A JP11188386 A JP 11188386A JP 11188386 A JP11188386 A JP 11188386A JP S62267669 A JPS62267669 A JP S62267669A
Authority
JP
Japan
Prior art keywords
level
signal
value
counter
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11188386A
Other languages
Japanese (ja)
Inventor
Motojiro Nishio
西尾 元二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11188386A priority Critical patent/JPS62267669A/en
Publication of JPS62267669A publication Critical patent/JPS62267669A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

PURPOSE:To observe a ratio of components of '1' and '0' with high accuracy by bringing a digital 1/10 series signal inputted from the outside, to sampling count at every '1' level and '0' level, and executing a division with a value of a unit time register. CONSTITUTION:The titled device is provided with a '0' level sampling counter 104 and a '1' level sampling counter 103 for bringing a digital 1/10 series signal inputted from an external device, to sampling by an internal clock signal of a signal observing device, dividing circuits 112, 113 for dividing the values of these counters 104, 103 by a count value of a unit time register 107 which has been set in the signal observing device, and display means 114, 115 for comparing and displaying a result of the division. In this way, a ratio of components of '1' and '0' can be derived by bringing the externally input digital 1/10 series signal to sampling count at every '1' level and '0' level, and executing a division with a value of the unit register.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はデジタル信号を観測する波形観測装置に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a waveform observation device for observing digital signals.

[従来の技術] この種の信号観測装置において、外部から入力する11
0直列信号は被試験装置の動作状態を表わし、“1″レ
ベルでは動作中、“O′°レベルでは停止中を意味する
。従来の装置は入力するデジタルI10信号をブラウン
管に表示し、デジタルI10信号を目視により論理レベ
ル1( 111、論理レベル゛O ITの時間として測
定していた。
[Prior art] In this type of signal observation device, 11
The 0 series signal represents the operating status of the device under test, with a "1" level meaning it is in operation and an "O'° level meaning it is stopped. Conventional equipment displays the input digital I10 signal on a cathode ray tube; The signal was visually measured as the time of logic level 1 (111) and logic level "OIT".

[発明が解決しようとする問題点] 上述した従来の信号観測装置ではオシロスコープ等によ
り目視観測であることから観測精度が上らないこと及び
長時間に亘って入力波形を観測できないという欠点を持
つ。
[Problems to be Solved by the Invention] The above-described conventional signal observation device has the drawbacks that the observation accuracy cannot be improved because it performs visual observation using an oscilloscope or the like, and that input waveforms cannot be observed for a long period of time.

本発明の目的は観測精度を向上させる装置を提供するこ
とにおる。
An object of the present invention is to provide a device that improves observation accuracy.

[問題点を解決するための手段] 本発明は外部装置から入力するデジタルI10直列信号
を信号観測装置の内部クロック信号で丈ンプリングする
“0 99レベルサンプリングカウンタと、“1″レベ
ルナンプリングカウンタと、前記“O ITレベルサン
プリングカウンタの値及び“1″レベルサンプリングカ
ウンタの値を信号観測装置内に設定されている単位時間
レジスタのカウント値で除算する回路と、除算結果を比
率表示する表示手段とを有することを特徴とする信号観
測装置である。
[Means for Solving the Problems] The present invention includes a "0 99 level sampling counter and a "1" level numbering counter for lengthening a digital I10 serial signal input from an external device using an internal clock signal of a signal observation device. , a circuit for dividing the value of the "OIT level sampling counter" and the value of the "1" level sampling counter by the count value of a unit time register set in the signal observation device, and a display means for displaying the division result as a ratio. This is a signal observation device characterized by having the following.

[実施例] 次に本発明の一実施例について図面を参照して説明する
[Example] Next, an example of the present invention will be described with reference to the drawings.

第1図は本発明のブロック図である。FIG. 1 is a block diagram of the present invention.

被測定装置の直列信号は外部入力デジタルI10直列信
号101として入力される。外部入力信号101のうち
jg I Hレベルはd(1Hレベルサンブリ′ングカ
ウンタ103に入力され、また“′0パレベルはインバ
ータ102を通して“01ルベルサンプリングカウンタ
104に入力される。
The serial signal of the device under test is input as an external input digital I10 serial signal 101. The jg I H level of the external input signal 101 is input to the d(1H level sampling counter 103 , and the "0" level is inputted to the "01 level sampling counter 104 through the inverter 102 .

発信器105は本信号観測装置のスイッチから任意時間
の方形波(10ns〜10m5まで10倍単位にて7通
り設定できる。)を発生し、その方形波はゲート回路1
11を通してカウンタ103.104のクロック信号と
して入力され、前記信号101の“′1″レベル幅をカ
ウンタ103て゛、またll 01?レベル幅をカウン
タ104でサンプリングカウントする。
The transmitter 105 generates a square wave of arbitrary time (can be set in 7 ways in 10 times increments from 10 ns to 10 m5) from the switch of this signal observation device, and the square wave is sent to the gate circuit 1.
11 as a clock signal to the counters 103 and 104, and the "'1" level width of the signal 101 is input to the counter 103 and ll01? A counter 104 samples and counts the level width.

一方、単位時間レジスタ107は本信号観測装置のスイ
ッチから入力デジタル110直列信号101を観測する
ためのクロック数を設定する。すなわち発信器105の
方形波を10m5として30秒間入カデジタルI10直
列信号101を観測したい場合には30sec/10m
5ec= 3000の値を単位時間レジスタ107にマ
ニュアル設定する。
On the other hand, the unit time register 107 sets the number of clocks for observing the input digital 110 serial signal 101 from the switch of the signal observation device. In other words, if you want to observe the input digital I10 series signal 101 for 30 seconds with the square wave of the oscillator 105 as 10m5, then 30sec/10m.
A value of 5ec=3000 is manually set in the unit time register 107.

発信器105の方形波はカウンタ106により方形波の
カウントを行ない比較回路108により前記単位時間カ
ウンタ107の値と比較する。比較によりカウンタ10
Bと107との値が一致したとき、比較結果保持回路1
09により保持されグー1〜回路111に入力される発
信器105の方形波を停止し、サンプリングカウンタ1
03.104を停止させるとともにカウンタ103の値
及びカウンタ104の値を各々カウンタ107の値にて
除算する。これら除算は1411#レベル除算回路11
2.“OTtレベル除算回路113にて行なわれ結果を
各々ll 1 ITレベル表示器114.“OITレベ
ル表示器115へ比率表示される。また開始スイッチ1
10はカウンタ106と比較結果保持回路109のリセ
ットに入力されており観測開始時にリセットを解除する
The square wave from the oscillator 105 is counted by a counter 106 and compared with the value of the unit time counter 107 by a comparator circuit 108 . Counter 10 by comparison
When the values of B and 107 match, the comparison result holding circuit 1
The square wave of the oscillator 105 held by 09 and input to the circuit 111 is stopped, and the sampling counter 1
03.104 is stopped, and the value of the counter 103 and the value of the counter 104 are each divided by the value of the counter 107. These divisions are performed by 1411# level division circuit 11
2. This is performed in the OTt level division circuit 113 and the results are displayed as a ratio on the ll 1 IT level display 114 and the OIT level display 115, respectively. Also start switch 1
10 is input to reset the counter 106 and the comparison result holding circuit 109, and the reset is canceled at the start of observation.

[発明の効果] 以上説明したように本発明によれば、外部入力デジタル
I10直列信号を゛′1″レベル、“Ottレベル毎に
サンプリングカウントし、単位時間レジスタの値と除算
することによって“iZl“OT+酸成分比率を求める
ことができる効果を有するものである。
[Effects of the Invention] As explained above, according to the present invention, the external input digital I10 serial signal is sampled and counted at each "1" level and "Ott level," and "iZl" is calculated by dividing the value by the value of the unit time register. "It has the effect of being able to determine the OT+acid component ratio.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図でおる。 101・・・入力デジタルI10直列信号102・・・
インバータ 103・・・“1パレベルサンプリングカウンタ104
・・・“Oreレベルサンプリングカウンタ105・・
・発信器 106・・・カウンタ 107・・・単位時間カウンタ 108・・・比較回路 109・・・比較結果保持回路 110・・・開始スイッチ 111・・・ゲート回路 112・・・ルベル除算回路 113・・・Oレベル除算回路 114・・・ルベル表示器 115・・・○レベル表示器
FIG. 1 is a block diagram showing one embodiment of the present invention. 101... Input digital I10 series signal 102...
Inverter 103..."1 level sampling counter 104
..."Ore level sampling counter 105...
- Transmitter 106... Counter 107... Unit time counter 108... Comparison circuit 109... Comparison result holding circuit 110... Start switch 111... Gate circuit 112... Lebel division circuit 113. ...O level division circuit 114...Level display 115...○ level display

Claims (1)

【特許請求の範囲】[Claims] (1)デジタル信号を取扱う信号観測装置において、外
部装置から入力する1/0直列信号を信号観測装置の内
部クロック信号でサンプリングする“0”レベルサンプ
リングカウンタと、“1”レベルサンプリングカウンタ
と、前記“0”レベルサンプリングカウンタの値及び“
1”レベルサンプリングカウンタの値について各々信号
観測装置内に設定されている単位時間レジスタのカウン
ト値で除算する回路と、除算結果を比率表示する表示手
段とを有することを特徴とする信号観測装置。
(1) In a signal observation device that handles digital signals, a “0” level sampling counter and a “1” level sampling counter that sample a 1/0 series signal input from an external device using an internal clock signal of the signal observation device; “0” level sampling counter value and “
1. A signal observation device comprising: a circuit that divides the value of a 1” level sampling counter by a count value of a unit time register set in each signal observation device; and display means for displaying the division result as a ratio.
JP11188386A 1986-05-16 1986-05-16 Signal observing device Pending JPS62267669A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11188386A JPS62267669A (en) 1986-05-16 1986-05-16 Signal observing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11188386A JPS62267669A (en) 1986-05-16 1986-05-16 Signal observing device

Publications (1)

Publication Number Publication Date
JPS62267669A true JPS62267669A (en) 1987-11-20

Family

ID=14572539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11188386A Pending JPS62267669A (en) 1986-05-16 1986-05-16 Signal observing device

Country Status (1)

Country Link
JP (1) JPS62267669A (en)

Similar Documents

Publication Publication Date Title
JPH0447269B2 (en)
JPS61269073A (en) Logic analyzer
JPS62267669A (en) Signal observing device
US4161691A (en) Multi-purpose digital measuring apparatus
EP0181565B1 (en) Digital oscilloscope
US4301405A (en) Interval-to-rate converter
JPS63186153A (en) Logic analyzer
JPH03102266A (en) Pulse width measurer
JPS6145978A (en) Measuring method of clock delay time
JPS63298166A (en) Digital oscilloscope
JPH0528526Y2 (en)
JPH0621026Y2 (en) Signal waveform display device
US4091312A (en) Cathode ray display intensity modulator
JPH07120503A (en) Waveform recorder
JPS60242388A (en) Measuring device for time margin
JPH05119065A (en) Waveform observation device
SU805194A1 (en) Time parameter meter
JPH01217268A (en) Measuring circuit
SU545967A1 (en) Two-channel time interval meter
SU640245A1 (en) Time interval meter
JPS59107282A (en) Measuring method of delay time
SU855724A1 (en) Device for displaying scale on crt screen
JPH0236370A (en) Automatic handler
SU868617A1 (en) Digital frequency meter
JPS62220871A (en) Signal amplitude measuring instrument