JPS6226696A - Ｐｒｏｍのプログラミング方式 - Google Patents
Ｐｒｏｍのプログラミング方式Info
- Publication number
- JPS6226696A JPS6226696A JP60165576A JP16557685A JPS6226696A JP S6226696 A JPS6226696 A JP S6226696A JP 60165576 A JP60165576 A JP 60165576A JP 16557685 A JP16557685 A JP 16557685A JP S6226696 A JPS6226696 A JP S6226696A
- Authority
- JP
- Japan
- Prior art keywords
- writing
- prom
- data
- eprom
- completed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、複数のＥＰＲＯＭまたはＥＥＰＲＯＭ（以
下、ＰＲＯＭと総称する）のプログラミング方式に関す
る。
下、ＰＲＯＭと総称する）のプログラミング方式に関す
る。
［従来の技術］
従来、メモリテスタやＰＲＯＭ書込み器などにおいては
、ＰＲＯＭの各アドレスにデータの書込み動作を一定回
数繰り返してプログラミングを行っていたが、メモリ容
量の増大に伴い、データ書込み時間が著しく長くなって
しまい、大量のＰＲＯＭのプログラミングに困難を来し
ていた。
、ＰＲＯＭの各アドレスにデータの書込み動作を一定回
数繰り返してプログラミングを行っていたが、メモリ容
量の増大に伴い、データ書込み時間が著しく長くなって
しまい、大量のＰＲＯＭのプログラミングに困難を来し
ていた。
そこで、最近のメモリテスタやＰＲＯＭ訂込み器などに
おいては、ＰＲＯＭのデータ書込み直後に読み出しを行
って書込み完了の判定を杼い、書込みを完了したＰＲＯ
Ｍを除いたＰＲＯＭについての書込みと読み出しを繰り
返し、従来よりも少ない書込み回数で多数のＰＲＯＭの
プログラミングを行うようになっている。このような方
式は、高性能プログラミング、高速書込みアルゴリズム
などと呼ばれている。
おいては、ＰＲＯＭのデータ書込み直後に読み出しを行
って書込み完了の判定を杼い、書込みを完了したＰＲＯ
Ｍを除いたＰＲＯＭについての書込みと読み出しを繰り
返し、従来よりも少ない書込み回数で多数のＰＲＯＭの
プログラミングを行うようになっている。このような方
式は、高性能プログラミング、高速書込みアルゴリズム
などと呼ばれている。
このような高性能プログラミングを１テう従来のメモリ
テスタやＰＲＯＭ書込み器においては、注目のアドレス
に関し、書込みを完了したＰＲＯＭのＣＥ＊（チップイ
ネーブル）ピンをＨｉｇｈレベルにすることにより、そ
のＰＲＯＭに対する書込みを禁止している。ここで、Ｃ
Ｅ＊の＊印は、この明細書においてはオーババー（第１
図参照）を意味する。
テスタやＰＲＯＭ書込み器においては、注目のアドレス
に関し、書込みを完了したＰＲＯＭのＣＥ＊（チップイ
ネーブル）ピンをＨｉｇｈレベルにすることにより、そ
のＰＲＯＭに対する書込みを禁止している。ここで、Ｃ
Ｅ＊の＊印は、この明細書においてはオーババー（第１
図参照）を意味する。
［解決しようとする問題点］ ゛
このようにＰＲＯＭのＣＥ＊の制御によって書込み禁止
を行う関係上、従来のメモリテスタやＰＲＯＭ ＋’ｕ
込み器ては、ＣＥ＊用ドライバを個々のＰＲＯＭ毎に多
数もうけなければならなかった。
を行う関係上、従来のメモリテスタやＰＲＯＭ ＋’ｕ
込み器ては、ＣＥ＊用ドライバを個々のＰＲＯＭ毎に多
数もうけなければならなかった。
当然、それらの各ドライバの駆動信号を作るためのハー
ドウェアも、個々のＰＲＯＭ毎に設ける必ｄがあった。
ドウェアも、個々のＰＲＯＭ毎に設ける必ｄがあった。
さらに、それらのドライバに対応しい外部ビンも必要で
あった。
あった。
このように、従来はＰＲＯＭの書込み禁止に関連したハ
ードウェア量が大きいという問題があった。
ードウェア量が大きいという問題があった。
［発明の目的コ
この発明の［１的は、そのようなＰＲＯＭの高性能プロ
グラミングにおける従来の問題点を解消し、ＰＲＯＭの
書込み禁止に関連したハードウェア量を大幅に削減でき
るＰＲＯＭのプログラミング方式を提供することにある
。
グラミングにおける従来の問題点を解消し、ＰＲＯＭの
書込み禁止に関連したハードウェア量を大幅に削減でき
るＰＲＯＭのプログラミング方式を提供することにある
。
［問題点を解決するための手段］
この発明は、ＰＲＯＭのデータピンに％ 消去＋１ｊ７
に記憶させるデータに相当する信号を印加すれば、結果
的にそのＰＲＯＭにはと込みが行われないことに着Ｌ−
ＩＬ、ｌ−記］＝１的を達成しようとするものである。
に記憶させるデータに相当する信号を印加すれば、結果
的にそのＰＲＯＭにはと込みが行われないことに着Ｌ−
ＩＬ、ｌ−記］＝１的を達成しようとするものである。
より詳細に説明すれば、この発明は、複数のＰＲＯＭに
同時に書込みを行い、その直後に記憶データのを読み出
して書込み完了を判定する操作を複数回繰り返し、書込
み完了のＰＲＯＭは、その後の井込みを禁止するＰＲＯ
Ｍのプログラミング方式において、書込み完了のＰＲＯ
Ｍに対する書込み禁止が、そのＥＰＲＰＭのデータピン
に消去時に記憶させるデータに相当する信号を印加する
ことによりなされることを特徴とするものである。
同時に書込みを行い、その直後に記憶データのを読み出
して書込み完了を判定する操作を複数回繰り返し、書込
み完了のＰＲＯＭは、その後の井込みを禁止するＰＲＯ
Ｍのプログラミング方式において、書込み完了のＰＲＯ
Ｍに対する書込み禁止が、そのＥＰＲＰＭのデータピン
に消去時に記憶させるデータに相当する信号を印加する
ことによりなされることを特徴とするものである。
［作用コ
このような書込み禁１１−のための信号は、それ専用の
ドライバをＰＲＯＭ毎に設けな（でも容易に印加可能で
ある。
ドライバをＰＲＯＭ毎に設けな（でも容易に印加可能で
ある。
例えば、−・般的なメモリテスタなどにおいては、デー
タ用のピンエレクトロニクスはＩ１０動作が１１Ｊ能で
あって、そのドライバはトライステート拳ドライバであ
る。一方、書込み禁止のためにデータピンに印加する信
号はＸ Ｈｔ ｇ ｈレベルまたはＬｏｗレベルである
（ＰＲＯＭの種類による）。
タ用のピンエレクトロニクスはＩ１０動作が１１Ｊ能で
あって、そのドライバはトライステート拳ドライバであ
る。一方、書込み禁止のためにデータピンに印加する信
号はＸ Ｈｔ ｇ ｈレベルまたはＬｏｗレベルである
（ＰＲＯＭの種類による）。
したがって、データ用ドライバを高インピーダンス状態
（０１）ｅｒｌ状態）にするたけで、（一般にＰＲＯＭ
のデータピンは、負荷抵抗を介してＨｉｇｈレベルまた
はＬｏｗレベルの電位点に接続されているから）、ＰＲ
ＯＭの書込みを禁１１・、することができる。そして、
そのようなドライバの状態制御のための格別なハードウ
ェアを追加する必要はない。
（０１）ｅｒｌ状態）にするたけで、（一般にＰＲＯＭ
のデータピンは、負荷抵抗を介してＨｉｇｈレベルまた
はＬｏｗレベルの電位点に接続されているから）、ＰＲ
ＯＭの書込みを禁１１・、することができる。そして、
そのようなドライバの状態制御のための格別なハードウ
ェアを追加する必要はない。
このように、この発明のＰＲＯＭプログラミング方式に
よれば、ＰＲＯＭの書込み禁１１・、に関連したハード
ウェアは大幅に削減される。
よれば、ＰＲＯＭの書込み禁１１・、に関連したハード
ウェアは大幅に削減される。
［実施例］
以下、図面を参照し、この発明の一実施例について詳細
に説明する。
に説明する。
第１図は、この発明の一実施例の要部のみを示すブロッ
ク図である。この実施例は、メモリテスタに適用された
ものであり、従来のメモリテスタと同様な部分について
は説明を省略または簡略化する。
ク図である。この実施例は、メモリテスタに適用された
ものであり、従来のメモリテスタと同様な部分について
は説明を省略または簡略化する。
ＩＡ、ＩＢ、 ・・・は試料としてのＥＰＲＯＭであ
る。３ＥＰＲＯＭＩＡ、ＩＢ、−会・は、アドレスピン
（Ａ）を共通のドライバ２により駆動されるが、さらに
チップイネーブルピン（ＣＥ＊）もＪ（通のドライバ４
により駆動される。
る。３ＥＰＲＯＭＩＡ、ＩＢ、−会・は、アドレスピン
（Ａ）を共通のドライバ２により駆動されるが、さらに
チップイネーブルピン（ＣＥ＊）もＪ（通のドライバ４
により駆動される。
６Ａ、６Ｂ、−・・は個々のＥＰＲＯＭ毎に対応して設
けられたデータ用ドライバであり、これらは従来の一般
的なメモリテスタの場合と同様にトライステートのもの
である。その状態は、制御部１０からのＩ１０コントロ
ール信号により制御される。各ドライバＥ３Ａ、Ｅ３Ｂ
、 ・・・の出力は、対応するＥＰＲＯＭＩＡ、ＩＢ
、 ・・−のデータピン（Ｉｌｏ）に接続される。
けられたデータ用ドライバであり、これらは従来の一般
的なメモリテスタの場合と同様にトライステートのもの
である。その状態は、制御部１０からのＩ１０コントロ
ール信号により制御される。各ドライバＥ３Ａ、Ｅ３Ｂ
、 ・・・の出力は、対応するＥＰＲＯＭＩＡ、ＩＢ
、 ・・−のデータピン（Ｉｌｏ）に接続される。
８Ａ、８Ｂ、 ・・拳は、個々のＥＰＲＯＭ毎に設け
られたコンパレータであり、その入力は対応したＥＰＲ
ＯＭＩＡ、ＩＢ、 ・・・のデータピンに接続され、
出力は制御ｆｆ１ｌｏに接続されている。
られたコンパレータであり、その入力は対応したＥＰＲ
ＯＭＩＡ、ＩＢ、 ・・・のデータピンに接続され、
出力は制御ｆｆ１ｌｏに接続されている。
各ＥＰＲＯＭＩＡ、ＩＢ、 ・・φのデータピンは、
抵抗１２Ａ、１２Ｂ、 ・・・（負荷抵抗）を介して
ＶＲ電位点に接続されている。このＶＲ電位点の電位は
、ＥＰＲＯＭＩＡ、ＩＢ、−−・の消去時のデータ信シ
ナのレベルに相当するもので、対象とするＥＰＲＯＭに
応じてＨｉｇｈまたはＬＯＷレベルの電位に選ばれる。
抵抗１２Ａ、１２Ｂ、 ・・・（負荷抵抗）を介して
ＶＲ電位点に接続されている。このＶＲ電位点の電位は
、ＥＰＲＯＭＩＡ、ＩＢ、−−・の消去時のデータ信シ
ナのレベルに相当するもので、対象とするＥＰＲＯＭに
応じてＨｉｇｈまたはＬＯＷレベルの電位に選ばれる。
なお、一般に、抵抗１２Ａ、１２Ｂ、 ・・拳は、こ
の発明に関係なく７認なものである。
の発明に関係なく７認なものである。
このような構成において、制御部１０の制御ドにて、Ｅ
ＰＲＯＭＩＡ、ＩＢ、 ・・Φのアドレス信号により
指定された注目アドレスについて、データの書込みと読
み出しの操作が繰り返し行われ、各回の読み出し時にコ
ンパレータ８Ａ、８Ｂ、 ・・・の出力（ＥＰＲＯＭ
の読み出しデータに関連した信号）に基づき、制御部１
０で各ＥＰＲＯＭの書込み完了の判定が行われる。
ＰＲＯＭＩＡ、ＩＢ、 ・・Φのアドレス信号により
指定された注目アドレスについて、データの書込みと読
み出しの操作が繰り返し行われ、各回の読み出し時にコ
ンパレータ８Ａ、８Ｂ、 ・・・の出力（ＥＰＲＯＭ
の読み出しデータに関連した信号）に基づき、制御部１
０で各ＥＰＲＯＭの書込み完了の判定が行われる。
制御部１０は、書込み完了と判定したＥ ＰＲＯＭに対
応のドライバ（８Ａ、８Ｂ、 ・・・）を、そのＩ１
０コントロール信号により高インピーダンス状態に制御
する。これにより、そのドライバに対応したＥＰＲＯＭ
のデータピンは、ｖＲ電位に保持され、その後の出゛込
み動作は禁止される。
応のドライバ（８Ａ、８Ｂ、 ・・・）を、そのＩ１
０コントロール信号により高インピーダンス状態に制御
する。これにより、そのドライバに対応したＥＰＲＯＭ
のデータピンは、ｖＲ電位に保持され、その後の出゛込
み動作は禁止される。
制御部１０において、全てのＥＰＲＯＭが書込み完了と
判定された時点、または書込み読み出しが所定回数に達
した時点で、制御部１０によりアドレス信号が更新され
、次のｌ土日アドレスについて同様の詩性能プログラミ
ングが実行される。
判定された時点、または書込み読み出しが所定回数に達
した時点で、制御部１０によりアドレス信号が更新され
、次のｌ土日アドレスについて同様の詩性能プログラミ
ングが実行される。
このように、この実施例にあっては、従来のように個々
のＥＰＲＯＭ毎にチシプイネーブルピン用ドライバや外
部ピン、その駆動回路を設けることなく、複数のＥＰＲ
ＯＭのプログラミングが可能である。
のＥＰＲＯＭ毎にチシプイネーブルピン用ドライバや外
部ピン、その駆動回路を設けることなく、複数のＥＰＲ
ＯＭのプログラミングが可能である。
なお、この発明は＋ｌｉｊ記実施例にのみ限定されるみ
のではなく、適宜変形して実施し得るものである。
のではなく、適宜変形して実施し得るものである。
また、この発明は、メモリテスタ、ＰＲＯＭ書込み器だ
けでなく、同様なプログラミング動作を実行する機器に
も同様に適用し得るものである。
けでなく、同様なプログラミング動作を実行する機器に
も同様に適用し得るものである。
［発明の効果コ
この発明は、複数のＰＲＯＭに同時に井込みを行い、そ
の直後に記憶データのを読み出して書込み完了をｌ’ｌ
定する操作を複数回繰り返し、ＢＦ込み完了のＰＲＯＭ
は、その後の書込みを禁止するＰＲＯＭのプログラミン
グ方式において、害込み完了のＰＲＯＭに対する潜込み
禁止が、そのＰＲＰＭのデータピンに消去時に記憶させ
るデータに相当する信号を印加することによりなされる
ことを特徴とするものであるから、前記実施例からも明
らかなように、書込み完−ｒのＰＲＯＭの書込み禁止に
関連したハードウェアを大幅に削減することができる。
の直後に記憶データのを読み出して書込み完了をｌ’ｌ
定する操作を複数回繰り返し、ＢＦ込み完了のＰＲＯＭ
は、その後の書込みを禁止するＰＲＯＭのプログラミン
グ方式において、害込み完了のＰＲＯＭに対する潜込み
禁止が、そのＰＲＰＭのデータピンに消去時に記憶させ
るデータに相当する信号を印加することによりなされる
ことを特徴とするものであるから、前記実施例からも明
らかなように、書込み完−ｒのＰＲＯＭの書込み禁止に
関連したハードウェアを大幅に削減することができる。
第１図はこの発明の一実施例の要部を示すブロック図で
ある。 ＩＡ、ｌＢ・・・ＥＰＲＯＭ１６Ａ、８Ｂ・・・データ
用ドライバ、１２Ａ、１２Ｂ・・・負荷抵抗。 特１作出頼人
ある。 ＩＡ、ｌＢ・・・ＥＰＲＯＭ１６Ａ、８Ｂ・・・データ
用ドライバ、１２Ａ、１２Ｂ・・・負荷抵抗。 特１作出頼人
Claims (4)
- （１）複数のＰＲＯＭに同時に書込みを行い、その直後
に記憶データを読み出して書込み完了を判定する操作を
複数回繰り返し、書込み完了のＰＲＯＭは、その後の書
込みを禁止するＰＲＯＭのプログラミング方式であって
、前記書込み完了のＰＲＯＭに対する書込み禁止は、そ
のＰＲＯＭのデータピンに消去時に記憶させるデータに
相当する信号を印加することによりなされることを特徴
とするＰＲＯＭのプログラミング方式。 - （２）書込み完了のＰＲＯＭに対する書込み禁止は、そ
のＰＲＯＭの全データピンにＨｉｇｈレベル信号を印加
することによりなされることを特徴とする特許請求の範
囲第１項記載のＰＲＯＭのプログラミング方式。 - （３）書込み完了のＰＲＯＭに対する書込み禁止は、そ
のＰＲＯＭの全データピンにＬｏｗレベル信号を印加す
ることによりなされることを特徴とする特許請求の範囲
第１項記載のＰＲＯＭのプログラミング方式。 - （４）書込み完了のＰＲＯＭの書込み禁止のために、そ
のＰＲＯＭのデータピンに接続されたトライステート・
ドライバが高インピーダンス状態されることを特徴とす
る特許請求の範囲第２項または第２項に記載のＰＲＯＭ
のプログラミング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165576A JPS6226696A (ja) | 1985-07-26 | 1985-07-26 | Ｐｒｏｍのプログラミング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165576A JPS6226696A (ja) | 1985-07-26 | 1985-07-26 | Ｐｒｏｍのプログラミング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6226696A true JPS6226696A (ja) | 1987-02-04 |
Family
ID=15814979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60165576A Pending JPS6226696A (ja) | 1985-07-26 | 1985-07-26 | Ｐｒｏｍのプログラミング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6226696A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5011543A (en) * | 1987-05-22 | 1991-04-30 | Yamaha Hatsudoki Kabushiki Kaisha | Thermocouple type temperature sensor |
-
1985
- 1985-07-26 JP JP60165576A patent/JPS6226696A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5011543A (en) * | 1987-05-22 | 1991-04-30 | Yamaha Hatsudoki Kabushiki Kaisha | Thermocouple type temperature sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0991081B1 (en) | Emulated EEPROM memory device and corresponding method | |
| US8041880B2 (en) | Flash memory, memory control circuit, microcomputer and memory control method | |
| EP0167572B1 (en) | Data processing system including memory hierarchy | |
| EP0378423B1 (en) | DMA controller | |
| US6772276B2 (en) | Flash memory command abstraction | |
| EP2306321B1 (en) | Increasing memory performance in flash memory devices by performing simultaneous write operation to multiple devices | |
| KR960013024B1 (ko) | 반도체 기억장치 | |
| US20040199714A1 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
| EP0357361B1 (en) | IC card and method for writing information therein | |
| KR20020057355A (ko) | 비휘발성 반도체 메모리 장치 및 그것의 데이터 입/출력제어 방법 | |
| EP0935195A2 (en) | "An integrated circuit with a high resolution analog-to-digital converter, a microcontroller and high density memory and an emulator for an integrated circuit | |
| CN110211621B (zh) | 闪存中的双向计数器 | |
| DE102005035137A1 (de) | Nichtflüchtiges Speicherbauelement, Informationsverarbeitungsvorrichtung und zugehöriges Steuerverfahren | |
| JP3156636B2 (ja) | 不揮発性半導体記憶装置 | |
| US20020133645A1 (en) | Direct memory access controller for converting a transfer mode flexibly in accordance with a data transfer counter value | |
| EP1073063A1 (en) | Non-volatile memory with functional capability of burst mode read and page mode read during suspension of an operation of electrical alteration. | |
| EP3057100A1 (en) | Memory device and operating method of same | |
| US5379413A (en) | User selectable word/byte input architecture for flash EEPROM memory write and erase operations | |
| JPS6226696A (ja) | Ｐｒｏｍのプログラミング方式 | |
| US20030095439A1 (en) | Method and system for minimizing bit stress in a non-volatile memory during erase operations | |
| US5574850A (en) | Circuitry and method for reconfiguring a flash memory | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| US6311266B1 (en) | Instruction look-ahead system and hardware | |
| US5862075A (en) | Device for protection after a page-write operation in an electrically programmable memory | |
| JPS62217496A (ja) | Ｅｅｐｒｏｍ書き込み方式 |