JPS62263413A - パルス状アナログ電圧信号を測定する装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 元画！とた盟− この発明は、信号源から送られてくる、時間幅及び周期
を特定できないパルス状のアナログ電圧Ｉ舌旦ル１ｌ−
ＴＩＩＩ中ナステ・めめ彷胃りご団ナス家、グ）て゛あ
る。

良米且ｊノ日１１ 例えばセンサである信号源からの信号が、制御装置等に
対してパルス状のアナログ電圧信号の形で繰り返し送り
出され、制御装置では該アナログ電圧信号の電圧値を読
み取ることにより各種制御を行うような多くの場合があ
る。例えば回転機器等からのピックアップ信号や、ベル
ト・コンベヤ上に置かれた物体の温度、固定端からの距
離の検出信号の読み取りを行う場合である。

このアナログ電圧信号を読み取るために従来は、第１図
及び第２図に示すように、波形の立ち上がり点から信号
をサンプリングするまでの時間、すなわちサンプリング
時間Ｔ　を一定にし、その時間Ｔの経過後の瞬時電圧値
を読み取るようにしていた。ところが第１図（ａ）、（
ｂ）及び（ｃ）に見られるように、パルス状のアナログ
電圧信号は時間によってその時間幅及び周期が変化する
場合があり、サンプリング時間一定のままで読み取りを
行うとすれば第１図（ａ）、（ｂ）及び（ｅ）に見られ
るようにそれぞれの読み取り点Ｐ′、Ｐ及びＰ　”によ
って測定条件が必ずしも一定でなく、得られた３つのデ
ータに対して同一の観点で比較、評価できないという不
都合があり、さらに、実際の正確な電圧値を測定できず
誤測定する可能性があるという不具合があった。これを
第２図を用いてもう少し詳しく説明すると、第２図（ａ
）に示すアナログ信号が入力されると、このアナログ信
号の立ち上がり点（前縁）を検出して、第２図（ｂ）に
示されるデータサンプル／保持用制御パルスＰＡが発生
され、一定時間Ｔ後に該パルスＰＡの後縁で該アナログ
信号の瞬時電圧を保持し、次段の電圧測定回路に送り出
す。この保持された瞬時電圧は第２図（ｃ）にＶ′で示
され、これは点線で示された、本来保持されるべき電圧
Ｖとは異なっている。

このように従来の方法では電圧信号が到来してから一定
時間経た後、この電圧信号の瞬時電圧値を保持し、計測
回路等に送出していたので、第１図に示したように信号
の時間幅が変化した場き、常に正確な電圧信号を得られ
ないという欠点が鳥った。

北回ｆｌ叉− この発明は上記諸点に鑑みて為されたもので、パルス状
アナログ信号の時間幅もしくは周期が変化した場きでも
、波形の過渡的な影響を避けて常に最適な時点でパルス
状アナログ電圧信号の電圧値を検出することのできるパ
ルス状のアナログ電圧信号を測定する装置を提供するこ
とを目的とする。

この目的は、パルス状信号の前縁から電圧を検出する時
点までの時間間隔を、パルス状信号の時間幅の変化に応
して可変にすることにより達成される。またこの種の単
に測定精度を上げることを主体とした装置は可能な限り
単純かつ安価であることが望ましい。

従ってこの発明によれば、パルス状アナログ電圧信号と
入力しその時間幅を検出する時間幅検出手段と、前記時
間幅検出手段に接続され、前記パルス状アナログ電圧信
号の後縁で前記時間幅の所ナログ電圧信号を入力したと
きその前縁から前記所定の割合の値だけ経過した時点に
おいてサンプル／保持命令を出力する減算手段と、この
減算手段に接続され、前記サンプル／保持命令を受けた
ときに、その時点おける前記次のパルス状アナログ電圧
信号の電圧値をサンプル／保持する信号保持増幅器とを
備えたことを特徴とするパルス状アナログ電圧信号を測
定する装置が提供される。

さらに具体的な実施例においては、パルスの時間幅の所
定の割合は５０％、すなわちパルス時間幅の半分である
。

及１１ 以下、この発明の一実施例を第３図及び第４図により説
明する。第３図はこの発明の一実施例を示すブロック回
路図であり、第４図は第３図の動作を説明するために各
部の制御タイミングを示す波形図である。この第３図及
び第４図の実施例においては前のサイクルにおけるパル
ス状アナログ電圧信号のパルス時間幅Ｌ　を測定してお
き、次／７）ツマ　ｌし　フ　→Ｐ　？　−）−１−１
／／引！匡を舌８ｎ町１土ｆへ　−さ　！今　道！盲中
した時間幅の半分ｔ　　／２の時点で該パルス状アナロ
グ電圧信号の読み取りもしくはサンプリングを行うよう
にしている。

第４図（ａ）に示されたｎ個目もしくはｎサイクル目の
、端子１に送られてきたパルス状アナログ電圧信号は、
一方では第３図の信号保持増幅器３に与えられ、他方で
は整形回路５に与えられて整形される。！１形回路５か
らの整形されたパルス信号はＡＮＤゲート７の一方の端
子に与えられ、該ＡＮＤゲート７は一方の端子にこの整
形されたパルス信号を入力している間、他方の端子に与
えられている発振回路９からのクロックパルスを２進カ
ウンタ１１に通す（第４図（ｂ））、これにより２進カ
ウンタ１１はＡＮＤゲート７からの、パルス時間幅ｔ　
に相当するクロックパルス数Ｎｎを計数することとなる
０次にパルス信号の後縁端を第１の単安定マルチバイブ
レータ１５が検出したとき、該マルチバイブレータ１５
は減算カウンタ１３に第４図（ｃ）に示されるパルスＰ
　を出力し、これにより２進カウンタ１１で計数した計
数値Ｎｎは減算カウンタ１３にロードされる。このロー
ドの仕方は、２進カウンタ１１の最下位から２番目のビ
ットＬＳＢ＋１が減算カウンタ１３の最下位ビットＬＳ
Ｂとなるように１ビット左にずらすことにより行われ、
これにより減算カウンタ１３にはＮ１／２がロードされ
たこととなる（第４図（ｅ））。

このロードの操作が終了した後、第４図（ｃ）の°パル
スＰ　の後縁端で第２の単安定マルチバイブレータ１７
が附勢される。これにより該第２の単安定マルチバイブ
レータ１７はは２進カウンタ１１に第４図（ｄ）に示さ
れるリセット信号Ｐ　を送出し２進カウンタ１１はリセ
ットされる。

次の信号、すなわち口＋１個目もしくは＋１＋１サイク
ル目のパルス状アナログ電圧信号が到来したとき、２進
カウンタ１１は第４図（ａ）及び（ｂ）に示されるよう
に先の信号の場合と同様の動作で時間幅に相当するパル
ス数の計数を行う、減算カウンタ１３では先に記憶され
ているＮｎ／２のパルス数から今回ＡＮＤゲート７を介
して入力されるクロックパルスの数を減算していき、そ
の減算値がゼロとなったときに第４図（ｆ）に示される
、パルス状アナログ電圧信号・サンプル／保持用−のゼ
ロ信号もしくはボローを信号保持増幅器３に出力−する
。これにより該増幅器３では第４図（ｇ）に示されるよ
うに、現在入力されているｎ＋１サイクル目のパルス状
アナログ電圧信号のｔ／２の時点での電圧を保持もしく
はサンプリングすることとなる。

この方法によれば、パルスの時間幅もしくは周期に無関
係に、パルス時間幅の約５０％に相当する時点での瞬時
電圧をサンプルすることができるので、安定した検出を
可能と−する。この例においてはサンプル時刻の設定は
、１サイクル前のパルス信号のパルス幅に基づいて決め
られるが、この種の制御系では信号は縄り返し送出され
、しかも１サイクルという単時間でパルス幅が大幅に変
化するということもないので実施する上で問題は生じな
い。

テ、七ｚ１Ｍｌ−ヤ　〃１　塾　日日　を　宣　幻旨寸
　六　ト　マー６）吉寥　ン訂　ｔ−ヨに施例を説明し
たが、この発明の目的を実現するためには他の種々の変
更が考えられるところである。

例えばディジタル的に処理する代わりにアナログ的に処
理す−る方法も考えられる。また前の信号の半分の時点
でサンプリング／保持を行うようにしたものを示したが
、これを他の時点、例えば３／４に設定することも容易
に行い得るのを当業者なら理解するであろう、さらにサ
ンプリング時点を１箇所でなく２箇所以上に増やし平均
値を取る等の方法により、サンプリング値の精度を確認
したり高めたりするようにすることもできる。

以上この発明によれば、時間幅及び周期が特定しないパ
ルス状アナログ電圧信号を検出もしくはサンプリングす
るに際し、カウンタ及びマルチバイブレーク等を使用し
てパルス時間幅を常時監視し、その監視された時間幅に
応じて検出時点もしくはサンプリング時点を変更できる
ように構成したので、回路構成が非常に簡単で、それに
もかかわらず精度の高い安定した測定が可能であるとい
う利点がある。

【図面の簡単な説明】

第１図及び第２図は従来の技術を説明するための波形図
、第３図はこの発明による、パルス状のアナログ電圧信
号を測定する装置を示す回路図。 第４図は第３図の動作を説明するための波形図である。 図において、３は信号保持増幅器、５は整形回路、７は
ＡＮＤゲート、９は発振回路、１１は２進カウンタ、１
３は減算カウンタ、１５は第１の単安定マルチバイブレ
ータ、１７は第２の単安定マルチバイブレータである。 特許出願人　　三菱プレシジョン株式会社第１ヌ 第２図

Claims (3)

【特許請求の範囲】
1. （１）パルス状アナログ電圧信号を入力しその時間幅を
   検出する時間幅検出手段と、 前記時間幅検出手段に接続され、前記パルス状アナログ
   電圧信号の後縁で前記時間幅の所定の割合の値を記憶す
   ると共に、次のパルス状アナログ電圧信号を入力したと
   きその前縁から前記所定の割合の値だけ経過した時点に
   おいてサンプル／保持命令を出力する減算手段と、 この減算手段に接続され、前記サンプル／保持命令を受
   けたときに、その時点における前記次のパルス状アナロ
   グ電圧信号の電圧値をサンプル／保持する信号保持増幅
   器と、 を備えたことを特徴とするパルス状アナログ電圧信号を
   測定する装置。
2. （２）前記時間幅検出手段は、クロックパルスを発生す
   る発振回路と、前記パルス状アナログ電圧信号を入力し
   ているときに前記クロックパルスを通すＡＮＤゲートと
   、このＡＮＤゲートからのクロックパルスを計数する２
   進カウンタとを有している特許請求の範囲第１項記載の
   パルス状アナログ電圧信号を測定する装置。
3. （３）前記減算手段は、前記２進カウンタで計数された
   計数値の半分を記憶するように該計数値を１ビット左に
   ずらせて記憶し、前記次のパルス状アナログ電圧信号が
   到来したとき、前記計数値の半分から前記次のパルス状
   アナログ電圧信号によるクロックパルスを減算し、減算
   値がゼロとなったときに前記サンプル／保持命令を表す
   パルスを出力するようにした減算カウンタである特許請
   求の範囲第１項または第２項記載のパルス状アナログ電
   圧信号を測定する装置。