JPS62260453A - Digital interface control system for communication control processor - Google Patents

Digital interface control system for communication control processor

Info

Publication number
JPS62260453A
JPS62260453A JP61103393A JP10339386A JPS62260453A JP S62260453 A JPS62260453 A JP S62260453A JP 61103393 A JP61103393 A JP 61103393A JP 10339386 A JP10339386 A JP 10339386A JP S62260453 A JPS62260453 A JP S62260453A
Authority
JP
Japan
Prior art keywords
signal
line
control
communication control
bit channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61103393A
Other languages
Japanese (ja)
Inventor
Katsuaki Miyayasu
克明 宮保
Toshio Shoji
敏夫 東海林
Yasuo Kikuchi
菊池 康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61103393A priority Critical patent/JPS62260453A/en
Publication of JPS62260453A publication Critical patent/JPS62260453A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To allow a communication control program to control a digital interface by making each signal of a signal bit channel similar to each signal of a MODEM interface when a digital line is accomodated in a communication control processor. CONSTITUTION:Character assembly/dessembly control parts 3-1 and 3-2 assemble serial data channels from a transmission frame assembly/dessembly control part 6 to character data, hand it in a processing part 2, or conversely dessemble character data from the processing part 2 to serial data and transfer it to the transmission frame assembly/dessembly control part 6. A signal bit channel control part 4-1 supervises and controls the state of a signal bit channel on a signal line 11. A MODEM interface pseudo circuit 7 makes each signal of the signal bit channel similar to each signal of the MODEM interface. Thus the way that the communication control program controls the character assembly/dessembly control part 3-1 and the signal bit channel control part 4-1 is equivalent to the case when a conventional MODEM interface is accomodated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル回線を収容する通信制御処理装置
におけるディジタルインタフェース制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital interface control method in a communication control processing device accommodating a digital line.

〔従来の技術〕[Conventional technology]

従来、通信制御処理装置において公衆通信回線等を収容
するモデムインタフェースを制御する場合、第4図に示
すような構成をとるのが一般的であった。第4図におい
て、1はモデムインタフェース5を直接収容する回線制
御部(LC) 、2は通信制御プログラムが走行し1回
線制御部1を制御する処理部(P U)である。回線制
御部1は、直列な受信データRDのキャラクタへの組立
であるいはキャラクタを直列データに分解して送信デー
タSDとするキャラクタ組立分解制御部3、及びモデム
の初期化、キャリア制御、回線の異常検出のためモデム
インタフェース信号線R5−CDを制御あるいは監視す
る信号線制御部4よりなる。
Conventionally, when controlling a modem interface accommodating a public communication line or the like in a communication control processing device, it has been common to adopt a configuration as shown in FIG. In FIG. 4, 1 is a line control unit (LC) that directly accommodates the modem interface 5, and 2 is a processing unit (PU) on which a communication control program runs and controls the line control unit 1. The line control unit 1 includes a character assembly and disassembly control unit 3 that assembles serial reception data RD into characters or decomposes the characters into serial data to generate transmission data SD, and a character assembly and disassembly control unit 3 that performs modem initialization, carrier control, and line abnormality. It consists of a signal line control section 4 that controls or monitors the modem interface signal line R5-CD for detection.

モデムの初期化、キャリア制御及び回線の異常検出は1
通信制御プログラムの制御下で次のように行われる。
Modem initialization, carrier control, and line abnormality detection are performed in 1
This is done as follows under the control of the communication control program.

■ モデム初期化 ER(データ端末レディ)をオンしてモデムへ回線の接
続を指示し、モデムからDR(データセットレディ)の
応答を受は取って確認する。
■ Modem initialization Turn on ER (Data Terminal Ready), instruct the modem to connect the line, and receive and confirm the DR (Data Set Ready) response from the modem.

■ キャリア制御 データ送信の場合は、R8(送信要求)をオンにしてモ
デムにキャリア送出を指示し、モデムからC3(送信可
)の応答を確認する。データ受信の場合は、CD(キャ
リア検出)により相手キャリアを確認する。通信制御プ
ログラムは、このキャリア制御を行った後、それぞれデ
ータの送受信を制御する6 ■ 回線異常検出 C5/’CDの断を監視することにより、モデムや回線
の障害を検出する。
- In the case of carrier control data transmission, turn on R8 (transmission request), instruct the modem to transmit the carrier, and check for a response of C3 (transmission possible) from the modem. In the case of data reception, the other party's carrier is confirmed by CD (carrier detection). After performing this carrier control, the communication control program controls the transmission and reception of data respectively. 6. Line Abnormality Detection By monitoring disconnection of C5/'CD, a modem or line failure is detected.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記のように、モデムインタフェースを収容した通信制
御処理装置では、通信制御プログラムはモデムインタフ
ェース信号線R8,cs、ER。
As described above, in the communication control processing device that accommodates the modem interface, the communication control program is transmitted through the modem interface signal lines R8, cs, and ER.

DR,CDを制御して、モデムの初期化、キャリア制御
およびデータの送受信、回線の異常検出を行っている。
It controls the DR and CD, initializes the modem, controls the carrier, sends and receives data, and detects line abnormalities.

一方、ディジタル回線では、モデムに相当するDSU 
(ディジタルサービスユニット)を含む回線が常時接続
された状態にあるため、モデムの初期化に使用されるE
R,DR相当の信号は存在しない、また、キャリアは使
用されないので、キャリア送出制御用のRS、C8およ
びキャリア受信監視用のCD相当の信号も存在しない、
従って。
On the other hand, in digital lines, DSU, which corresponds to a modem,
Since the line including the digital service unit (digital service unit) is always connected, the E
There are no signals corresponding to R and DR, and since carriers are not used, there are also no signals corresponding to RS, C8 for carrier transmission control, and CD for carrier reception monitoring.
Therefore.

通信制御処理装置にディジタル回線を収容する場合、従
来のモデムインタフェース信号線を前提に作成された通
信制御プログラムを、ディジタル回線の制御用にそのま
\使用することが出来ない。
When accommodating a digital line in a communication control processing device, a communication control program created on the premise of a conventional modem interface signal line cannot be used as is for controlling the digital line.

本発明の目的は、通信制御処理装置のディジタル回線を
収容する場合、モデムインタフェース信号線を前提に作
成された既存の通信制御プログラムを変更することなく
ディジタル回線の制御を可能とすることにある。
An object of the present invention is to enable, when accommodating a digital line of a communication control processing device, control of the digital line without changing an existing communication control program created on the premise of a modem interface signal line.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は1回線制御部の信号ビットチャネルの制御を行
う部分にモデムインタフェース擬似回路を設け、ディジ
タル回線における信号ビットチャネルの各信号をモデム
インタフェースの各信号に擬似することにより、通信制
御プログラムから見てディジタル回線を既存のモデムイ
ンタフェースと等価にするものである。
The present invention provides a modem interface pseudo-circuit in the part that controls the signal bit channel of the single-line control unit, and simulates each signal of the signal bit channel in the digital line to each signal of the modem interface, so that it can be seen from the communication control program. This makes digital lines equivalent to existing modem interfaces.

〔作 用〕[For production]

ディジタル回線を流れる直列のビット列は、一般に第3
図に示すように、(n+1)ビットを単位とした伝送フ
レームの繰り返しである。こぎで。
A serial bit string flowing through a digital line is generally
As shown in the figure, the transmission frame is repeated in units of (n+1) bits. By rowing.

n個のビットは相手端末とデータの送受信を行うデータ
チャネル1を示す。残りの1個のビット(×で示される
ビット)は各伝送フレーム毎に繰り返され、各ビット位
置は伝送フレーム同期ビット(F)、網との接続制御を
行うデータチャネル2 (D) 、回線や網の障害状態
表示ビット(A□〜Ai)、通信中成態表示ビット(S
ty 32)を示す。A工〜A、は異常時は“#l11
.,1:常時は14011であり、Sl、 S、は通信
中は“1″、非通信中はパO′″である。このA1−A
1及びS、、S2を信号ビットチャネルと称す。
The n bits indicate data channel 1 for transmitting and receiving data with the other terminal. The remaining bit (the bit indicated by an x) is repeated for each transmission frame, and each bit position is the transmission frame synchronization bit (F), the data channel 2 (D) that controls connection with the network, the line, etc. Network failure status display bits (A□~Ai), communication status display bit (S
ty 32). A-A is "#l11" when abnormality occurs.
.. , 1: Always 14011, Sl, S, is "1" during communication, and is "O'" during non-communication. This A1-A
1 and S, , S2 are called signal bit channels.

本通信制御処理装置における回線制御部の信号ビットチ
ャネル制御部では、モデムインタフェース擬似回路によ
り、次のようにしてモデムの初期化、キャリア制御9回
線の異常検出を実現する。
In the signal bit channel control unit of the line control unit in this communication control processing device, initialization of the modem and abnormality detection of the carrier control 9 line are realized in the following manner using a modem interface pseudo-circuit.

■ モデムの初期化 ディジタル回線では、ディジタルサービスユニット(D
 S tJ)を含め回線が常時接続された状態にあるた
め、モデムの初期化に関するER。
■ Modem initialization For digital lines, the digital service unit (D
ER regarding modem initialization because the line is always connected, including S tJ).

DR倍信号常にオンの状態と等価である。従って、擬似
的にERを作成して、通信制御プログラムからのオン、
オフ制御を可能とし、ERの指示状態をDRのリード指
示で表示する。
This is equivalent to a state in which the DR double signal is always on. Therefore, by creating a pseudo ER, turning on from the communication control program,
Enables off control and displays the ER instruction status with the DR read instruction.

■ キャリア制御 ディジタル回線では、キャリアは存在しないが、通信中
であることを網あるいは相手端末に表示する表示ビット
(S工、s2)が信号ビットチャネルに存在する。一方
、モデムのキャリア制御に関するR5信号は、データ送
信の開始に当たって指示する。従って、R8のオン制御
と81ビツトのオンは等価であり、擬似的にR3を作成
し、送信時のRSオン制御で81ビツトを送出し、C8
のリード指示でR5の指示状態を表示する。受信の場合
は、82ビツトの受信をCDに直接対応させる。
(2) In a carrier control digital line, there is no carrier, but there is an indicator bit (S, s2) in the signal bit channel that indicates to the network or other terminal that communication is in progress. On the other hand, the R5 signal related to modem carrier control instructs the start of data transmission. Therefore, turning on R8 and turning on 81 bits is equivalent, so we create a pseudo R3, send out 81 bits with RS on control at the time of transmission, and turn on C8.
When the read instruction is issued, the instruction status of R5 is displayed. In the case of reception, 82-bit reception is made directly compatible with CD.

■ 回線の異常検出 ディジタル回線の正常性は、82ビツトを含め、信号ビ
ットチャネル中の全ての信号が正常である場合に保証さ
れる。これはモデムインタフェースのCDの屯営性保証
範囲と等価であるため、信号ビットチャネル中のいずれ
かのビットが異常となった場合、CDオフ表示を行うよ
うにする。
■ Line abnormality detection The normality of a digital line is guaranteed if all signals in the signal bit channel, including 82 bits, are normal. Since this is equivalent to the CD coverage guarantee range of the modem interface, if any bit in the signal bit channel becomes abnormal, a CD off indication is made.

〔実施例〕〔Example〕

以下、本発明の一実施例について図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の通信制御処理装置の一実施例のブロッ
ク図である。第1図において、1はディジタル回線8を
収容する回線制御部(LC)、2は通信制御プログラム
により回線制御部1を制御する処理部(PU)である。
FIG. 1 is a block diagram of an embodiment of a communication control processing device of the present invention. In FIG. 1, 1 is a line control unit (LC) that accommodates a digital line 8, and 2 is a processing unit (PU) that controls the line control unit 1 using a communication control program.

回線制御部1はキャラクタ組立分解制御部3−1.3−
2、信号ビットチャネル制御部4−1、伝送フレーム組
立分解制御部6よりなり、信号ビットチャネル制御部4
−1にモデムインタフェース擬似回路7が含まれる。1
2は回線制御部1と処理部2の間の信号線であり、アド
レスバス12−1、データバス12−2、リードライト
クロック12−3から構成される。
The line control unit 1 is a character assembly and disassembly control unit 3-1.3-
2. Consisting of a signal bit channel control section 4-1 and a transmission frame assembly/disassembly control section 6, the signal bit channel control section 4
-1 includes a modem interface pseudo-circuit 7. 1
2 is a signal line between the line control section 1 and the processing section 2, and is composed of an address bus 12-1, a data bus 12-2, and a read/write clock 12-3.

伝送フレーム組立分解制御部6は、ディジタル回線8か
らの第3図に示す受信伝送フレームをデータチャネル1
、データチャネル2及び信号ビットチャネルへ分解し、
それぞれ信号線9,10゜11を介して直列信号として
キャラクタ組立分解制御部3−1.3−2、信号ビット
チャネル制御部4−1に転送し、あるいは逆に、キャラ
クタ組立分解制御部3−1.3−2、信号ビットチャネ
ル制御部4−1から信号線9,10.11を介して直列
信号として到来するデータチャネル1、データチャネル
2.信号ビットチャネルを第3図の送信伝送フレームに
組立てシディジタル回線8へ送信する。キャラクタ組立
分解制御部3−1.3−2はそれぞれ伝送フレーム組立
分解制御部6からの直列データチャネルをキャラクタ・
データへ組立てN処理部2へ渡し、あるいは逆に、処理
部2からのキャラクタ・データを直列データに分解して
伝送フレーム組立分解制御部6に転送する6信号ビット
チャネル制御部4−1は信号線11上の信号ビットチャ
ネルの状態監視制御を行うと\もに、モデムインタフェ
ース擬似回路7により信号ビットチャネルの各信号をモ
デムインタフェースの各信号に擬似する。
The transmission frame assembly and disassembly control unit 6 transfers the received transmission frame shown in FIG. 3 from the digital line 8 to the data channel 1.
, into a data channel 2 and a signal bit channel,
They are transferred as serial signals to the character assembly/disassembly control section 3-1, 3-2 and the signal bit channel control section 4-1 via the signal lines 9 and 10°11, respectively, or conversely, the character assembly/disassembly control section 3-1. 1.3-2, data channel 1, data channel 2, . The signal bit channels are assembled into the transmit transmission frame of FIG. 3 and transmitted to the cidigital line 8. The character assembly and disassembly control units 3-1 and 3-2 respectively convert the serial data channels from the transmission frame assembly and disassembly control unit 6 into character and
The 6-signal bit channel control unit 4-1 assembles data into N processing unit 2, or conversely disassembles the character data from the processing unit 2 into serial data and transfers it to the transmission frame assembly and disassembly control unit 6. While monitoring and controlling the status of the signal bit channel on line 11, the modem interface pseudo circuit 7 simulates each signal of the signal bit channel to each signal of the modem interface.

第2図に第1図のモデムインタフェース擬似回路7を含
む信号ビットチャネル制御部4−1の詳細図を示す、1
3はアドレスバス12−1に接続され、処理部2からの
アドレス信号をデコードするデコーダ、14と15はデ
ータバス12−2に接続され、それぞれ処理部2からの
ER,R8信号を保持するラッチ、16はラッチ14の
出力をDR信蜂としてデータバス12−2へ出力する3
ステートバツフア、17はラッチ15からの出力をC8
信号としてデータバス12−2へ出力する3ステートバ
ツフア、18は信号線11上の信号ビットチャネルの各
ビットの論理和をとるゲート。
FIG. 2 shows a detailed diagram of the signal bit channel control section 4-1 including the modem interface pseudo-circuit 7 of FIG.
3 is a decoder connected to the address bus 12-1 and decodes the address signal from the processing section 2; 14 and 15 are latches connected to the data bus 12-2 and holding the ER and R8 signals from the processing section 2, respectively. , 16 outputs the output of the latch 14 to the data bus 12-2 as a DR signal.
State buffer 17 connects the output from latch 15 to C8
A three-state buffer outputs a signal to the data bus 12-2, and 18 is a gate that performs the OR of each bit of the signal bit channel on the signal line 11.

19はゲート18からの出力をCD信号としてデータバ
ス12−2へ出力する3ステートバツフア。
A 3-state buffer 19 outputs the output from the gate 18 as a CD signal to the data bus 12-2.

20はラッチ14のタイミングをとるためのゲート、2
1はバッファ16の出力状態を制御するためのゲート、
22はラッチ15のタイミングをとるためのゲート、2
3はバッファ17の出力状態を制御するゲート、24は
バッファ19の出力状態を制御するゲートである。
20 is a gate for timing the latch 14;
1 is a gate for controlling the output state of the buffer 16;
22 is a gate for timing the latch 15;
3 is a gate that controls the output state of the buffer 17, and 24 is a gate that controls the output state of the buffer 19.

以下、第2図によりモデムの初期化、キャリア制御1回
線の異常検出の各動作を説明する。なお、リードライト
クロック12−3は、リードのとき“1”、ライトのと
き“071とする。
Hereinafter, each operation of modem initialization and abnormality detection of one carrier control line will be explained with reference to FIG. Note that the read/write clock 12-3 is set to "1" when reading, and "071" when writing.

■ モデムの初期化 通信制御プログラムは通信を開始する前にモデムを初期
化するため、データバス12−2を介してERをオンと
し、アドレスバス12−2にアドレス信号を乗せる。該
アドレス信号がデコーグ13によりデコード゛され、リ
ードライトクロック12−3のライトタイミングでゲー
ト2oを介しラッチ14に111 IIがセットされる
(2) Initialization of the modem In order to initialize the modem before starting communication, the communication control program turns on the ER via the data bus 12-2 and puts an address signal on the address bus 12-2. The address signal is decoded by the decoder 13, and 111 II is set in the latch 14 via the gate 2o at the write timing of the read/write clock 12-3.

その後、通信制御プログラムが、モデムの初期化が行わ
れたことを確認すべくDRをリードするため、アドレス
バス12−1にアドレス信号を乗せると、該アドレス信
号がデコーダ13によりデコードされ、リードライトク
ロック12−3のリードタイミングでゲート21を介し
てバッファ16がイネーブルとなり、ラッチ14の出力
″1”がDRとしてデータバス12−2に出力される。
After that, the communication control program puts an address signal on the address bus 12-1 to read the DR to confirm that the modem has been initialized, and the address signal is decoded by the decoder 13 and read/write. At the read timing of the clock 12-3, the buffer 16 is enabled via the gate 21, and the output "1" of the latch 14 is output as DR to the data bus 12-2.

本機能により、ERの指示状態をDRのリード指示で表
示可能であり、モデムインタフェースにおけるモデムの
初期化を擬似することができる。
With this function, the ER instruction status can be displayed with the DR read instruction, and modem initialization at the modem interface can be simulated.

■ キャリア制御 通信制御プログラムがキャリア送出を指示するため、デ
ータバス12−2を介してR8をオンとし、アドレスバ
ス12−1にアドレス信号を乗せると、該アドレス信号
がデコーダ13によりデコードされ、リードライトクロ
ックのライトタイミングでゲート22を介してラッチ1
5に“1″がセットされる。これにより、信号ビットチ
ャネルの81が111”にセットされる。
■ Carrier control Since the communication control program instructs carrier transmission, R8 is turned on via the data bus 12-2 and an address signal is placed on the address bus 12-1.The address signal is decoded by the decoder 13 and read. Latch 1 is passed through gate 22 at the write timing of the write clock.
5 is set to "1". As a result, signal bit channel 81 is set to 111''.

その後1通信制御プログラムが、通信可能であることを
確認すべくC8をリードするため、アドレスバス12−
1にアドレス信号を乗せると、該アドレス信号が13に
よりデコードされ、リードライトクロックのリードタイ
ミングでゲート23を介してバッファ17がイネーブル
となり、ラッチ15の出力“1”がC8としてデータバ
ス12−2に出力される1本機能により、RSオン指示
で81ビツトを送出し、C8のリード指示でR8の指示
状態を擬似することができる。
After that, the address bus 12-1 communication control program reads C8 to confirm that communication is possible.
When an address signal is placed on 1, the address signal is decoded by 13, the buffer 17 is enabled via the gate 23 at the read timing of the read/write clock, and the output "1" of the latch 15 is sent as C8 to the data bus 12-2. With the single function output to , it is possible to send out 81 bits in response to an RS ON instruction, and to simulate the instruction state of R8 in response to a C8 read instruction.

■ 回線の異常検出 正常状態においては、信号線11上の信号ビットチャネ
ルの各ビットをゲート18により論理和をとると(S、
は反転してゲート18に入力する)、ゲート18の反転
出力は“1″となる。したがって、通信制御プログラム
が回線の状態を確認すべくCDをリードするため、アド
レスバス12−1にアドレス信号を乗せると、該アドレ
ス信号がデコーダ13によりデコードされ、リードライ
トクロックのリードタイミングでゲート24を介してバ
ッファ19がイネーブルとなり、ゲート18の反転出力
1′1”がCDとしてデータバス12−2に出力される
。非通信中(S2=“’O”)または回線が異常(A、
〜Ai= re 1 t″)となった場合、ゲート18
の反転出力は“O11であり、C,Dは“0”となる。
■ Line abnormality detection In normal state, when each bit of the signal bit channel on the signal line 11 is logically summed by the gate 18 (S,
is inverted and input to the gate 18), and the inverted output of the gate 18 becomes "1". Therefore, when the communication control program reads the CD to check the line status, when an address signal is placed on the address bus 12-1, the address signal is decoded by the decoder 13, and the gate 24 is activated at the read timing of the read/write clock. The buffer 19 is enabled via the gate 18, and the inverted output 1'1'' of the gate 18 is output to the data bus 12-2 as a CD.
~Ai= re 1 t''), gate 18
The inverted output of is "O11", and C and D are "0".

本機能により、回線の異常状態の表示及び受信キャリア
検出表示を擬似することができる。
With this function, it is possible to simulate a line abnormal state display and a received carrier detection display.

以上の動作により、通信制御プログラムによるキャラク
タ組立分解制御部3−1、信号ビットチャネル制御部4
−1の制御は、従来のモデムインタフェースを収容した
場合の制御と等価なものとなる。一方、網との接続制御
を行う場合には、通信制御プログラムがキャラクタ組立
制御部3−2を制御することにより実況可能である。
Through the above operations, the character assembly/disassembly control section 3-1 and the signal bit channel control section 4 are controlled by the communication control program.
-1 control is equivalent to control when a conventional modem interface is accommodated. On the other hand, when controlling the connection with the network, the communication control program controls the character assembly control section 3-2, thereby enabling live broadcasting.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、通信制御処理装
置にディジタル回線を収容する場合、信号ビットチャネ
ルの各信号がモデムインタフェースの各信号に擬似され
ることにより、従来のモデムインタフェース制御用の通
信制御プログラムを何ら変更することなく、該通信制御
プログラムによるディジタルインタフェースの制御が可
能になる。
As explained above, according to the present invention, when accommodating a digital line in a communication control processing device, each signal of a signal bit channel is simulated as each signal of a modem interface, so that conventional modem interface control signals can be simulated. The digital interface can be controlled by the communication control program without making any changes to the communication control program.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による通信制御処理装置の一実施例を示
すプロッタ図、第2図は第1図におけるモデムインタフ
ェース擬似回路を含む信号ビットチャネル制御部の詳細
図、第3図はディジタル回線の伝送フレーム構成を示す
図、第4図はモデムインタフェースを収容した通信制御
処理装置を示すブロック図である。 1・・・回線制御部(LC) 、2・・・処理部(pu
)。 3−1.3−2・・キャラクタ組立分解制御部。 4−1・・・信号ビットチャネル制御部、6・・・伝送
フレーム組立分解制御部。 7・・・モデムインタフェース擬似回路。 8・・・ディジタル回線。 第4図
FIG. 1 is a plotter diagram showing an embodiment of a communication control processing device according to the present invention, FIG. 2 is a detailed diagram of a signal bit channel control section including a modem interface pseudo-circuit in FIG. 1, and FIG. 3 is a diagram of a digital line. FIG. 4 is a block diagram showing a communication control processing device containing a modem interface. 1... Line control unit (LC), 2... Processing unit (pu
). 3-1.3-2...Character assembly and disassembly control section. 4-1...Signal bit channel control unit, 6...Transmission frame assembly/disassembly control unit. 7... Modem interface pseudo circuit. 8...Digital line. Figure 4

Claims (1)

【特許請求の範囲】[Claims] (1)ディジタル回線を収容し、データチャネルと回線
や網の障害状態、通信中状態を表示する信号ビットチャ
ネルとからなる伝送フレームの送受信を制御する回線制
御部と、各種伝送制御手順をサポートする通信制御プロ
グラムにより前記回線制御部を制御する処理部とを具備
する通信制御処理装置において、前記回線制御部に信号
ビットチャネルの信号をモデムインタフェースの信号に
擬似する手段を設け、前記通信制御プログラムに対して
ディジタル回線をモデムインタフェースと等価に見せる
ことを特徴とする通信制御処理装置のディジタルインタ
フェース制御方式。
(1) A line control unit that accommodates a digital line and controls the transmission and reception of transmission frames consisting of a data channel and a signal bit channel that displays line and network failure status and communication status, and supports various transmission control procedures. A communication control processing device comprising: a processing unit that controls the line control unit using a communication control program; A digital interface control method for a communication control processing device is characterized by making a digital line appear equivalent to a modem interface.
JP61103393A 1986-05-06 1986-05-06 Digital interface control system for communication control processor Pending JPS62260453A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61103393A JPS62260453A (en) 1986-05-06 1986-05-06 Digital interface control system for communication control processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61103393A JPS62260453A (en) 1986-05-06 1986-05-06 Digital interface control system for communication control processor

Publications (1)

Publication Number Publication Date
JPS62260453A true JPS62260453A (en) 1987-11-12

Family

ID=14352820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61103393A Pending JPS62260453A (en) 1986-05-06 1986-05-06 Digital interface control system for communication control processor

Country Status (1)

Country Link
JP (1) JPS62260453A (en)

Similar Documents

Publication Publication Date Title
EP0105688A2 (en) Line support processor for data transfer system
US5133078A (en) Serial frame processing system in which validation and transfer of a frame's data from input buffer to output buffer proceed concurrently
JPH02109153A (en) Inter-processor data transmission system
JPH09128182A (en) Display unit
US6332173B2 (en) UART automatic parity support for frames with address bits
GB1471392A (en) Data processing apparatus
GB1581838A (en) I/o bus transceiver for a data processing system
JPS62260453A (en) Digital interface control system for communication control processor
JP2542644B2 (en) Transmission control device
JPS6244300B2 (en)
JPS5843646A (en) Information transfer system
JPS63311834A (en) Line adaptor
JPH0787470B2 (en) Data transmission equipment
JP2581238Y2 (en) Data transmission equipment
JPH01502219A (en) Remote service console for digital data processing systems
JPH0463035A (en) Transmission system identifying method for modem
JPS63128838A (en) Connection system for communication control equipment by different procedure
JPH027212B2 (en)
JPH09146901A (en) Program transfer system
KR100271663B1 (en) Image processing apparatus
JP2949118B1 (en) Encoder data output method for bus communication type encoder device
JPS59101945A (en) Data highway diagnosing system
JPH0671274B2 (en) Information processing system
JPS6074852A (en) Communication control equipment
JPH0417050A (en) One-chip microcomputer