JPS6225524A - Frame multiplex transfer system - Google Patents

Frame multiplex transfer system

Info

Publication number
JPS6225524A
JPS6225524A JP16386285A JP16386285A JPS6225524A JP S6225524 A JPS6225524 A JP S6225524A JP 16386285 A JP16386285 A JP 16386285A JP 16386285 A JP16386285 A JP 16386285A JP S6225524 A JPS6225524 A JP S6225524A
Authority
JP
Japan
Prior art keywords
line
frame
time slot
transmission
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16386285A
Other languages
Japanese (ja)
Inventor
Yoshiaki Yomo
四方 義昭
Kimitoshi Funekawa
舟川 公敏
Masato Eguchi
真人 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP16386285A priority Critical patent/JPS6225524A/en
Publication of JPS6225524A publication Critical patent/JPS6225524A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the utilizing efficiency of a line by starting the frame transmission from a frame transmission start time slot assigned fixedly at each allocated line and sending data while monopolizing the succeeding time slot until the end of transmission. CONSTITUTION:A frame received from a line 2 is transferred and stored into a buffer memory 5 by a DMA circuit 3. Each time slot on a line 7 is assigned as the time slot starting the transmission of the frame received from the line corresponding to each allocated line 2, a multiplexing/distribution circuit 6 checks the presence of a frame in the state of transmission standby at each transmission time slot of a line 7, and when the frame exists, the succeeding time slot is used continuously and all the signals are sent. The similar operation is repeated after the end of transmission of one frame. Thus, the utilizing effi ciency of the multiplex line is improved.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は複数の回線から受信したフレーム′f!:1回
線に多重化して効率的に遠隔地に設置した処理装置に転
送する方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) The present invention provides a method for receiving frames 'f! from a plurality of lines. : This relates to a method for multiplexing data into a single line and efficiently transmitting data to a processing device installed in a remote location.

(従来の技術) 従来のフレーム多重化方式としては、多重化装置と遠隔
地の処理装置間の回線全時分割して各タイムスロットを
収容回線に固定的に割付けて使用する方式と、各回線か
ら受信した信号に回線識別番号を付加してパケット多重
形式で転送する方式を採っていた。前者はタイムスロッ
トの位置によって回線の収容位置を識別し、後者は回線
識別番号によって識別する。
(Prior art) Conventional frame multiplexing methods include a method in which the line between a multiplexer and a processing device at a remote location is time-divided, and each time slot is fixedly assigned to an accommodation line. A method was adopted in which a line identification number was added to the signal received from the network and transferred in packet multiplex format. The former identifies the line accommodating position by the time slot position, and the latter identifies by the line identification number.

(発明が解決しようとする問題点) しかし前者はフレーム多重化装置と処理装置間の回線の
タイムスロットを収容回線に固定的て割付けるため、回
りの使用効率の低下を招く。また回線の使用率?上げる
ために回線の速度を低くすると通信速度が低下すること
となる。また後者では、収容回線から受信したフレーム
は任意のタイムスロノ)t−使用して送信することがで
きるため、前者の場合のような欠点はないが、フレーム
に収容回線識別番号を付加し、受信側で削除する機能が
必要になる。また付加した収容回線識別番号の誤りチェ
ックを行うためにフレーム多重化装置と上位処理装置の
間で新たなフレームチェックシーケンス(Fe2)演算
が必要となる。
(Problems to be Solved by the Invention) However, in the former method, the time slots of the line between the frame multiplexing device and the processing device are fixedly allocated to the accommodation line, resulting in a decrease in the efficiency of use of the surroundings. Also, the line usage rate? If you lower the line speed to increase the speed, the communication speed will decrease. In the latter case, the frame received from the accommodation line can be sent using any time slot, so it does not have the drawbacks of the former case, but it adds an accommodation line identification number to the frame and You will need a function to delete it. In addition, a new frame check sequence (Fe2) calculation is required between the frame multiplexing device and the higher-level processing device in order to check for errors in the added accommodated line identification number.

本発明の目的は、フレームの受信を開始したフレーム多
重化装置と処理装置との間の回線のタイムスロットの位
置でフレーム多重化装置の回線収容位置を識別すること
を可能とし、かつフレーム多重化装置に収容した回線と
処理装置との間でフレームを転送する場合には各収容回
線が全タイムスロットを共用して転送することにより回
線使用効率の低下を防止することである。
An object of the present invention is to make it possible to identify the line accommodation position of the frame multiplexer based on the time slot position of the line between the frame multiplexer and the processing device that have started receiving frames, and to When a frame is transferred between a line accommodated in a device and a processing device, each accommodated line shares all time slots for transfer, thereby preventing a decrease in line usage efficiency.

(問題点を解決するための手段) 本発明は複数の収容回線から受信したフレームを1回線
に多重化して送信する際に、各収容回線毎に固定的に割
付けられたフレーム送出開始用タイムスロットから該収
容回線のフレームの送出を開始し、送信が終了するまで
後続するタイムスロットを専有して送信することを最も
主要な特徴とする。従来とは送出を開始できるタイムス
ロットのみが各収容回線に固定的に割付けられており、
送信できるタイムスロットは各収容回線に固定的に割付
けられていない点が異なる。
(Means for Solving the Problems) The present invention provides a time slot for starting frame transmission that is fixedly assigned to each accommodation line when frames received from a plurality of accommodation lines are multiplexed onto one line and transmitted. The most important feature is that transmission of frames on the accommodation line is started from , and that subsequent time slots are exclusively used for transmission until the transmission is completed. In the past, only the time slots in which transmission could begin were fixedly assigned to each accommodation line.
The difference is that the time slots that can be transmitted are not fixedly assigned to each accommodation line.

(作用) 本発明によると、収容回線の識別は、送出開始のタイム
スロットにより行なわれ、いったん送信が開始されると
、後続のタイムスロットを連続して使用する。従って、
タイムスロットを収容回線毎に分離して使用することに
よる回線使用効率の低下または通信速度の低下を招くこ
となく、かつ一般のパケット多重転送の場合のような収
容回線を識別するだめのアドレス情報の付与を不要とし
たフレームの多重転送を可能にする。
(Operation) According to the present invention, identification of the accommodation line is performed by the time slot at the start of transmission, and once transmission is started, subsequent time slots are used continuously. Therefore,
Address information that can be used to identify accommodation lines without reducing line usage efficiency or communication speed due to separate use of time slots for each accommodation line, as in the case of general packet multiplex transfer. To enable multiple transmission of frames without the need for attachment.

(実施例) 第1図は本発明の実施例を示す図であって、1はフレー
ム多重化装置、2は1に収容される回線、3は各収容回
線から受信した信号をバッファメモリに転送するための
DMA回路、5は1から8にフレームを転送する場合に
使用するバッファメモリ、6は多重化・分配回路、7は
上位処理装置との間の回線、8は遠隔地に設置された処
理装置、9は処理装置内の多重化・分配回路、10はH
DLC処理回路、11はプロセッサバス、12は処理プ
ロ;ツサ、13は8から1にフレームを転送する場合に
使用するバッファメモリである。
(Embodiment) FIG. 1 is a diagram showing an embodiment of the present invention, in which 1 is a frame multiplexing device, 2 is a line accommodated in 1, and 3 is a transfer of signals received from each accommodated line to a buffer memory. 5 is a buffer memory used to transfer frames from 1 to 8, 6 is a multiplexing/distribution circuit, 7 is a line between the upper processing unit, and 8 is installed in a remote location. Processing device, 9 is a multiplexing/distribution circuit in the processing device, 10 is H
A DLC processing circuit, 11 a processor bus, 12 a processing processor, and 13 a buffer memory used when transferring frames from 8 to 1.

回線2から受信したフレームは3によってバッファメモ
リ5に転送され、蓄積される。回線7上の各タイムスロ
ットは各収容回線2対応にその回線から受信したフレー
ムを送出開始できるタイムスロットとして割けけられて
おり、6は7の各送信タイムスロット毎にそのタイムス
ロットに対応する回線から受信し、5に蓄積され、7へ
送信待ちとなっているフレームの有無を調べ、あれは後
続のタイムスロットを連続して使用してその信号を全部
送信する。フレームを送信し終わるとフラグパターンを
送信する。フレームを送信している間は5の送信待ちフ
レームを有無のチェックを行わない。1フレームの送信
が終了すると、再度各タイムスロット毎に対応する回線
2から受信して、5に蓄積されている7への送信待ちフ
レームの有無を調べ、有れば同様に後続のタイムスロッ
トを使用して、連続的にフレームを送信する。9は7か
ら受信する信号を監視し、フラグパターンが途切れると
フレームを受信したことを感知する。10は回線2と1
対1に対応して設置されており、9+tフレームの受信
を開始したタイムスロットによって2の収容回線番号を
識別し、その回線と対応する10に該フレームを転送す
る。1oはHDLC手順処理を行ったあと、11を経由
して12に転送する。
Frames received from line 2 are transferred to buffer memory 5 by 3 and stored therein. Each time slot on line 7 is allocated to each accommodation line 2 as a time slot in which to start transmitting frames received from that line, and 6 is a line corresponding to that time slot for each transmission time slot of 7. It checks whether there is a frame received from , stored in 5, and waiting to be transmitted to 7, and transmits all of the signals using subsequent time slots consecutively. Once the frame has been transmitted, a flag pattern is transmitted. While the frame is being transmitted, the presence or absence of 5 frames waiting to be transmitted is not checked. When the transmission of one frame is completed, it is received again from the corresponding line 2 for each time slot, and it is checked whether there is a frame waiting to be transmitted to 7 stored in 5. If there is, it is sent to the next time slot in the same way. Use to send frames continuously. 9 monitors the signal received from 7, and senses that a frame has been received when the flag pattern is interrupted. 10 is line 2 and 1
The accommodating line number of 2 is identified by the time slot in which reception of the 9+t frame starts, and the frame is transferred to 10 corresponding to that line. After 1o performs HDLC procedure processing, it is transferred to 12 via 11.

12はさらに上位レイヤの処理を行ったあと、他の処理
装置に信号を転送する。また逆に8から1を経由して2
にフレームを転送する場合もある。この場合には】0は
13(cフレームを転送し、蓄積したあと1から8にフ
レームを送信する場合と口j様にしてフレームを送信し
、6がフレームを受信すると受信を開始したタイムスロ
ット【て対応する回線2に直接送信する。
12 further performs upper layer processing and then transfers the signal to another processing device. Conversely, from 8 to 1, 2
In some cases, frames may be transferred to In this case, 0 is 13 (if the frame is transmitted from 1 to 8 after transmitting and accumulating the c frame, and when the frame is transmitted in the manner of mouth j, and when 6 receives the frame, it is the time slot at which reception started) [Send directly to the corresponding line 2.]

第2図は7上のフレームの流れを示している。FIG. 2 shows the flow of frames above 7.

回線1はタイムスロットaと、回線2はタイムスロット
bと、回線3はタイムスロットCと、回線4はタイムス
ロットdと対応付けられている。回線2から受信した信
号はバッファメモリに格納されたあと、タイムスロット
bから送信を開始し、タイムスロットcodを使用して
送信する。回線1から受信した信号は同様にタイムスロ
ツ)aから送信を開始し、タイムスロツ) b + c
を使用する。以下同様である。なお7上の先頭タイムス
ロットは同期信号として使用する。このような構造にな
っているため、7の各タイムスロットを共用して各収容
回線の信号を転送することができ、かつ7上のフレーム
に収容口@識別番号を付加する必要もない。この結果か
ら明らかなように、回線識別符号の付加・削除回路と該
符号の誤シチェツク旦路を必要とせず、かつ7の使用効
率の低下を招くことなくフレーム多重転送を実現するこ
とができる。
Line 1 is associated with time slot a, line 2 with time slot b, line 3 with time slot C, and line 4 with time slot d. After the signal received from line 2 is stored in the buffer memory, transmission starts from time slot b and is transmitted using time slot cod. Similarly, the signal received from line 1 starts transmitting from time slot a) and time slot a) b + c.
use. The same applies below. Note that the top time slot 7 is used as a synchronization signal. With such a structure, each time slot of 7 can be shared to transfer the signal of each accommodation line, and there is no need to add an accommodation port@identification number to the frame on 7. As is clear from this result, frame multiplex transfer can be realized without requiring a line identification code addition/deletion circuit and a circuit to check for errors in the code, and without causing a decrease in the efficiency of use of 7.

(発明の効果) 以上説明したように、フレームを受信した装置では受信
を開始したタイムスロットの位置によって回線番号を識
別でき、かつ各収容回線と遠隔処理装置との間で送受信
するフレームはフレーム多重化装置と処理装置の間の回
線の全てのタイムスロットを共用して送受信することで
できるため、収容回線識別番号の付加を必要とすること
なく、タイムスロット共用による回線使用効率の向上を
可能とすることができる。
(Effects of the Invention) As explained above, the device that receives the frame can identify the line number based on the position of the time slot where reception started, and the frames sent and received between each accommodation line and the remote processing device are frame multiplexed. This is possible by sharing all the time slots on the line between the converter and the processing unit for transmission and reception, so there is no need to add an accommodating line identification number, and it is possible to improve line usage efficiency by sharing time slots. can do.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明装置の構成図、第2図は多重化回線の使
用方法を示す図である。 第1図において、1はフレーム多重化装置、2は1に収
容される回線、3は各収容口りから受信した信号をバッ
ファメモリに転送するためのDMA回路、5はバッファ
メモリ、6は多重化・分配回路、7は上位処理装置との
間の回蕨、8は遠隔地に設置された処理装置、9は処理
装置内の多重化・分配回路、10はHDLC処理回路、
11はプロセッサバス、12は処理プロセッサ、13は
8から1にフレームを転送する場合に使用するバッファ
メモリを示している。
FIG. 1 is a block diagram of the apparatus of the present invention, and FIG. 2 is a diagram showing how to use multiplexed lines. In FIG. 1, 1 is a frame multiplexing device, 2 is a line accommodated in 1, 3 is a DMA circuit for transferring signals received from each receiving port to a buffer memory, 5 is a buffer memory, and 6 is a multiplexer. reference numeral 7 indicates a circuit for connecting to a higher-level processing device, 8 indicates a processing device installed in a remote location, 9 indicates a multiplexing/distribution circuit within the processing device, 10 indicates an HDLC processing circuit,
11 is a processor bus, 12 is a processing processor, and 13 is a buffer memory used when transferring frames from 8 to 1.

Claims (1)

【特許請求の範囲】[Claims] 各回線からの信号フレームを1つの回線上に多重化して
遠隔地に設置した処理装置に転送し、逆に遠隔地の処理
装置から多重化されて送信されてくる信号フレームを各
通信回線に振り分けて送信する機能を持つフレーム多重
化装置において、フレーム多重化装置と遠隔地の処理装
置間との回線を時分割的に使用し、この回線にフレーム
多重化装置内のバッファメモリに蓄積した各収容回線か
らの受信フレームの送出を開始するタイムスロットを各
収容回線毎に固定的に割付け、その時間になるまでフレ
ームの送信を待ち合わせ、一旦割付けられた送出開始タ
イムスロットを用いてフレームの送信を開始すると後続
のタイムスロットを連続的に使用して送信し、受信側の
処理装置は受信したフレームの先頭のタイムスロットの
位置によつてフレーム多重化装置に収容した回線番号を
識別し、逆に処理装置からフレーム多重化装置に転送す
る場合も同様の方式を用いることを特徴とするフレーム
多重転送方式。
Signal frames from each line are multiplexed onto one line and transferred to a processing device installed at a remote location, and conversely, signal frames sent multiplexed from the remote processing device are distributed to each communication line. In a frame multiplexing device that has the function of transmitting data, a line between the frame multiplexing device and a processing device at a remote location is used in a time-division manner, and each storage stored in the buffer memory within the frame multiplexing device is transmitted over the line. Fixedly assign a time slot to start transmitting received frames from the line to each accommodated line, wait for frame transmission until that time, and start transmitting frames using the once assigned transmit start time slot. Then, the subsequent time slots are used continuously for transmission, and the processing device on the receiving side identifies the line number accommodated in the frame multiplexing device based on the position of the first time slot of the received frame, and conversely processes it. A frame multiplex transfer method characterized in that a similar method is used when transferring from a device to a frame multiplexer.
JP16386285A 1985-07-26 1985-07-26 Frame multiplex transfer system Pending JPS6225524A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16386285A JPS6225524A (en) 1985-07-26 1985-07-26 Frame multiplex transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16386285A JPS6225524A (en) 1985-07-26 1985-07-26 Frame multiplex transfer system

Publications (1)

Publication Number Publication Date
JPS6225524A true JPS6225524A (en) 1987-02-03

Family

ID=15782174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16386285A Pending JPS6225524A (en) 1985-07-26 1985-07-26 Frame multiplex transfer system

Country Status (1)

Country Link
JP (1) JPS6225524A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315827A (en) * 1990-01-18 1994-05-31 Kabushiki Kaisha Komatsu Seisakusho Apparatus for switching flow rate for attachment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315827A (en) * 1990-01-18 1994-05-31 Kabushiki Kaisha Komatsu Seisakusho Apparatus for switching flow rate for attachment

Similar Documents

Publication Publication Date Title
US4726017A (en) Multidrop data concentrator communication network
FI74573C (en) DIGITALOMKOPPLINGSELEMENT MED FLERA PORTAR.
US4672604A (en) Time slot polling arrangement for multiple stage time division switch
US6272572B1 (en) Apparatus and method for transmitting and receiving passenger service system and telephone signals over a network
US4796022A (en) Double transit bus system
US6256313B1 (en) Triplet architecture in a multi-port bridge for a local area network
JPS6225524A (en) Frame multiplex transfer system
JPS61100046A (en) Loop transmission method
JPS59183556A (en) Packet multiplexing system
JPS6235296B2 (en)
JP2725713B2 (en) Signal transmission method
JPS61171243A (en) Time slot assignment system of multi-channel frame
JPS6343428A (en) Tdma communication system
JPH01284030A (en) Communication system for dama system
JPH06232880A (en) Time division multiplex communication system
JPS62171298A (en) Layer 2 control system in isdn network
JPH01209837A (en) Transmission system in decentralized multiplex exchange system
JPS6024746A (en) Looped network
JPH02143645A (en) Data transmission system
JPH0644153A (en) Automatic file transfer system between terminals
JPH0548782A (en) Facsimile communication method
JPS6132629A (en) Control method of multiple circuit communication
JPH0443453A (en) Inter-processor communication system
JPH063925B2 (en) Shared channel access control circuit
JPS609243A (en) Loop type network