JPS62253187A - Making of matrix display unit - Google Patents

Making of matrix display unit

Info

Publication number
JPS62253187A
JPS62253187A JP61097150A JP9715086A JPS62253187A JP S62253187 A JPS62253187 A JP S62253187A JP 61097150 A JP61097150 A JP 61097150A JP 9715086 A JP9715086 A JP 9715086A JP S62253187 A JPS62253187 A JP S62253187A
Authority
JP
Japan
Prior art keywords
conductor layer
matrix display
manufacturing
semiconductor layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61097150A
Other languages
Japanese (ja)
Inventor
山添 博司
晋吾 藤田
菊池 伊佐子
勲夫 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61097150A priority Critical patent/JPS62253187A/en
Publication of JPS62253187A publication Critical patent/JPS62253187A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高コントラスト等、高表示品質を有するマト
リクス表示装置の製法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for manufacturing a matrix display device having high display quality such as high contrast.

従来の技術 更に、具体的には、マトリクス表示装置を構成する所の
基板の製法に関するものである。前記基板において特徴
的な所は、各絵素毎に単一あるいは複数の非直線二端子
素子が設けられ、前記各絵素電極に電気的にも接続され
ている。本発明は木質的には、この非直線二端子素子の
製法に関係している。
The prior art relates more specifically to a method of manufacturing a substrate constituting a matrix display device. A characteristic feature of the substrate is that a single or plural non-linear two-terminal elements are provided for each picture element, and are also electrically connected to each picture element electrode. The present invention is related to the manufacturing method of this non-linear two-terminal element in terms of wood quality.

非直線二端子素子とは、ここでは、電流−電圧特性が非
直線性を示し、比較的大電圧領域において、近似的に定
電圧特性を示すような二端子素子を謂う。
The term "non-linear two-terminal element" herein refers to a two-terminal element whose current-voltage characteristics exhibit non-linearity and approximately exhibit constant voltage characteristics in a relatively large voltage region.

非直線二端子素子を有する7トリクス表示装置は、高密
度5大容量表示を実現するための一つの鍵となるもので
ある。すなわち、前述のようなマトリクス表示装置に関
する技術への現在の大きなFJIlGは、パーソナル・
コンピュータの普及や、高度情報通信網の拡大、映像情
報の高度化に伴う、大容量情報に対するマトリクス表示
装置の可能性への中心技術の一つであると考えられるこ
とがらマトリクス表示装置を実現するための表示媒体と
しては、例えば液晶表示素子、電場発光表示素子、電気
泳動表示素子、エレクトロ・クロミック表示素子、プラ
ズマ表示素子等を包含するものである。
A 7-trix display device with a non-linear two-terminal element is one of the keys to realizing a high-density 5-capacity display. In other words, the current major FJIlG in technology related to matrix display devices as mentioned above is
With the spread of computers, the expansion of advanced information communication networks, and the increasing sophistication of video information, the realization of a matrix display device is considered to be one of the core technologies for realizing the potential of matrix display devices for large amounts of information. Display media for this purpose include, for example, liquid crystal display elements, electroluminescent display elements, electrophoretic display elements, electrochromic display elements, plasma display elements, and the like.

本発明が関係する、我々が見い出した非直線二端子素子
を各絵素毎に具備ずろ少なくとも1枚の基板から構成さ
れたマトリクス表示装置は、全く知られていない故に、
本発明が明らかにしている製法には、厳密に言えば従来
例は存在しない。すなわち、本発明は、明瞭な新規性を
有すると思われる。以後、本発明が捉供するマトリクス
表示装置の製法の進歩性について、液晶マトリクス表示
装置の場合を例として、話を進める。
The present invention relates to a matrix display device, which we have discovered, which is equipped with a non-linear two-terminal element for each picture element and is composed of at least one substrate, and therefore,
Strictly speaking, there is no prior art example for the manufacturing method disclosed by the present invention. That is, the present invention appears to have clear novelty. Hereinafter, we will discuss the inventiveness of the method for manufacturing a matrix display device provided by the present invention, taking the case of a liquid crystal matrix display device as an example.

本発明が関係する、マトリクス表示装置用非直線二端子
素子の構成断面図及び平面図を第3図、基板上の配置図
を第4図に示す。第3図、第4図は、例えば、液晶マト
リクス表示装置の少なくとも片側の基板の例である。第
3図において、(alは構成断面図であり、(blは平
面図であって、101は基板、102は間隙を有する下
部導体層、103は半導体層、104は上部導体層であ
る。第4図fatは非直線二端子素子を各絵素毎に1段
使った場合であり、第4図(blは非直線二端子素子を
各絵素毎に2段使った場合に対応する。同図において、
111は端子、112はバス・バー、113は下部導体
層、114は半導体層と上部導体層との複層、115は
絵素電極である。
A cross-sectional view and a plan view of the structure of a non-linear two-terminal element for a matrix display device to which the present invention relates are shown in FIG. 3, and a layout diagram on a substrate is shown in FIG. 3 and 4 are examples of at least one substrate of a liquid crystal matrix display device, for example. In FIG. 3, (al is a cross-sectional view of the configuration, (bl is a plan view, 101 is a substrate, 102 is a lower conductor layer with a gap, 103 is a semiconductor layer, and 104 is an upper conductor layer. Figure 4 fat corresponds to the case where one stage of non-linear two-terminal elements is used for each picture element, and Figure 4 (bl) corresponds to the case where two stages of non-linear two-terminal elements are used for each picture element. In the figure,
111 is a terminal, 112 is a bus bar, 113 is a lower conductor layer, 114 is a composite layer of a semiconductor layer and an upper conductor layer, and 115 is a picture element electrode.

電圧−電流特性における非直線性は、第3図において、
半導体層103の内部、あるいは半導体層103と導体
層102または104との接触部で生起していると想定
される。また、第4図に液晶層を挾持して液晶パネルと
なる所の、少なくとも一方の基板上において、各絵素に
非直線素子が設けられているのが理解される。
The nonlinearity in the voltage-current characteristics is shown in Figure 3 as follows:
It is assumed that this occurs inside the semiconductor layer 103 or at the contact portion between the semiconductor layer 103 and the conductor layer 102 or 104. It is also understood from FIG. 4 that a non-linear element is provided for each picture element on at least one of the substrates that sandwich the liquid crystal layer to form a liquid crystal panel.

我々は、以前、半導体プロセスに精通した技術者が容易
に考えるように、第3図における前記半導体層と前記上
部導体層は、フォト・リソグラフィー法、特に砒素(A
3)とセレン(Se)硫黄(S)との化合物からなる半
導体やテルル(Te)に適当な蝕刻液が無い故に、リフ
ト・オフ・プロセスを使って形成された。
We have previously explained that the semiconductor layer and the upper conductor layer in FIG.
Since there is no suitable etchant for semiconductors made of compounds of 3), selenium (Se), and sulfur (S), and tellurium (Te), they were formed using a lift-off process.

第5図は、前述のような方法の典型例を説明するための
構成断面図である。第5図において、121は基板、1
22は例えば透明な、錫(S n)を含む酸化インジウ
ム層(以後、170層と称する)、123は砒素(As
)とセレン(Se)と硫黄(S)との化合物からなる半
導体層、124は例えばテルル(Te)層、125はレ
ジスト層である。
FIG. 5 is a sectional view of a structure for explaining a typical example of the method as described above. In FIG. 5, 121 is a substrate, 1
22 is a transparent indium oxide layer (hereinafter referred to as 170 layer) containing tin (S n ), and 123 is an arsenic (As
), 124 is a tellurium (Te) layer, and 125 is a resist layer.

我々が以前採用したマトリクス表示装置の製法のうち、
鍵となる非直線二端子素子の製法を以下に、第5図を用
いて説明する。まず、第5図(alに示す如く、間隙を
有する170層122をその」−に有する基板121を
購入する。つぎにフォト・リソグラフィー法でもって、
第5図fblの如く、逆テーパー状断面を有するフォト
・レジスト層125を形成する。さらに、砒素(As)
とセレン(Se)と硫黄(S)との化合物を真空蒸着し
て、半導体層123を得る〔第5図、(bl’l。つぎ
に、フォト・レジスト層125を、適当なレジスト剥離
液でもって、膨潤、溶解させ除去する。このとき、フォ
ト・レジスト層125」−の半導体層は自動的に除去さ
れ、第5図(0)を得る。つぎに、第5図(diの如<
 、(b)の場合より開孔が小さくなるように、フォト
・リソグラフィー法でもって、逆テーパー状断面を有す
るフォト・レジスト層125を形成する。さらに、テル
ル(Te)を真空蒸着して、テルル(Te)層124を
形成する。かくて、第5図(diを得る。つぎに、フォ
ト・レジスト層125を、適当なレジスト剥離液でもっ
て、膨潤、溶解させ除去する。このとき、フォト・レジ
スト層125上のテルル(Te)層は自動的に除去され
、第5図te+を得る。かくて、液晶マトリクス表示用
非直線二端子素子を得る。
Among the manufacturing methods of matrix display devices that we have previously adopted,
The key method for manufacturing a nonlinear two-terminal element will be explained below using FIG. 5. First, a substrate 121 having 170 layers 122 with gaps as shown in FIG.
As shown in FIG. 5fbl, a photoresist layer 125 having a reverse tapered cross section is formed. Furthermore, arsenic (As)
A compound of selenium (Se) and sulfur (S) is vacuum-deposited to obtain a semiconductor layer 123 [Fig. As a result, the semiconductor layer of the photoresist layer 125'' is removed by swelling and dissolving.
, a photoresist layer 125 having a reverse tapered cross section is formed by photolithography so that the openings are smaller than in the case of (b). Furthermore, tellurium (Te) is vacuum deposited to form a tellurium (Te) layer 124. In this way, the photoresist layer 125 shown in FIG. The layer is automatically removed to obtain te+ in FIG. 5. Thus, a non-linear two-terminal element for liquid crystal matrix display is obtained.

砒素(As)とセレン(Se)と硫黄(S)との化合物
からなる半導体には適当な蝕刻液が無く、従って、マト
リクス表示装置の製造において重要な前記非直線二端子
素子の形成においては、前述のようにリフト・オフ・プ
ロセスが必須であった。
There is no suitable etchant for semiconductors made of compounds of arsenic (As), selenium (Se), and sulfur (S), and therefore, in the formation of the non-linear two-terminal elements, which are important in the manufacture of matrix display devices, As mentioned above, a lift-off process was essential.

発明が解決しようとする問題点 例えば、液晶表示装置における液晶層を挟持する少なく
とも片方の基板上において、各絵素毎に、電気的に絵素
に縦続接続された形に前述の非直線二端子素子を設ける
ことは、液晶パネルの表示品質を著しく向上させる。念
のため、申し添えるが、このような非直線二端子素子は
、我々により初めて見出されたものである。
Problems to be Solved by the Invention For example, in a liquid crystal display device, on at least one of the substrates sandwiching the liquid crystal layer, the above-mentioned non-linear two terminals are electrically connected in cascade to each pixel for each pixel. Providing the element significantly improves the display quality of the liquid crystal panel. Just to be sure, we are the first to discover such a non-linear two-terminal element.

従来の前記非直線二端子素子を有するマトリクス表示用
基板の製法、なかんずく、前記非直線二端子素子の製法
には、リフト・オフ・プロセスが必須であった。このこ
とより、製造が複雑なことから、製造コスト力月−昇す
ること、製造歩留りが低下すること、更には前記半導体
層や前記上部導体層を約500人以」二厚くするとリフ
ト・オフが不完全になること等の問題点が山積していた
In the conventional manufacturing method of a matrix display substrate having the non-linear two-terminal element, especially in the manufacturing method of the non-linear two-terminal element, a lift-off process is essential. Because of this, manufacturing is complicated, manufacturing costs increase, manufacturing yield decreases, and furthermore, if the semiconductor layer or the upper conductor layer is made thicker than about 500", lift-off will occur. There were a lot of problems, including incompleteness.

問題点を解決するための手段 本発明は前述のような問題点を解決するために、マトリ
クス表示装置を構成する基板」−に、各絵素に形成され
た非直線二端子素子であって、順次、間隙を有する下部
導体層、前記間隙上及び前記下部導体層の上に砒素(A
s)とセレン(Se)と硫黄(S)との化合物からなる
半導体層、さらに前記半導体層の上に上部導体層を積層
してなるような非直線二端子素子の製造において、前記
半導体層及び前記上部導体層の形成に際し、一枚のマス
クを用いて連続蒸着し、かつ、前記半導体層は複数の方
向から蒸着し、前記半導体層の島の領域が前記上部導体
層の島の領域を含むようにしたようなマトリクス表示装
置の製法を提供するものである。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides a non-linear two-terminal element formed in each picture element on a substrate constituting a matrix display device. Sequentially, a lower conductor layer having a gap, arsenic (A
In manufacturing a non-linear two-terminal device including a semiconductor layer made of a compound of s), selenium (Se), and sulfur (S), and an upper conductor layer laminated on the semiconductor layer, the semiconductor layer and When forming the upper conductor layer, continuous deposition is performed using a single mask, and the semiconductor layer is deposited from a plurality of directions, and the island region of the semiconductor layer includes the island region of the upper conductor layer. The present invention provides a method for manufacturing such a matrix display device.

前記下部導体層が、錫(S n)を含んだ酸化インジウ
ム(ITO)、アンチモン(Sb)を含んだ酸化錫 、
チタン(Ti)、クロム(Cr)またはアルミニウム(
Ajりからなるのが望ましい。
The lower conductor layer is indium oxide (ITO) containing tin (Sn), tin oxide containing antimony (Sb),
Titanium (Ti), chromium (Cr) or aluminum (
It is desirable that it consists of Ajri.

前記化合物における望ましい砒素(As)の望ましい百
分率は10原子%から80原子%である。
The preferred percentage of arsenic (As) in the compound is from 10 atomic % to 80 atomic %.

前記上部導体層が、テルル(Te)、アルミニウム(A
jり、クロム(CrLまたはチタン(Ti)からなるの
が望ましい。
The upper conductor layer is made of tellurium (Te), aluminum (A
However, it is preferably made of chromium (CrL) or titanium (Ti).

前述の製法において、マスクは磁性金属で形成され、前
記マスクの基板への付着4才磁気吸引力によりなされる
のが望ましい。
In the above manufacturing method, the mask is preferably formed of a magnetic metal, and the attachment of the mask to the substrate is preferably achieved by magnetic attraction.

前述の製法において、マスクはスペーサーを介して、基
板に磁気吸引力により付着せしめることが望ましい。
In the above manufacturing method, it is desirable that the mask be attached to the substrate via a spacer by magnetic attraction.

作用 本発明が関係するマトリクス表示装置の今までの製法、
特に非直線二端子素子の今までの製法においては、単−
回あるいは複数回のリフト・オフ・プロセスを含んでお
り、従って工数が太き(、製造コストが上昇し、また製
造歩留りも著しく損なっていた。
Function The conventional manufacturing method of the matrix display device to which the present invention relates,
In particular, in the conventional manufacturing method of non-linear two-terminal elements,
This method involves a lift-off process one or more times, thus increasing the number of man-hours (increasing the manufacturing cost and significantly reducing the manufacturing yield).

本発明による製法によれば、鍵となる非直線二端子素子
の製法のうち、前記半導体層と前記上部導電体層の形成
において、−回の真空槽内への設置とその後の連Vt蒸
着により、前記マトリクス表示用非直線二端子素子を得
ることが出来る。すなわち、フォト・リソグラフィー法
、とりわけリフト・オフ・プロセスの排除が可能となっ
た。結果として、製造の際の工数の削減、製造コストの
低減、製造歩留りの向上を招来した。また、前記半導体
層や前記−上部導体層を数μm程度の厚みに沈積させて
も、剥離等が生起せず、製造歩留りの低下をきたさなか
った。
According to the manufacturing method of the present invention, in the key manufacturing method of a non-linear two-terminal element, in the formation of the semiconductor layer and the upper conductor layer, -times of installation in a vacuum chamber and subsequent continuous Vt evaporation are performed. , the non-linear two-terminal element for matrix display can be obtained. That is, it has become possible to eliminate photolithography methods, especially lift-off processes. As a result, the number of man-hours during manufacturing is reduced, manufacturing costs are reduced, and manufacturing yields are improved. Further, even when the semiconductor layer and the upper conductor layer were deposited to a thickness of about several micrometers, no peeling occurred and the manufacturing yield did not decrease.

実施例 本発明によるマトリクス表示装置の製法のうち、鍵とな
る非直線二端子素子の典型的な製法の一実施例を説明す
るための手順図を第1図、第2図に示す。第1図、第2
図は構成断面図である。
Embodiment FIGS. 1 and 2 are flowcharts for explaining one embodiment of a typical method for manufacturing a non-linear two-terminal element, which is a key component in the method for manufacturing a matrix display device according to the present invention. Figures 1 and 2
The figure is a sectional view of the structure.

第1図において、1は基板、2は間隙を有する下部導体
層であって、これは170層の上にチタン(Ti)ある
いはクロム(Cr)を積層した構造初等、複合層で成り
たっていてもよい。但し、前記下部導体層の断面は急峻
であるより、テーパー状である方がよい。3は半導体層
、4は上部導体層、5は厚み方向に着磁された永久磁石
板で、サマリウム−コバルト系磁石や、フェライト磁石
が望ましい。6は有機樹脂や金属からなるスペーサーで
あって、しかも、第1図(bl、 fclの如くマスク
の開孔部近傍の断面が等価的に逆テーパー状になってい
るようζこされる。7は磁性金属からなるマスク、8は
マスク上に沈積した半導体の層、9はマスクに付着した
導体の層、10は半導体層形成の際の複数の蒸着方向、
11は」二部導体層形成の際の単一の蒸着方向である。
In Fig. 1, 1 is a substrate, 2 is a lower conductor layer with a gap, and this may be made of a primary structure with titanium (Ti) or chromium (Cr) laminated on 170 layers, or a composite layer. good. However, the cross section of the lower conductor layer is preferably tapered rather than steep. 3 is a semiconductor layer, 4 is an upper conductor layer, and 5 is a permanent magnet plate magnetized in the thickness direction, preferably a samarium-cobalt magnet or a ferrite magnet. Reference numeral 6 denotes a spacer made of organic resin or metal, and is shaped so that the cross section near the opening of the mask is equivalently inversely tapered, as shown in FIG. 1 (bl, fcl). 8 is a mask made of magnetic metal; 8 is a semiconductor layer deposited on the mask; 9 is a conductor layer attached to the mask; 10 is a plurality of deposition directions when forming the semiconductor layer;
11 is the single deposition direction during the formation of the two-part conductor layer.

第2図において、21は基板、22は間隙を有する下部
導体層であって、前述と同様のことが言い得る。23は
半導体層、24は上部導体層、25は厚み方向に着磁さ
れた永久磁石板であって、前述と同様のことが言い得る
。26は、マスクの反り等で自然に発生した間隙、27
は磁性金属からなるマスク、28はマスク上に沈積した
半導体の層、29はマスクに付着した導体の層、30は
半導体層形成の際の複数の蒸着方向、31は」一部導体
層形成の際の単一の蒸着方向である。
In FIG. 2, 21 is a substrate, 22 is a lower conductor layer having a gap, and the same can be said as described above. 23 is a semiconductor layer, 24 is an upper conductor layer, and 25 is a permanent magnet plate magnetized in the thickness direction, and the same can be said as described above. 26 is a gap naturally generated due to warping of the mask, etc., 27
28 is a mask made of magnetic metal, 28 is a semiconductor layer deposited on the mask, 29 is a conductor layer attached to the mask, 30 is a plurality of deposition directions when forming a semiconductor layer, and 31 is a part of a conductor layer formed. single deposition direction.

本発明によるマトリクス表示装置の製法のうち、鍵とな
る非直線二端子素子の製造における典型的な実施手順を
以下に述べる。第1図(al及び第2図+a)の如く、
間隙を有する下部導体層を有する基板1及び21を購入
する。基板1または21は、一般にはガラス、セラミッ
ク、プラスチック等、表面が平滑な絶縁性のものが選ば
れる。場合によっては更に基板には透光性が要求される
。下部導体層はTTO,アンチモン(Sb)を含んだ酸
化錫、チタン(Ti)、クロム(Cr)、アルミニウム
(AIり等から形成されるのが望ましい。つぎに、パー
マロイや、SUS 430.ニッケル等の磁性金属薄板
から出来たメタル・マスク〔第2図25〕、または、前
記メタル・マスクに、前記メタル・マスクの開孔より、
大きく開孔したスペーサー〔第1図6〕を接着させたも
のは、アライナ−等で、間隙を有する下部導体層を有す
る基板に合わせられ、基板のもう一方の主面に、厚み方
向に着磁した永久磁石板を密着させて、前記基板を挟持
するように固定される〔第1図中1. (C1) 、第
2図(bl。
In the method for manufacturing a matrix display device according to the present invention, a typical procedure for manufacturing a non-linear two-terminal element, which is a key element, will be described below. As shown in Figure 1 (al and Figure 2 + a),
Purchase substrates 1 and 21 with a lower conductor layer with a gap. The substrate 1 or 21 is generally selected from an insulating material with a smooth surface, such as glass, ceramic, or plastic. In some cases, the substrate is further required to have translucency. The lower conductor layer is preferably formed of TTO, tin oxide containing antimony (Sb), titanium (Ti), chromium (Cr), aluminum (AI), etc. Next, permalloy, SUS 430, nickel, etc. A metal mask made of a thin magnetic metal plate [FIG. 2 25], or a hole in the metal mask,
A spacer with a large hole [Fig. 1 6] glued is aligned with a substrate having a lower conductor layer with a gap using an aligner, etc., and magnetized in the thickness direction on the other main surface of the substrate. The permanent magnet plates are brought into close contact and fixed so as to sandwich the substrate [see 1. in Figure 1]. (C1), Figure 2 (bl.

(C)〕。前記メタル・マスクは湿式または乾式腐蝕、
またはレーザー・加工で作製されるのが通常である。前
記スペーサーは前記メタル・マスクに付着したポジ型パ
ターン形成用ドライフィルム、またはポジ型フォト・レ
ジスト層を、前記メタル・マスク側から過剰に露光し、
現像して得るか、または、前記メタル・マスクより開孔
が大きくされた金属フィルムを裏うちして得られる。つ
ぎに、真空槽内に設置し、砒素(As)とセレン(S 
e)と硫黄(S)との化合物をソースとして、抵抗加熱
蒸着法または電子ビーム加熱蒸着法で、複数の方向から
蒸着する(第1回出)、第2図(b)〕。つぎに、単一
の方向から、上部導体層〔第1図4.第2図24〕を抵
抗加熱蒸着法または電子ビーム加熱蒸着法で蒸着される
〔第1図(C)、第2図(C)〕。
(C)]. The metal mask is wet or dry etched,
Alternatively, it is usually produced by laser processing. The spacer excessively exposes a positive pattern forming dry film or a positive photoresist layer attached to the metal mask from the metal mask side,
It can be obtained by developing it or by backing out a metal film with larger openings than the metal mask. Next, it is placed in a vacuum chamber, and arsenic (As) and selenium (S) are placed in a vacuum chamber.
Using a compound of e) and sulfur (S) as a source, it is deposited from a plurality of directions by a resistance heating evaporation method or an electron beam heating evaporation method (first appearance), FIG. 2(b)]. Next, from a single direction, the upper conductor layer [Figure 1 4. 24] is deposited by a resistance heating evaporation method or an electron beam heating evaporation method [FIGS. 1(C) and 2(C)].

上部導体層はテルル(Te)、チタン(Ti)。The upper conductor layer is made of tellurium (Te) and titanium (Ti).

アルミニウム(Al)、クロム(Cr)から形成される
のが望ましい。つぎに、永久磁石板及びメタル・マスク
を除去して、マトリクス表示用非直線二端子素子を得る
〔第1図(d)、第2図(d)〕。この非直線二端子素
子は、金属顕微鏡の観察の結果、第3図のような構造を
もっているのが確認出来た。
Preferably, it is made of aluminum (Al) or chromium (Cr). Next, the permanent magnet plate and the metal mask are removed to obtain a non-linear two-terminal element for matrix display [FIGS. 1(d) and 2(d)]. As a result of observation using a metallurgical microscope, it was confirmed that this non-linear two-terminal element had a structure as shown in FIG.

個々の実施例を以下に示す。ここの実施例では、液晶表
示装置に関して述べるが、本発明はこれに拘束されるも
のでない。
Individual examples are shown below. In this embodiment, a liquid crystal display device will be described, but the present invention is not limited thereto.

(実施例1) 第り図の如き手順で非直線二端子素子を有する基板を作
製した。基板1はソーダガラスの上に、二酸化硅素(S
 i 02 )を被覆したものを用いた。
(Example 1) A substrate having a non-linear two-terminal element was manufactured by the procedure shown in FIG. Substrate 1 is silicon dioxide (S) on soda glass.
i 02 ) was used.

下部導体層2は厚みが約2000人のチタン(Ti)ま
たはTTOから形成された2種類のものを用意した。半
導体層3は、砒素(As)を約40原子%、セレン(S
e)を約15原子%、硫黄(S)を約15原子%となる
ような成分比を有する化合物を薄着ソースとして、モリ
ブデン(MO)ボートを用いた抵抗加熱蒸着法で形成し
た。上部導体層4はテルル(Te)で形成した。半導体
層3の厚みは、約400人、500A、1000人、 
2000人。
Two types of lower conductor layers 2 were prepared, each of which was made of titanium (Ti) or TTO and had a thickness of approximately 2000 mm. The semiconductor layer 3 contains approximately 40 atomic percent arsenic (As) and selenium (S
The film was formed by a resistance heating evaporation method using a molybdenum (MO) boat using a compound having a component ratio of about 15 atomic % of e) and about 15 atomic % of sulfur (S) as a thin deposition source. The upper conductor layer 4 was made of tellurium (Te). The thickness of the semiconductor layer 3 is approximately 400 mm, 500 A, 1000 mm,
2000 people.

3000人、4000人、5000人、6000人の種
々の基板を作り、この各に対して、上部導体層4である
テルル(Te)Jilの厚みは約200人。
Various boards of 3,000, 4,000, 5,000, and 6,000 layers were made, and the thickness of the tellurium (Te) Jil, which is the upper conductor layer 4, was about 200 layers for each board.

500人、1000人、2000人、3000人。500 people, 1000 people, 2000 people, 3000 people.

4000人、5000人、8000人と変化させた基板
、合計2x8x8=128通りの条件のうちの一つ一つ
を具備する非直線二端子素子を有する128個の基板を
得た。
128 substrates having non-linear two-terminal elements each satisfying each of a total of 2×8×8=128 conditions were obtained, with the number of substrates changed to 4,000, 5,000, and 8,000.

前記各基板の非直線二端子素子の電気的特性の測定を行
った所、すべて、電流−電圧特性における非直線性は著
しかった。このものの電気容量も比較的、小さく、好ま
しいものであった。これらの基板を使って液晶マトリク
ス表示装置を作った所、すべて、1/7バイアス、デユ
ーティが1/1000の駆動法で、表示のコントラスト
は10:1以上であった。
When the electrical characteristics of the nonlinear two-terminal elements of each of the substrates were measured, the nonlinearity in current-voltage characteristics was significant in all cases. The capacitance of this product was also relatively small, which was preferable. When liquid crystal matrix display devices were manufactured using these substrates, the display contrast was 10:1 or more using a driving method with a bias of 1/7 and a duty of 1/1000.

(実施例2) 第1図の如き手順で非直線二端子素子を有する基板を作
製した。基板1はソーダガラスの上に、二酸化硅素(S
 i 02 )を被覆したものを用いた。
(Example 2) A substrate having a non-linear two-terminal element was manufactured according to the procedure shown in FIG. Substrate 1 is silicon dioxide (S) on soda glass.
i 02 ) was used.

下部導体層2は厚みが約2000人のチタン(Ti)ま
たはTTOから形成された2種のものを用意した。半導
体層3は、砒素(As)を約40原子%にし、セレン(
Se)の成分比率を約5原子%、10原子%、20原子
%、30原子%、40原子%、50原子%、55原子%
の各としたような、砒素(As)とセレン(Se)と硫
黄(S)の種々の化合物物を蒸着ソースとして、モリブ
デン(MO)ボートを用いた抵抗加熱蒸着法で形成した
。上部導体層4はテルル(Te)で形成した。半導体層
3の厚みは、約2300人とした。上部導体層の厚みは
約1000人とした。かくて、2×7=14通りの条件
のうちの一つ一つを具備する非直線二端子素子を有する
14個の基板を得た。
Two types of lower conductor layers 2, each made of titanium (Ti) or TTO, each having a thickness of approximately 2000 mm were prepared. The semiconductor layer 3 contains approximately 40 atomic percent arsenic (As) and selenium (
The component ratio of Se) is approximately 5 at%, 10 at%, 20 at%, 30 at%, 40 at%, 50 at%, 55 at%
They were formed by a resistance heating evaporation method using a molybdenum (MO) boat using various compounds of arsenic (As), selenium (Se), and sulfur (S) as evaporation sources. The upper conductor layer 4 was made of tellurium (Te). The thickness of the semiconductor layer 3 was approximately 2,300. The thickness of the upper conductor layer was approximately 1000 layers. In this way, 14 substrates having non-linear two-terminal elements each satisfying 2×7=14 conditions were obtained.

前記各基板の非直線二端子素子の電気的特性の測定を行
った所、すべて、電流−電圧特性における非直線性は著
しかった。このものの電気容量も比較的、小さく、好ま
しいものであった。これらの基板を使って液晶マトリク
ス表示装置を作った所、すべて、1/7バイアス、デユ
ーティが1/1000の駆動法で、表示のコントラスト
は10:1以上であった。
When the electrical characteristics of the nonlinear two-terminal elements of each of the substrates were measured, the nonlinearity in current-voltage characteristics was significant in all cases. The capacitance of this product was also relatively small, which was preferable. When liquid crystal matrix display devices were manufactured using these substrates, the display contrast was 10:1 or more using a driving method with a bias of 1/7 and a duty of 1/1000.

(実施例3) 第1図の如き手順で非直線二端子素子を有する基板を作
製した。基板1はソーダガラスの上に、二酸化硅素(S
 i 02 )を被覆したものを用いた。
(Example 3) A substrate having a non-linear two-terminal element was manufactured according to the procedure shown in FIG. Substrate 1 is silicon dioxide (S) on soda glass.
i 02 ) was used.

下部導体層2は厚み約1500人のチタン(Ti)また
はTTOから形成された2種のものを用いた。
The lower conductor layer 2 was made of two types of titanium (Ti) or TTO with a thickness of approximately 1,500 yen.

半導体層3は、砒素(As)をそれぞれ、約10原子%
、20原子%、30原子%、50原子%。
The semiconductor layer 3 contains about 10 atomic % of arsenic (As).
, 20 atom%, 30 atom%, 50 atom%.

65原子%、80原子%を含み、残余をセレン(Se)
と硫黄(S)と等原子%含むような成分比率を有する、
砒素(As)とセレン(S e)と硫黄(S)との化合
物を蒸着ソースとして、モリブデン(Mo)ボートを用
いた抵抗加熱蒸着法により得た。半導体層の厚みは約2
500人とした。
Contains 65 at%, 80 at%, and the remainder is selenium (Se)
and sulfur (S) in an equal atomic percent,
It was obtained by a resistance heating vapor deposition method using a molybdenum (Mo) boat using a compound of arsenic (As), selenium (Se), and sulfur (S) as a vapor deposition source. The thickness of the semiconductor layer is approximately 2
The number of people was 500.

上部導体層4は、厚さ約1500人のテルル(Te)チ
タン(Ti)、アルミニウム(Al)、クロム(Cr)
から抵抗加熱蒸着法で形成した。かくて、計、2X6X
4=48通りの条件の各々を具備する非直線二端子素子
を有する48個の基板を得た。
The upper conductor layer 4 is made of tellurium (Te), titanium (Ti), aluminum (Al), and chromium (Cr) with a thickness of approximately 1500 nm.
It was formed using a resistance heating vapor deposition method. Thus, the total is 2X6X
48 substrates having non-linear two-terminal elements satisfying each of 4=48 conditions were obtained.

前記各基板の非直線二端子素子の電気的特性の測定を行
った所、すべて、電流−電圧特性における非直線性は著
しかった。このものの電気容量も比較的、小さく、好ま
しいものであった。これらの基板を使って液晶マトリク
ス表示装置を作った所、すべて、1/7バイアス、デユ
ーティが1/1000の駆動法で、表示のコントラスト
は10:1以」−であった。
When the electrical characteristics of the nonlinear two-terminal elements of each of the substrates were measured, the nonlinearity in current-voltage characteristics was significant in all cases. The capacitance of this product was also relatively small, which was preferable. In all cases where liquid crystal matrix display devices were manufactured using these substrates, the display contrast was 10:1 or higher using a driving method with a bias of 1/7 and a duty of 1/1000.

(実施例4) 第2図の如き手順で非直線二端子素子を有する基板を作
製した。基板21はソーダガラスの上に、二酸化硅素(
S s 02 )を被覆したものを用いた。
(Example 4) A substrate having a non-linear two-terminal element was manufactured according to the procedure shown in FIG. The substrate 21 is made of silicon dioxide (
A material coated with S s 02 ) was used.

下部導体層22は約1000人のアンチモン(Sb)を
含んだ酸化錫、クロム(Cr)またはアルミニウム(A
l)から形成された3種のものを用意した。半導体層2
3は、砒素(As)を約30原子%、セレン(Se)を
約10原子%、硫黄(S)を約60原子%含むような砒
素(As)とセレン(Se)と硫黄(S)との化合物を
蒸着ソースとして、モリブデン(MO)ボートを用いた
抵抗加熱蒸着法で形成した。半導体層の厚みは約200
0人とした。上部導体層24は、厚さ約2000人のテ
ルル(Te)から抵抗加熱蒸着法で形成した。かくて、
合計、3通りの条件の各々を具備する非直線二端子素子
を有する3個の基板を得た。
The lower conductor layer 22 is made of tin oxide containing approximately 1000 antimony (Sb), chromium (Cr), or aluminum (A).
1) were prepared. semiconductor layer 2
3 contains arsenic (As), selenium (Se), and sulfur (S) containing about 30 at% arsenic (As), about 10 at% selenium (Se), and about 60 at% sulfur (S). The film was formed by a resistance heating evaporation method using a molybdenum (MO) boat using a compound of 1 as an evaporation source. The thickness of the semiconductor layer is approximately 200 mm
There were 0 people. The upper conductor layer 24 was formed from tellurium (Te) with a thickness of approximately 2000 nm using a resistance heating evaporation method. Thus,
In total, three substrates having non-linear two-terminal elements satisfying each of three conditions were obtained.

前記各基板の非直線二端子素子の電気的特性の測定を行
った所、すべて、電流−電圧特性におLJる非直線性は
著しかった。このものの電気容量も比較的、小さく、好
ましいものであった。これらの基板を使って液晶マトリ
クス表示装置を作った所、すべて、I/7バイアス、デ
ユーティが1/1000の駆動法で、表示のコントラス
トは10:1以」二であった。
When the electrical characteristics of the nonlinear two-terminal elements of each of the substrates were measured, the nonlinearity of LJ in the current-voltage characteristics was significant in all cases. The capacitance of this product was also relatively small, which was preferable. In all cases where liquid crystal matrix display devices were manufactured using these substrates, the display contrast was 10:1 or higher using a driving method with an I/7 bias and a duty of 1/1000.

発明の効果 本発明は、非直線二端子素子を使ったマトリクス表示装
置の製法に関係している。これらの非直線二端子素子は
他の産業分野でも利用価値が大なるものであり、従って
、本発明の産業上の利用価値は大なるものがある。
Effects of the Invention The present invention relates to a method for manufacturing a matrix display device using non-linear two-terminal elements. These non-linear two-terminal elements have great utility in other industrial fields, and therefore the present invention has great industrial utility.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図は本発明の詳細な説明するだめの構成断
面図、第3図は非直線二端子素子の構成断面図及び平面
図、第4図は非直線二端子素子を有する基板の平面配置
図、第5図は今までの非直線二端子素子の典型的製法を
示す断面図である。 1・・・・・・基板、2・・・・・・間隙を有する下部
導体層、3・・・・・・半導体層、4・・・・・・上部
導体層、5・・・・・・厚み方向に着磁された永久磁石
板、6・旧・・スペーサー、7・・・・・・磁性金属か
らなるマスク、8・・・・・・マスク上に沈積した半導
体の層、9・・・・・・マスクに付着した導体の層、1
0・・・・・・半導体層形成の際の複数の蒸着方向、1
1・・・・・・上部導体層形成の際の単一の蒸着方向、
21・・・・・・基板、22・・・・・・間隙を有する
下部導体層、23・・・・・・半導体層、24・・・・
・・上部導体層、25・・・・・・厚み方向に着磁され
た永久磁石板、26・・・・・・自然に発生した間隙、
27・旧・・磁性金属からなるマスク、28・・・・・
・マスク上に沈積した半導体の層、29・・・・・・マ
スクに付着した導体の層、30・・・・・・半導体層形
成の際の複数の蒸着方向、31・・・・・・上部導体層
形成の際の単一の蒸着方向。 代理人の氏名 弁理士 中尾敏男 はか1名へ    
       へ 綜      。 味     8 鵬          −
1 and 2 are cross-sectional views of the structure for explaining the present invention in detail, FIG. 3 is a cross-sectional view and a plan view of the structure of a non-linear two-terminal element, and FIG. 4 is a substrate having a non-linear two-terminal element. FIG. 5 is a cross-sectional view showing a typical manufacturing method of a conventional non-linear two-terminal element. DESCRIPTION OF SYMBOLS 1...Substrate, 2...Lower conductor layer having a gap, 3...Semiconductor layer, 4...Upper conductor layer, 5...・Permanent magnet plate magnetized in the thickness direction, 6. Old spacer, 7. Mask made of magnetic metal, 8. Semiconductor layer deposited on the mask, 9. ...Conductor layer attached to the mask, 1
0... Multiple evaporation directions when forming a semiconductor layer, 1
1... Single vapor deposition direction when forming the upper conductor layer,
21...Substrate, 22...Lower conductor layer having a gap, 23...Semiconductor layer, 24...
... Upper conductor layer, 25 ... Permanent magnet plate magnetized in the thickness direction, 26 ... Naturally generated gap,
27. Old...Mask made of magnetic metal, 28...
- Semiconductor layer deposited on the mask, 29... Conductor layer attached to the mask, 30... Multiple deposition directions during semiconductor layer formation, 31... Single evaporation direction during upper conductor layer formation. Name of agent: Patent attorney Toshio Nakao
Hehe. Taste 8 Peng −

Claims (5)

【特許請求の範囲】[Claims] (1)マトリクス表示装置を構成する基板上に、各絵素
に形成された非直線二端子素子であって、順次、間隙を
有する下部導体層、前記間隙上および前記下部導体層の
上に砒素(As)とセレン(Se)と硫黄(S)との化
合物からなる半導体層、さらに前記半導体層の上に上部
導体層を積層してなる非直線二端子素子の製造において
、前記半導体層および前記上部導体層の形成に際し、一
枚のマスクを用いて連続蒸着し、かつ、前記半導体層は
複数の方向から蒸着し、前記半導体層の島の領域が前記
上部導体層の島の領域を含むようにすることを特徴とす
るマトリクス表示装置の製法。
(1) A non-linear two-terminal element formed in each picture element on a substrate constituting a matrix display device, in which a lower conductor layer having a gap, an arsenic layer on the gap and on the lower conductor layer are arranged in sequence. In manufacturing a nonlinear two-terminal device comprising a semiconductor layer made of a compound of (As), selenium (Se), and sulfur (S), and an upper conductor layer laminated on the semiconductor layer, the semiconductor layer and the When forming the upper conductor layer, continuous vapor deposition is performed using one mask, and the semiconductor layer is vapor-deposited from a plurality of directions so that the island region of the semiconductor layer includes the island region of the upper conductor layer. A method for manufacturing a matrix display device characterized by:
(2)下部導体層が、錫(Sn)を含んだ酸化インジウ
ム、アンチモン(Sb)を含んだ酸化錫、チタン(Ti
)、クロム(Cr)、またはアルミニウム(Al)から
なることを特徴とする特許請求の範囲第(1)項記載の
マトリクス表示装置の製法。
(2) The lower conductor layer is composed of indium oxide containing tin (Sn), tin oxide containing antimony (Sb), and titanium (Ti).
), chromium (Cr), or aluminum (Al).
(3)上部導体層が、テルル(Te)、アルミニウム(
Al)、クロム(Cr)、またはチタン(Ti)からな
ることを特徴とする特許請求の範囲第(1)項記載のマ
トリクス表示装置の製法。
(3) The upper conductor layer is made of tellurium (Te), aluminum (
A method for manufacturing a matrix display device according to claim 1, wherein the matrix display device is made of Al), chromium (Cr), or titanium (Ti).
(4)マスクは磁性金属で形成され、マスクの基板への
付着は磁気吸引力によりなされることを特徴とする特許
請求の範囲第(1)項記載のマトリクス表示装置の製法
(4) The method for manufacturing a matrix display device according to claim (1), wherein the mask is made of a magnetic metal, and the mask is attached to the substrate by magnetic attraction.
(5)マスクは磁性金属で形成され、マスクはスペーサ
ーを介して、基板に磁気吸引力により付着せしめること
を特徴とする特許請求の範囲第(1)項記載のマトリク
ス表示装置の製法。
(5) The method for manufacturing a matrix display device according to claim (1), wherein the mask is made of a magnetic metal and is attached to the substrate by magnetic attraction through a spacer.
JP61097150A 1986-04-25 1986-04-25 Making of matrix display unit Pending JPS62253187A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61097150A JPS62253187A (en) 1986-04-25 1986-04-25 Making of matrix display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61097150A JPS62253187A (en) 1986-04-25 1986-04-25 Making of matrix display unit

Publications (1)

Publication Number Publication Date
JPS62253187A true JPS62253187A (en) 1987-11-04

Family

ID=14184541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61097150A Pending JPS62253187A (en) 1986-04-25 1986-04-25 Making of matrix display unit

Country Status (1)

Country Link
JP (1) JPS62253187A (en)

Similar Documents

Publication Publication Date Title
US4332075A (en) Method of producing thin film transistor array
JPH07168207A (en) Preparation of device array of mim type and display device with array thereof
JPS62253187A (en) Making of matrix display unit
JPS6353587A (en) Making of matrix display device
JPS62253185A (en) Making of matrix display unit
JPS62253186A (en) Making of matrix display unit
JPS63253986A (en) Matrix display device
JPS639967A (en) Thin-film transistor substrate
JPS6358487A (en) Matrix display device
JPS6364081A (en) Formation of wire electrode
JPS6315283A (en) Formation of thin film transistor matrix
JPH0627482A (en) Electrode substrate and liquid crystal display device formed by using the same and its production
JP2000299190A (en) Organic electroluminescent device and manufacture thereof
JPS63109492A (en) Matrix display device
JPS6358489A (en) Matrix display device
JPS62253194A (en) Matrix type display unit
JPS63173027A (en) Matrix display device
JPS62253192A (en) Matrix type display unit
JPS60146220A (en) Production of electrode for liquid crystal matrix display panel
JPS63106786A (en) Matrix type display device
JPS6350068A (en) Thin film transistor substrate
JPS6199186A (en) Manufacture of liquid crystal display unit
JPS63121081A (en) Matrix display device
JPS62260187A (en) Matrix type display unit
JPH0346632A (en) Production of reflection type mim active matrix substrate