JPS62249344A - ８重極静電偏向器の駆動方法 - Google Patents
８重極静電偏向器の駆動方法Info
- Publication number
- JPS62249344A JPS62249344A JP9214386A JP9214386A JPS62249344A JP S62249344 A JPS62249344 A JP S62249344A JP 9214386 A JP9214386 A JP 9214386A JP 9214386 A JP9214386 A JP 9214386A JP S62249344 A JPS62249344 A JP S62249344A
- Authority
- JP
- Japan
- Prior art keywords
- convertor
- deflection electrodes
- sample
- voltage
- electrostatic deflector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は荷電ビームの偏向を行なう８１極偏向器の駆動
方式に係り、特に各電極電位をおのおの独立に、ディジ
タル的に設定する回路のｆｌ［化、低価格化に関する。
方式に係り、特に各電極電位をおのおの独立に、ディジ
タル的に設定する回路のｆｌ［化、低価格化に関する。
従来、８１極静電偏向器の各偏向電極電位をおのおの独
立に、ディジタル的に制御する方法は、「ヒユーレット
パラカード ジャーナル １９８１年５月号第９頁か
ら第１０頁（ＨＥＶＬＥＴＴ−ＰＡＣＫＡＲＤＪＯυＲ
ＮＡＬ、 ＭＡＹ １９８１ Ｖｏｌ、３２ Ｎａ５
ｐｐ９−１０） Ｊにおいて論じられている。これは各
偏向電極に高分解能Ｄ／Ａコンバータをそれぞれ割り付
けたものであり、高価な高分解能Ｄ／Ａコンバータが８
個も必要となりコスト的に問題がある上、非軸対称の電
圧を発生させないため、８個のＤ／Ａコンバータの特性
を高精度に合わせておく必要があった。〔発明が解決し
ようとする問題点〕上記従来技術は、特性のそろった高
価な高精度高分解能Ｄ／Ａコンバータが多数必要となり
、コストの面で問題があった。
立に、ディジタル的に制御する方法は、「ヒユーレット
パラカード ジャーナル １９８１年５月号第９頁か
ら第１０頁（ＨＥＶＬＥＴＴ−ＰＡＣＫＡＲＤＪＯυＲ
ＮＡＬ、 ＭＡＹ １９８１ Ｖｏｌ、３２ Ｎａ５
ｐｐ９−１０） Ｊにおいて論じられている。これは各
偏向電極に高分解能Ｄ／Ａコンバータをそれぞれ割り付
けたものであり、高価な高分解能Ｄ／Ａコンバータが８
個も必要となりコスト的に問題がある上、非軸対称の電
圧を発生させないため、８個のＤ／Ａコンバータの特性
を高精度に合わせておく必要があった。〔発明が解決し
ようとする問題点〕上記従来技術は、特性のそろった高
価な高精度高分解能Ｄ／Ａコンバータが多数必要となり
、コストの面で問題があった。
本発明の目的は回路的な工夫によりＤ／Ａコンバータの
数を減らし、８１極偏向器の高精度な駆動を低コストで
実現することにある。
数を減らし、８１極偏向器の高精度な駆動を低コストで
実現することにある。
上記目的は、８重接静電偏向器の各偏向電極にサンプル
・アンド・ホールド回路を割り付けＤ／Ａコンバータを
時分割で使用し、各偏向電極に電圧を印加する回路方式
を用いることにより、達成される。また、複数のＤ／Ａ
変換出力を加算し、各偏向電極毎の電極電圧を作成する
システムにおいても、同じ偏向電極に割り付けられたＤ
／Ａ変換器の少なくとも１つに上記回路方式を用いる事
によりＤ／Ａコンバータの数を減らせる。
・アンド・ホールド回路を割り付けＤ／Ａコンバータを
時分割で使用し、各偏向電極に電圧を印加する回路方式
を用いることにより、達成される。また、複数のＤ／Ａ
変換出力を加算し、各偏向電極毎の電極電圧を作成する
システムにおいても、同じ偏向電極に割り付けられたＤ
／Ａ変換器の少なくとも１つに上記回路方式を用いる事
によりＤ／Ａコンバータの数を減らせる。
第１図に示すように、８重接静電偏向器１の各偏向電極
にドライブアンプ２ａ〜２ｈ及びサンプル・アンド・ホ
ールド回路３８〜３ｈを割り付け、マルチプレックス・
コントロール・ロジック５の管理のもとに各偏向電極毎
のデータをデータセレクタ６で選択し、Ｄ／Ａ変換器４
でアナログ量に変換し、そのデータバスに対応したサン
プル・アンド・ホールド回路にサンプル、ホールドする
。
にドライブアンプ２ａ〜２ｈ及びサンプル・アンド・ホ
ールド回路３８〜３ｈを割り付け、マルチプレックス・
コントロール・ロジック５の管理のもとに各偏向電極毎
のデータをデータセレクタ６で選択し、Ｄ／Ａ変換器４
でアナログ量に変換し、そのデータバスに対応したサン
プル・アンド・ホールド回路にサンプル、ホールドする
。
この操作を各偏向電極について順次行ない、８重接偏向
器１の各偏向電極に電圧を供給する。サンプル・アンド
・ホールド回路３８〜３ｈにホールドされた電圧は時間
と共にその電圧が変動するため、一定の周期で前記サン
プル・ホールド操作をくり返す、この構成によりＤ／Ａ
変換器１個で８枚の偏向電極に独立に任意の電圧を供給
できる。
器１の各偏向電極に電圧を供給する。サンプル・アンド
・ホールド回路３８〜３ｈにホールドされた電圧は時間
と共にその電圧が変動するため、一定の周期で前記サン
プル・ホールド操作をくり返す、この構成によりＤ／Ａ
変換器１個で８枚の偏向電極に独立に任意の電圧を供給
できる。
なお、この構成によると１個のＤ／Ａ変換器で全偏向電
極の電圧を作成するため、各チャンネル毎のＤ／Ａ変換
のゲインがそろう利点がある。
極の電圧を作成するため、各チャンネル毎のＤ／Ａ変換
のゲインがそろう利点がある。
以下、本発明の詳細な説明する。まず、第１図の構成に
よる実施例について説明する。 Ｄ／Ａ変換器４には１
４ｂｉｔ （ビット）分解能のものを用い、サンプル
・アンド・ホールド回路３ａ〜３ｈには高分解能型のも
のを用いた。また、ドライブアンプ２ａ〜２ｈには±１
４０ｖ出力の高電圧型のものを用いた。本発明の利点は
、Ｄ／Ａ変換器の数を減らす事により、コストの面で有
利となることであるから、使用するＤ／Ａ変換器が高分
解能になるほどその利点は増すことになる。マルチプレ
ックス・コントロール・ロジック５によるサンプル・ア
ンド・ホールド操作はａｔ ｂｅ・・・・・・ｈの順で
くり返し行なっている。この構成によると８重接偏向器
１の偏向電界はサンプル操作を全チャンネルについて行
なった後に有効となるため偏向データが変更されてから
サンプル・ホールド操作が一巡するまでの間はビームを
ブランキングしておく必要がある。このブランキング時
間を短かくするには、複数個のＤ／Ａコンバータにサン
プル・アンド・ホールド回路を分担させれば良い、この
方式はＤ／Ａコンバータ数が増える欠点はあるが、速い
偏向が可能となる。
よる実施例について説明する。 Ｄ／Ａ変換器４には１
４ｂｉｔ （ビット）分解能のものを用い、サンプル
・アンド・ホールド回路３ａ〜３ｈには高分解能型のも
のを用いた。また、ドライブアンプ２ａ〜２ｈには±１
４０ｖ出力の高電圧型のものを用いた。本発明の利点は
、Ｄ／Ａ変換器の数を減らす事により、コストの面で有
利となることであるから、使用するＤ／Ａ変換器が高分
解能になるほどその利点は増すことになる。マルチプレ
ックス・コントロール・ロジック５によるサンプル・ア
ンド・ホールド操作はａｔ ｂｅ・・・・・・ｈの順で
くり返し行なっている。この構成によると８重接偏向器
１の偏向電界はサンプル操作を全チャンネルについて行
なった後に有効となるため偏向データが変更されてから
サンプル・ホールド操作が一巡するまでの間はビームを
ブランキングしておく必要がある。このブランキング時
間を短かくするには、複数個のＤ／Ａコンバータにサン
プル・アンド・ホールド回路を分担させれば良い、この
方式はＤ／Ａコンバータ数が増える欠点はあるが、速い
偏向が可能となる。
第２図は、ｆｆｉ極電圧電圧種のＤ／Ａ出力より作成し
た例で、これは偏向領域をメイン・フィールド（全偏向
領域）とサブ・フィールド（区分偏向領域）の２段階に
分けた事に対応している０図中のＤ／Ａコンバータ４は
１６ｂｉｔ分解能のもの。
た例で、これは偏向領域をメイン・フィールド（全偏向
領域）とサブ・フィールド（区分偏向領域）の２段階に
分けた事に対応している０図中のＤ／Ａコンバータ４は
１６ｂｉｔ分解能のもの。
Ｄ／Ａコンバータ７ａ〜７ｈは１２ｂｉｔ分解能の高速
型のものを使用した。この構成によると、サブフィール
ド内の偏向が高速に行なえ、メイン・フィールドの偏向
（サブ・フィールドの選択）が低コストにもかかわらず
高精度に行なえるため、性能・コスト比の高いシステム
となっている。
型のものを使用した。この構成によると、サブフィール
ド内の偏向が高速に行なえ、メイン・フィールドの偏向
（サブ・フィールドの選択）が低コストにもかかわらず
高精度に行なえるため、性能・コスト比の高いシステム
となっている。
以上、８１極偏向器の実施例について述べたが本回路方
式は４重接偏向器や単体のステイグメータについても有
効である事を既に確認している。
式は４重接偏向器や単体のステイグメータについても有
効である事を既に確認している。
８１極偏向器の各偏向電極に独立に任意の電圧を供給す
る際、通常、偏向電極数と同数の８個のＤ／Ａコンバー
タが必要であるが、本発明によれば最少限１個のＤ／Ａ
コンバータでその機能を実現できる。よって低コスト化
の面で効果がある。
る際、通常、偏向電極数と同数の８個のＤ／Ａコンバー
タが必要であるが、本発明によれば最少限１個のＤ／Ａ
コンバータでその機能を実現できる。よって低コスト化
の面で効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は高速偏向を目的とした一実施例の構成を示すブロ
ック図である。 １・・・８重接静電偏向器、２８〜２ｈ・・・ドライブ
・アンプ、３ａ〜３ｈ・・・サンプル＆ホールド回路、
４・・・Ｄ／Ａｍ換器、５・・・マルチプレックス・コ
ントロール・ロジック、６・・・データ・セレクタ、７
ａ〜７ｈ・・・Ｄ／Ａ変換器（サブ・フィールド用茅
１ 図 ！ ＤＡＴＡＩＬ−−ｆ）ＡＴＡｈ
２図は高速偏向を目的とした一実施例の構成を示すブロ
ック図である。 １・・・８重接静電偏向器、２８〜２ｈ・・・ドライブ
・アンプ、３ａ〜３ｈ・・・サンプル＆ホールド回路、
４・・・Ｄ／Ａｍ換器、５・・・マルチプレックス・コ
ントロール・ロジック、６・・・データ・セレクタ、７
ａ〜７ｈ・・・Ｄ／Ａ変換器（サブ・フィールド用茅
１ 図 ！ ＤＡＴＡＩＬ−−ｆ）ＡＴＡｈ
Claims (1)
- 【特許請求の範囲】 １、荷電ビームの偏向を行なう８１極静電偏向器の電極
電圧を供給するため、各偏向電極にサンプル・アンド・
ホールド回路を割り付け、Ｄ／Ａコンバータを時分割で
使用し、各偏向電極に電圧を印加する回路方式を用いる
事を特徴とする８重極静電偏向器の駆動方法。 ２、複数のＤ／Ａ変換出力を加算し、各偏向電極毎の電
極電圧を作成するシステムにおいて、同じ偏向電極に割
り付けられたＤ／Ａ変換器の少なくとも１つに特許請求
の範囲第１項記載の回路方式を用いた事を特徴とする第
１項記載の８重極静電偏向器の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9214386A JPS62249344A (ja) | 1986-04-23 | 1986-04-23 | ８重極静電偏向器の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9214386A JPS62249344A (ja) | 1986-04-23 | 1986-04-23 | ８重極静電偏向器の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62249344A true JPS62249344A (ja) | 1987-10-30 |
Family
ID=14046214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9214386A Pending JPS62249344A (ja) | 1986-04-23 | 1986-04-23 | ８重極静電偏向器の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62249344A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012114114A (ja) * | 2010-11-19 | 2012-06-14 | Canon Inc | 描画装置、物品の製造方法、偏向装置の製造方法、および、描画装置の製造方法 |
-
1986
- 1986-04-23 JP JP9214386A patent/JPS62249344A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012114114A (ja) * | 2010-11-19 | 2012-06-14 | Canon Inc | 描画装置、物品の製造方法、偏向装置の製造方法、および、描画装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940629B2 (en) | MEMS driver | |
| US7420496B2 (en) | Digital/analog converting apparatus with high resolution | |
| US4405916A (en) | Digital-to analog converter having supplementary currents to enhance low current switching speed | |
| KR960039662A (ko) | 디지탈-아날로그 변환기 및 이를 구비한 집적회로와 디지탈-아날로그 신호 변환 방법 | |
| EP0070734B1 (en) | Analog-to-digital converters | |
| JP2774126B2 (ja) | 電流源回路 | |
| US4559522A (en) | Latched comparator circuit | |
| US6346901B1 (en) | Digital-to-analog conversion circuit | |
| JPS62249344A (ja) | ８重極静電偏向器の駆動方法 | |
| US7469075B2 (en) | Digital phase modulator for a fiber-optic device | |
| CN1093686C (zh) | 显示系统 | |
| JPH0769671B2 (ja) | ディジタル−アナログ変換装置 | |
| JP2553032B2 (ja) | 荷電粒子ビ−ム偏向回路 | |
| EP0952672A3 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| US20240006092A1 (en) | Method and circuitry to apply an individual dc offset to electrodes on a large-scale ion trap quantum computer | |
| EP4303778A1 (en) | Method and circuitry to apply an individual dc offset to electrodes on a large-scale ion trap quantum computer | |
| US6034654A (en) | Method for the control of an image display screen using the principle of the modulation of duration of light emission and display device implementing the method | |
| US6067060A (en) | Method for the control of an image display screen displaying half-tones and display device implementing the method | |
| JP2000188550A (ja) | デジタル・アナログ変換回路 | |
| JPS62143354A (ja) | 偏向回路 | |
| CN114629498B (zh) | 多通道数字-模拟信号转换器 | |
| US6963299B2 (en) | AD conversion method | |
| US5684483A (en) | Floating point digital to analog converter | |
| SU1511844A1 (ru) | Устройство дл управлени @ -фазным шаговым двигателем с дроблением шага | |
| JP3172090B2 (ja) | Ａｄ変換器 |