JPS62245484A - 周期的パターンの自動検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路チップ内のメモリ・アレイやプログ
ラマブル論理アレイなどの周期的パターンの自動検査用
の方法および装置に関するものである。さらに具体的に
言うと、本発明け、既知のパターンの周期性を使って周
期アレイ中の反復セルを比較することによりａ別する。

上記デバイス中の周期的パターンの自動検査の方法およ
び装置に関するものである。

（従来技術） 集積回路チップ中のメモリ・アレイやプログラマブル論
理アレイなどの複雑な周期的パターンは、より高密度の
パッケージ設計中のデータ容量を大きくするためにます
ます小さくなってきたが、改良されたアレイ検査技術は
まだ開発されていない。

今でもそうであるが、検査は従来から主としてパターン
の顕微鏡検査によって行なわれてきた。しかしこの技法
は、極めて遅く、コストがかかシ、オペレータが疲れ、
品質水準が低い。

この要求に応えるため、複雑な構造の２次元イメージを
解析して、それらの構造を検査する課題を実施する自動
検査システムが、多数開発されてきた。電子産業の応用
分野では、これらの構造は。

通常比較的簡単な幾何パターンの複雑なアレイから構成
される。その例は、プリント回路板（素子を含まないも
のおよび含むもの）、フォトリソグラフィー用マスク、
およびパターンつきシリコン・ウェハ（製造工程中のＩ
Ｃチップ）である。この種の検査を行なう大部分のシス
テムは、イメージと設計の比較またはイメージ同志の比
較という２つの方法のどちらかまたは両者の組合せを使
っている。したがって、当業者なら気づくようＫ。

パターン検査では、フィルムやエツジによる反射および
幾何形状の変異が組み込まれていないため、設計規則の
チェックは使えない。

ハリス（Ｈａｒｒｉｓ）等は、論文１ステツピング。

プロジェクション、および直接書込み式リソグラフィー
における応用を伴なうウェハ・パターンの自動検査（Ａ
ｕｔｏｍａｔｅｄ　　Ｉｎ５ｐｅｃｔｉｏｎ　　ｏｆＷ
ａｆ＠ｒ　　Ｐａｔｔｅｒｎｓ　　ｗｉｔｈ　　Ａｐｐ
ｌｉｃａｔｉｏｎｓｉｎ　　Ｓｔｅｐｐｉｎｇ、Ｐｒｏ
ｊｅｃｔｉｏｎ　　ａｎｄＤｉｒ＠ｃｔ−Ｗｒｉｔｅ　
Ｌｉｔｈｏｇｒａｐｈｙ’、ソリッド・ステート・テク
ノロジー（Ｓｏｌｉｄ　　ＳｔａｔｅＴｅｅｈｎｏｌｏ
ｇｙ）（１９８４年２月）　ＰＰ、　１５９−１７９で
、ウエノ１基準、標準基準および設計基準の５つの基本
的基準オプションを与える自動ウェハ検査ツールを開示
している。この５種への基準オプションを使うと、ある
型式の欠陥がみつかると教示されている。しかし、各検
査オプションがどう働くかの教示は与えられていない。

コニスキ（Ｋｏｎｉａｋ口等は、°電荷結合装置（ＣＣ
Ｄ）ウェハの欠陥検査の新方法（ＮｅｗＴｅｃｈｎｉｑ
ｕｅ　　ｆｏｒ　　Ｉｎｓｐｅｃｔｉｎｇ　　Ｃｈａｒ
ｇｅ−Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ（ＣＣＤ）Ｗａｆ
ｅｒ　　ｆｏｒＤｅｆｅｃｔｓ）’、５ＰＬＥ、Ｖｏ１
．５５６ｅ　　ロボット・ヴイジョン（Ｒｏｂｏｔ　　
Ｖｉｓｉｏｎ）、ＰＰ、１２８〜１３２に、高密度ＣＣ
Ｄウェハの欠陥検査システムを記載している。

コニスキ等の方法は、グレイスケール・イメージにエツ
ジ検出器を適用し、次にエツジ点を反復周期だけ離れた
対応するエツジ点と比較して欠陥を検出することからな
る。一致しなければ欠陥が存在することになる。しかし
、この方法は雑音の影響を非常に受けやすく、その実現
形態の多数の細部は、雑音による偽欠陥コールをどう抑
制するかの問題に向けられている。その結果１画素サイ
ズよりずっと大きな欠陥しか検出できない。エツジ点と
反復周期だけ離れた対応するエツジ点との比較によって
、欠陥の疑いのある点がみつかる。

欠陥の疑いのある個所は、この場合’１−１０“比較の
結果によって示される。しかし、この疑わしい欠陥の手
順を使って最終的欠陥判定を行なおうとすると、大きな
勾配オペレータを使っているにもかかわらず、この時点
でなお存在する雑音の作用のために、偽コール率が受は
入れ難いほど高くなる。

したがって、本来的に雑音に敏感な技術（勾配オペレー
タ）や大きな隣接項目（すなわち５Ｘ５や８ｘ８）にも
とづく操作を使うと、均一なグレイ・レベルの領域でも
小さな欠陥が見つけ難い。

パターンのエツジ付近では、小さな欠陥を見つけるのは
不可能となり、エツジが実際にどこにでもあるメモリや
論理回路チップなどの複雑な多段パターンのイメージで
は特にそうである。

したがって、電子工業の応用分野で複雑な周期的パター
７の自動検査用の、高速でしかも極めて正確な方法と装
置を提供することが、本発明の目的である。

（発明の要約） パターンつきシリコン・ウェハ、プリント回路板、フォ
トリソグラフィー用マスクで典型的にみられる周期的パ
ターンの自動検査用の方法および装置が開示される。

本方法は、低レベル・アルゴリズムと高レベル・アルゴ
リズムの２つの部分からなる検査アルゴリズムを含んで
いる。高レベル・アルゴリズムは、低レベル・アルゴリ
ズムの操作を内蔵している。

低レベル・アルゴリズムは、既知のパターンの周期性を
利用して周期アレイ中の同一であるはずのセルを比較す
ることによシ欠陥を見つける。低レベル・アルゴリズム
は、（イメージ中の）水平の周期性のみをとシ、（境界
に沿ったデッド・ゾーン内にあるものを除く）イメージ
中の各画素について、そのグレイスケール識別を両方向
にパターン反復周期Ｒだけ離れた２つの隣接画素のグレ
イスケール識別と比較して分析する。さらに、低レベル
・アルゴリズムは、比較対象画素の隣接画素に適用され
るエツジ検出器と、アレイ内の空パターンを識別するた
めの欠如パターン会テストを含んでいる。

基本的には、高レベル・アルゴリズムは、イメージに低
レベル・アルゴリズムをある回数（Ｎ回）だけ連続して
適用することを含んでいる。低レベル拳アルゴリズムの
結果を加算して１画素が、元のイメージ中の画素が低レ
ベル・アルゴリズムよって欠陥があると検出された回数
と関係づけられる、別個のイメージ・アレイを作成する
ことによシ、累算器イメージが形成される。

上記の方法を実現するための装置は、まず周期アレイの
ビデオ信号をデジタル化して、マスク走査方式で読み出
されるデジタル・グレイスケール・イメージを出力する
手段を含んでいる。次にイメージは２重ボート高速メモ
リ手段に入る。このメモリ手段によって以前に記憶され
たイメージが読み出され、低レベル・アルゴリズムの方
法を実施する手段に送られる。

この低レベル・アルゴリズム手段は、グレイスケール・
イメージを入力として受は取り、欠陥の疑いがある画素
を１で表わし、そうでない画素を０で表わした、それに
対応する２進イメージを生成する。次にこのイメージが
、２進イメージを１のイメージ座標のリストに変換する
手段に送られる。２進イメージは通常疎らなので、この
リストは有用なデータ圧縮の形である。実際、２進イメ
ージは大部分の時間すべてゼロである。次にこれらの座
標がコンピュータ・パス上でマイクロコンピュータで読
み取られ、累算器アレイを更新するのに使われる。この
パイプラインを使って低レベル・アルゴリズムがＮ回反
復して実行されると、マイクロコンピュータが高レベル
・アルゴリズムを使って、欠陥のある画素がどこにある
か決定する。次に、フレーム・バッファに記憶されてい
るイメージ中の画素を修正し、その後にそのイメージを
デジタル／アナログ変換器（フレーム・グラバの一部と
して示す）を介してビデオ表示装置で表示することによ
り、結果をオペレータに表示することができる。

低レベル・アルゴリズム手段を使うと、デジタル・グレ
イスケール・データが遅延線に入シ、そこで１５個の画
素が並列にネットワークに送られ、そこから各種の除算
・比較装置（ＳＡＣ）の当該の入力部に送られる。各Ｓ
ＡＣは、論理結果を生成し、テーブル索引ＲＡＭＫよっ
て実現される。

結果が論理ネットワークによって組み合わされる。

そのネットワークは、２つの欠如パターン・テストも含
んでいる。論理組合せの最終結果は単一の論理値であり
、この場合は２進イメージの１画素である。

上記その他の本発明の目的、特徴、および利点は、添付
の図面に図示した本発明の下記のさらに具体的な説明か
ら明らかになるはずである。

（実施例） ここで説明するシステムは、パターンつきクエ・・上の
集積回路チップを検査するためのものであるが、当業者
なら気づくように、この同じ方法と大部分のシステム構
造は、任意の周期的構造を検査するのに使用できる。

この検査システムの構成図を第１図に示す。第１図には
、顕微鏡とコンピュータによって制御されるウェハ取扱
い手段、ならびに光強度や自動焦点オフセットなどの顕
微鏡による機能制御をもたらす、自動検査ステーション
が示しである。コントラストを最大にするため、開口数
の小さな照明を使い、三眼式顕微鏡ヘッドに（低い幾何
形状のひずみ用の）ソリッド・ステート・ビデオ・カメ
ラが取りつけである。このカメラは、イメージ解析用の
ハードウェアおよびソフトウェアが、実際の検査を行な
うために使う。カメラのビデオ信号は分割され、一部分
はイメージ・コンピュータの一部分であるイメージ解析
専用電子装置に送られ、そこで信号が下記に説明するよ
うにデジタル化され解析される。システム全体は（第８
図に示す）マイクロコンピュータで制御される。このマ
イクロコンピュータは、検査アルゴリズムの実行も行な
う。

操作に当たっては、システムのイメージ解析部が高速ビ
デオ・パイプラインを使って、処理を行なう。ビデオ・
カメラから送られてくるアナログ信号が１７レ−Ａ時間
（Ｒ８１７０Ｏ場合、０．０３５秒）にデジタル化され
、毎秒１０メガ画素の速度でパイプラインの残りの部分
に送られる。これは５１２ｘ５１２画素のデジタル・イ
メージを生成する。以下の議論では、すべてこの特定の
イメージ形を使うことにする。

次に第２図を参照すると、検査システムの高レベル・ア
ルゴリズムの流れ図が示しである。第２図かられかるよ
うに、同じ光学像のデジタル・イメージがある回数Ｎ回
獲得される。次にこれらの各イメージに、（下段で説明
する）低レベル欠陥テストを適用する。このテストで、
欠陥の疑いのある画素を１で表わし、それ以外のすべて
の画素を０に設定した１、２進イメージが生成される。

次に、低レベル・テストの結果が、デジタル・イメージ
に各画素ごとに対応する累算器イメージ（アレイ）に加
えられる。ある光学像（Ｎ個のデジタル・イメージ）の
処理が終ったとき、累算器イメージ中の画素１ｄ１０か
らＮまでの範囲の値を含んでいる。

この累算過程が完了すると、累算器イメージ中の各画素
に統計テストが適用され、その画素に欠陥があるか否か
が判定される。

この累算過程とその結果を、第３図に搬機的に示す。図
中で各ボックスは３Ｘ５画素のマトリックス、あるいは
９個の画素群を表わす。マトリックス中の各数字Ｎは、
特定の画素が欠陥の疑いがあると指摘された回数に対応
する。

第２図に戻ると、高レベル・アルゴリズムは、低レベル
・テストのＮ回反復の合計を含む累算器イメージの画素
に統計テストを適用する。最も簡単な場合（１回反復）
、このテストは、低レベル・テストの結果に対する識別
装置にすぎない。しかし、大部分の場合、低レベル・テ
ストを数回続けて適用することにより、（欠陥逸脱率に
ほとんど影響なく）偽検出率を大幅に下げることができ
る。

その結果、累算器イメージの画素は、０からＮまでの値
をもつことになる。これらの値は、所与の画素が欠陥を
もつ確率の推定値と考えることができる。光学像の所与
のデジタル化の際に偽検出を生じさせる種類の不安定性
は、連続するデジタル化の際には少なくとも現実の欠陥
はど頻繁には再現しないことが判明している。多重デジ
タル化用の高レベル・アルゴリズムの最も簡単な形は、
累算器イメージに閾値を適用することで、少なくともＮ
Ｈ回（高レベル・テストのカウント閾値）”真”のテス
ト結果を得た画素を欠陥があるとみなす。

一般的な形の高レベル・アルゴリズムは、テスト中の画
素だけでなくその最も近く隣接する８個の画素をも含ん
でいる。このテストの主目的は、検査中のパターン内の
差が現実的ではあるが受は入れられないために生じる別
の種類の偽欠陥を取り扱うことである。この１例は、”
オレンジ・ビール”などの名前でよく呼ばれているテク
スチャの（まだらな）背景のようなものである・低レベ
ル・アルゴリズムによって適用される下記のパラメータ
を使うと、かかる場合の検出可能な最小欠陥サイズと偽
検出率の一方を犠牲にして他方を改善することが可能で
ある。テスト中の画素とそれに最も近い８個の隣接画素
からなる隣接画素をランクづけし、高レベル・アルゴリ
ズムで考慮される最大画素の合計Ｓを閾値Ｎｕと比較す
る。ＳがＮＨ以上である場合、中央の画素を欠陥がある
とみなす。

下記に高レベル・アルゴリズムによる欠陥の識別を制御
するだめの低レベル・アルゴリズムノパラメータのリス
トを示す。

１、Ｎ：光学像１個当シのデジタル化数。

７、、　　’ｒＤ：高感度差異テスト閾値。

１［、Ｔｏ：勾配テスト閾値。

Ｗ、’ｒＲ：列テス列間ス ト閾値Ｍ：欠如パターン・テスト閾値。

Ｖ’１．　　ＮＰ：高レベル轡テストで考慮される画素
の数。

■、ＮＨ：高レベル・テストのカウント閾値。

これらのパラメータの厳密な定義と動作妃ついて、下記
で低レベル拳アルゴリズムに関して説明する。

低レベル・アルゴリズムは、周期アレイ内の同一と考え
られるセルを比較して欠陥を見つけるためて、パターン
の既知の周期性を利用している。

低レベル・アルゴリズムは、（イメージ中に）水平周期
性のみがあると仮定し、（境界に沿ったデッド・ゾーン
の中のものを除く）イメージ中の各画素を、両方向に１
反復周期Ｒだけ離れた２つの画素と比較して解析する。

テスト中の画素を両側の周期的隣接画素と比較して、エ
ラーが検出されたとき、どの画素に欠陥があるのかを判
定する。

これによって、照明（陰影）がゆっくり変化することに
よって生じる偽検出がなくなるという利益も生じる。検
査中のアレイと解析中のそのイメ−ジが、欠陥を除けば
完全に周期的であると仮定できるなら、検査アルゴリズ
ムは、テスト中の画素をこれら２つの画素と比較し、検
査された差異に欠陥とフラグをつけることだけから構成
できるはずである。しかし、現実には受は入れられるパ
ターンの差異およびイメージ獲得システムの雑音と歪み
があるため、ずっと複雑なアルゴリズムが必要である。

ここで第４図を参照すると、低レベル・アルゴリズムの
供給流れが示されている。第４図から、ある画素がＲ画
素だけ離れたその左右の画素よりも黒い場合、あるいは
この両方の隣接画素よりも白い場合、それは欠陥の疑り
があると呼ばれ、２進イメージ中で「１」を割り当てら
れることがわかる。「より黒い」および「より白い」の
語は、この説明が進むにつ九でよシ厳密に定義されてい
く。

第５図は、低レベル・アルゴリズムに対する検査体系の
１実施例で使われる１５個の画素の概略図である。

第５図で使う表記法をこの議論を通してずつと使うもの
とする。テスト中の画素は、Ｃと記した画素であり、そ
の左右の周期的隣接画素にはそれぞれ１゜、　　ｒ（１
と記しである。以下の議論では。

第５図の結合された５個の画素からなる画素群３つを、
それぞれ左、中央、右のクロスと呼ぶことにする。

第４図に示した４つのテストは、それぞれ第６図に示す
ような１８個の除算・比較操作の結果の論理組合せから
構成される。第６図のものは拡張された組合せの１つ（
左／黒）である。

第４図からは％　１９個の除算・比較操作があるように
見えるが、そのうちの２つは実際には同一である。すな
わち、１　ｇ　　ｅ□　＞’ｒＲ（上記）。したがって
、第６図では１８個の組合せを示しである。

第４図の他の５つの比較（右／黒、左／白、右／白）の
構造は第６図と厳密に同じであり、比較の符号（「白」
テストの場合）と使用する画素（「右」テストの場合）
が違っているだけである。

２つの黒色テストの結果は、「欠如パターン・テスト」
と呼ばれる追加テストに対する入力であることに留意す
ること。このテストは第６図には示してないが、下記で
もつと詳しく説明する。

各除算・比較操作は、２つの画素のグレイ・レベルの差
を増って、それまたはその胎対値を閾値と比較し、こう
して論理結果を生成することからなる。第６図忙示すよ
うに、４つのテストの各々の結果は、５つのサブテスト
の結果をＯＲして得られる。各サブセットはさらに２つ
のテストに分解できる。５つのテストとは、図の上から
下へ、高感度比較テスト、水平列テスト、垂直列テスト
である。名前か暗示するように、高感度テストとは、最
も感度が高く、グレイ・レベル比較閾値が最小であるが
、勾配の高い領域（すなわちエツジ部）で偽指示を与え
る。この問題の解決方法は、高勾配領域でテストを「オ
フにする」ことである。

したがって、高感度テストを構成する２つのテストとは
、下記のものである。

Ａ、差異テスト。　図かられかるように、テスト中の画
素が第５図の左クロス中の５つの画素すべてより閾値Ｔ
Ｄ′だけ小さい場合に、このテストは真である。

Ｂ、勾配テスト。　この、テストは、左クロス内の高勾
配を探すものである。左クロスの中央画素１０七それに
結合した４つの隣接画素のうちのどれかの絶対差が閾値
ＴＧを越えた場合に、テストは偽の結果を生じる。

水平列テストは幾分感度が低いが、水平に向いたエツジ
上の欠陥を検出することができる。このテスト結果は、
下記の２つのテストの結果をＡＮＤして形成される。

Ａ、横列テスト。　テスト中の画素が左クロスの水平棒
を形成する３つの画素すべてよりも閾値ＴＰだけ小さい
場合、このテストの結果は真である。

Ｂ、中央水平列テスト。　このテストは偽検出を減らす
ために使う。その機能は、ＣＯが水平に向いたエツジ（
すなわち欠陥のエツジ）上にある場合にのみ、水平列テ
ストで欠陥を検出できるようにすることである。すなわ
ち、欠陥内にある画素の一部は検出されないかもしれな
いが、エツジ画素が検出されるので問題にはならない。

ｃｏがその東西の隣接画素ＣｗとＣｅｌのどちらよりも
小さい場合に、このテストは真の結果を生じる。

垂直列テストは、南北の画素を考える点以外は、構造上
、水平列テストと同じである。

差異テストおよび横列テストでは、ランダム変異によっ
て偽検出が生じないようにするために、中央画素が一つ
の横クロス内のいくつか（５個または３個）の画素と比
較される。どちらの場合でも、中央画素と比較される画
素内部では余り変異はないと仮定されている。差異テス
トでは均一区域であると仮定されるが、横列テストでは
、画素がエツジに平行なグレイスケール輪廓線に沿って
いると仮定される。

以上説明してきたアルゴリズムは、小さな孤立した欠陥
については全くうまく働くが、ｃｏに欠陥の疑いがある
とフラグをつけるには、ＣＯと他の画素との差異がその
両側で同様であることが必要なため、ある種の粗大欠陥
を完全に見逃してしまう恐れがある。それらの粗大欠陥
とけ、その水平範囲がパターン周期Ｒよりも大きな欠陥
である。

かかる欠陥の１例は、パターンの一部分が欠如している
いくつかのセルからなる行である。実際このことは非常
によくあり、パターンづけウェハ検査でぶつかる厄介な
欠陥である。

欠如パターン・テストは、左／黒色テストおよび右／黒
色テストの結果を追跡し、水平に連続するある数８Ｍ個
の画素についてどちらかのテスト結果が真である場合に
欠陥の疑いがあるものにフラグをつけることによって実
施される。もつと精密に言えば、２つの黒色テストの各
々についてカウンタが維持される。テストの結果が真で
あるたびにカウンタが増分され、結果が偽であるたびに
カウンタがクリア（ゼロにセット）される。各反復の後
にカウンタを検査し、カウンタ値がＮＭ以上である場合
に、ｃｏにフラグがつく（１にセットされる）。欠如パ
ターン・テストを残シの構造にはめ込む方法を第７図に
示す。これは第４図に欠如パターンの論理図を加えたも
のである。

これまで説明したように、低レベル・アルゴリズムを、
これらの隣接画素の水平列と垂直列に対して動作するも
のとして示してきたが、当業者なら気づくように、欠陥
の疑いのあるものを査定するためにこれらの隣接画素の
斜め列も同様に取シ込むことができる。この斜め列テス
トは、上記で水平列と垂直列について述べた方法および
比較に直接従うものとなる。すなわち、水平列と垂直列
のテストでは、中央画素に隣接する訂正済み画素Ｆｉ４
つであるが、斜め列テストを含めると８つになる。

次に第８図を参照すると、本発明のイメージ解析用電子
装置の構成図が示しである。第８図には、データが図の
左から右へ流れる高速ビデオ・パイプラインが示しであ
ることを理解すべきである。

以下では、このパイプラインをイメージ・コンピュータ
と呼ぶことにする。

第８図で、各モジュールが高速８ビット幅データ経路で
リンクされており、またそのすべてがモジュールを制御
するマイクロコンピュータと一緒にコンピュータ・パス
に接続されている。マイクロコンピュータは、そのパス
を介してモジュールを制御すると共に、高レベル・アル
ゴリズムを実行し、かつシステムの残りの部分を制御す
る。モジュールはすべて、通常のパイプライン方式で並
列に動作する。図の左から右に動作して、ビデオ信号が
まず高速デジタル・アナログ変換器フレーム・グラバに
よってデジタル化される。このフレーム・グラバの出力
は、ラスク走査方式で読み出される、デジタル・グレイ
スケール・イメージである。次にこのイメージが２重ボ
ート高速メモリ・フレーム・バッファに入り、その間に
以前のイメージが読み出されて、上記の低レベル・アル
ゴリズムを実行するモジュールに送られる。自動検査過
程ではこのフレーム・バッファは不要であるが、システ
ムがこのバッファを使って検査結果を表示する検討段階
で必要となる。

したがって、低レベル−アルゴリズムは入力としてグレ
イスケール・イメージを取り、それに応じて欠陥の疑い
のある画素を１で表わし、そうでないものを０で表わし
た、２進イメージを生成する。次にこのイメージが、２
進イメージを１のイメージ座標のリストに変換するモジ
ュールに送られる。２進イメージは通常疎らなので、こ
れは有用なデータ圧縮の形である。実際、これは大部分
の時間すべて０となる。次にこれらの座標がコンピユー
ｐ・バス上でマイクロコンピュータで読み取られ、累算
器アレイを更新するのに使われる。

このパイプラインを使って低レベル・アルゴリズムがＮ
回反復して実行されると、マイクロコンピュータは、高
レベル・アルゴリズムを使って、欠陥のある画素がどこ
にあるかを判定する。次にフレーム・バッファに記憶さ
れているイメージ中のそれらの画素を修正し、次にその
イメージを（フレーム・グラバの一部分として示した）
デジタル・アナログ変換器を介してビデオ・モニタ上に
表示することにより、結果をオペレータに対して表示す
ることができる。

システム操作中、イメージ・コンピュータは、マイクロ
コンピュータによって次のようにプログラミングされる
。まず、新しい製品／レベルを検査するとき、低レベル
・アルゴリズム・モジュールをパターン反復周期および
各種の閾値を用いてプログラミングする。次に新しいイ
メージが獲得し解析できるよ５に顕微鏡ステージが停止
すると、すべてのボードが「連続」モードに入る。すな
わち、イメージがビデオ速度（５０フレ一ム／秒）で連
続して獲得されパイプラインを通過する。これは、Ｎ個
のイメージを処理し次にシステムを停止する形で行なわ
なければならない。所与のイメージ群の最後のイメージ
が獲得されると、システム制御プログラムがステージを
処理すべき次のフィールドにステップさせることができ
る。ステージの移動中、最後のイメージがイメージ・コ
ンピュータによって処理され、マイクロコンピュータが
高レベル・アルゴリズム・テストを実施する。

また、次のフレームを処理し終わる前にマイクロコンピ
ュータが検出された画素位置を検索できるように、特徴
抽出（フィーチャ・エクストラクタ）処理とマイクロコ
ンピュータの間で何らかの周期がなければならない。

第８図に示した全体構造は本システム独自のものである
が、ここに示した個々のモジュールのうち１種以外はす
べて市販されている。この独自のモジュールハ、低レベ
ル・アルゴリズム・モジュールである。そのモジュール
の動作構造は、基本的に第４図で与えられる。この図の
４つのボックスの各々と欠如パターン・テストを下記に
拡張して詳しく説明する。

低レベル・アルゴリズム・モジュールヲ区分スるだめの
１つの体系を第１０図に示す。この図は、デジタル・グ
レイスケール・データが遅延線に入る所を示したもので
ある。この遅延線は、各種除算・比較装置（ＳＡＣ）の
当該の入力部に値を送るネットワークに、１５個の画素
を並列に与える。

各ＳＡＣは１つのプール結果を生成する。このアルゴリ
ズムを解析すると、この種の独自の結果が合計５６あり
、それが、やはり２つの欠如パターン・テストを含む論
理ネットワークによって組み合わされることがわかる。

論理組合せの最終結果は、単一の論理値であり、この場
合、２進イメージ中の１つの画素となる。

上記の第１０図で示される構造から明らかなように、低
レベル・アルゴリズムで必要な計算の多くは、並行して
行なうことができる。それを行なうには、第５図に示し
た１５個の画素がすべて同時に利用可能でなければなら
ない。本発明では、このことは１５個のタップのついた
遅延線を使って獲得される。所与のパターン反復周期の
場合、遅延線の長さは２Ｍ＋２Ｒでなければならない。

ただし、Ｍは１走査当りの画素数（この場合は、５１２
）である。フレキシブルに使用するには、タップ位置が
プログラミング可能でなければならず、また遅延線の長
さは２Ｍ＋２Ｒｒｎａｘでなければならない。かかる遅
延は、プログラマブル先入れ先出しメモリ（ＦＩＦＯ）
をストリング化して、またはプログラマブル・カウンタ
を使ってたとえばＲＡＭバッファにアドレスすることに
よって実現できる。

当業者なら気づくように、第６図の各矩形ボックスは、
下記の操作を実施する。

１、　２つのグレイスケール値の差を求める。

■、ときに結果の絶対値をとる。

■、結果を閾値と比較する。

■、その比較結果にもとづいて論理値を生成する。

これらの操作を実現する１つの手段は、第９図に示すよ
うな減算器（ＡＬＵ）、比較機構およびゲートを使うこ
とである。これらの機能を実現するもう１つの手段は、
ＲＡＭテーブル索引（ＬＵＴ）を使うことである。ＬＵ
Ｔを使って、「読取り」線を肯定する間に、２つのｎビ
ット・グレイスケール値を２２ｎ×１ピットＲＡＭのア
ドレス線に印加し、こうして「データ」線上の（以前に
ＲＡＭＫ記憶された）論理結果を生成することＫより、
２つのグレイスケール変数の任意のプール関数を実現す
ることができる。この実現形態の利点は、チップ・カウ
ントが減り、フレキシビリティ（２つのグレイスケール
変数の任意のプール関数をプログラミングできる）が増
すことである。

（ＬＵＴでは１であるのに対して、減算器、比較機構な
どでは少なくとも３）。主な欠点は、検出閾値をプログ
ラミングするのに、ＲＡＭ全体をプログラミングする必
要があることである。このプログラミングを最小の時間
で行なうための体系を、下記で説明する。ここではＬＵ
Ｔ体系を実施するものとする。

欠如パターン・テストは、第７図に示すように、低レベ
ル・アルゴリズムの残りの部分にはめ込まれている。後
者に関して先に説明したように、このテストの機能は、
一方の黒色テストからの正の結果をカウントして、連続
する８Ｍ個の正の入力にぶつかったとき正の出力を生成
することである。

その可能な実現形態を第１１図に示す。プログラミング
中に、事前設定値が自己事前設定カウンタにロードされ
る。実行モード中、真入力がカウンタを使用可能にして
、クロック・パルスをカウントさせる。カウンタがあふ
れると、図の論理は。

Ｄフリップフロップのｑ出力を肯定させ、欠如パターン
・テストの結果が真であることを示す。この回路の入力
が真のままである限シ、Ｑも真のままとなる。しかし、
入力が偽になるとすぐ、カウンタはクリアまたは事前設
定され、Ｑも偽となって、カウンタが再度あふれるまで
偽のままである。

以上動作構造と区分体系について説明してきたが、その
ことからすぐに明らかなように、低レベル・アルゴリズ
ム・モジュールは、パターン反復周期Ｒ１３つの比較閾
値ＴＤ、　’ｒｏ、　ＲＢおよび欠如パターン・テスト
用のカウント閾値ＮＭを用いてマイクロコンピュータで
プログラミングしなければならない。反復周期と欠如パ
ターン・テスト・カウント閾値は、事前設定可能カウン
タをロードするかまたはそれと同様に簡単な何らかの操
作によってプログラミングできる。減算器と比較機構を
使ってＳＡＣを実現する場合、比較閾値のプログラミン
グも簡単な問題であり、マイクロコンピュータ・パスか
ら１組のレジスタをロードするだけでよい。しかし、Ｌ
ＵＴ実現形態を使う場合は、ＲＡＭテーブル索引全体を
プログラミングする必要があるため、比較閾値のプログ
ラミングはそれほど簡単ではない。以下でこれらのＬＵ
Ｔを効率的にプログラミングするための回路と関連する
体系を説明する。

プログラミングの問題は、次のように説明できる。各Ｌ
ＵＴ　　ＲＡＭｄ、２２ｎ　個（８ビツト・グレイスケ
ールの場合６４Ｋ）の２進値を用いてプログラミングし
なければならない。プログラミング体系の望ましい要素
は、次の通りである。

１、　　マイクロコンピュータから（アドレス線へのア
クセスを必要とする）ＲＡＭに値を書き込むための、余
り多くの追加回路は要らない何らかの手段。通常、ＲＡ
Ｍのプログラミングは、ＲＡＭに書き込むデータを「デ
ータ入力」線に載せ、各アドレスで「書込み」線をスト
ローブしながら、ＲＡＭのアドレス空間を進むことによ
って行なう。

■、プログラミング時間を受は入れられるレベルに保ち
ながら妥当なステップ数でＲＡＭをプログラミングでき
る、この回路と関連するプログラミング体系。

以上説明したように、ＲＡＭアドレス線へのアクセスは
、遅延線タップを介してしかできない。

これらのタップは、実行モード中に画素グレイスクール
値をもたらす。また以上説明したよりに、マイクロコン
ピュータが値を入れられる唯一の方法は、それらの値を
コンピュータ・バスヲ経テフレーム・バッファにロード
し、次にそれらを高速ビデオ・バス上で低レベル・アル
ゴリズム・モジュールの遅延線にクロック・インするこ
とである。

ＬＵＴは原理的にはこのようにしてプログラミングでき
るはずであるが、これは非常に複雑で時間のかかる過程
である。

このアルゴリズムを解析すると、独特のＬＵＴパターン
は実際には５つしかなく、それが何度も複製されて、テ
ストを実施するのに必要な５６個のＬＵＴを構成してい
ることがわかる。この５つのパターンは、白色差異テス
ト、黒色差異テスト、黒色列テスト、白色列テスト、勾
配テストである。

独特のパターンが５つしかないにもかかわらず、そのす
べてを様々な入力群で同時に使わなければならず、その
結果実際のＬＵＴ　　ＲＡＭは５６個必要となる。

このことを利用する１つの方法は、すべてのアドレス線
を２：１に多重化して、ＲＡＭを「二重ポート」にし、
１組の入力を遅延線タップからくるマルチプレクサに、
もう１組をコンピュータ・バスのアドレス線からくるマ
ルチプレクサに接続することであると思われる。その場
合、ＲＡＭのデータ入力線をコンピュータ・バス上の５
本のデータ線（独特のパターンごとに１本）に接続する
なら、すべてのＲＡＭアドレスをずっとループして各ア
ドレスごとに１バイト（そのうち５ビツトだけが使われ
る）を書き込むことにより、ＬＵＴをプログラミングで
きるはずである。残念ながら、そうするには、多重化体
系を実現するためだけでも多数のチップを追加する必要
がある。８ビツト・グレイスケールを使用する場合、合
計５６Ｘ１６＝８９６本のアドレス線を２：１に多重化
しなければならない。

ＲＡＭアドレス線を直接に多重化するのではなく、経路
指定ネットワーク中の遅延線タップを多重化することに
より、勾配テスト用ＬＵＴ以外のすべてについて、この
多重化体系を大幅に簡単にすることができる。このこと
を第１２図に示す。

第１２図には、左黒色テストからのＬＵＴ　１個（１Ｅ
−ｃｏ＞ＴＤ）とそれに付随する遅延線タップおよびマ
ルチプレクサ（ＭＵＸ）が示しである。

これらのＬＵＴは、　　ｅ（１と他の何らかの画素との
差を含むので、この体系はうまく働く。すなわちこの多
重化体系は、コンピュータ・バスからくる別の１組の＋
１！（グレイスケール値）でｅａタップを多重化でき、
他のすべてのタップは、別の単一値（”ｅｖｅｒｙｔｈ
ｉｎｇ　　＠１ｍ＠’を略して＠＠＠’と呼ぶ）で多重
化できる。図に示した各種の信号と、実行モードおよび
プログラム・モード中のそれらの機能は、次のように記
述できる。

１、ＩＥおよびＣ８と記した線は、関連する遅延タップ
からくる。これらの線は、実行モード中ＭＵＸ出力部と
接続される。

■、線ａｅ（ＢＵＳ）とｃ　ｏ　（Ｂ　ＴＪ　Ｓ　）は
、それぞれ高位および低位のコンピュータ・バス・アド
レス線からきて、プログラム・モード中ＭＵＸ出力部に
通じる。

量、プログラム・モード中は肯定され、実行中は肯定さ
れない、ＭＵＸへのＰ（プログラム）入力は、コンピュ
ータ・バスからの何らかのラッチ・セットからくる。こ
の線は、どのセットのマルチプレクサ入力部が出力部と
接続されているのかを決定する。

Ｗ、ＲＡＭへのＤｉｎ（データ・イン）入力は、バスの
データ線の１つからぐる。プログラム・モード中にＲＡ
Ｍに書き込まれる値は、ここに置かれる。

Ｖ、Ｄ（データ・アウト）線は、実行モードｕｔ 中に論理結果が現われる場所である。

ＶＴ、Ｒ（読取シ）線は、Ｐの反転線Ｆとすることがで
きる。これが肯定されると、アドレス線上に存在する値
に対するＬＵＴの結果が’　Ｄｏｕｔ線上に現われる。

■、Ｗ（書込み）線は、Ｄ、ｎｉとアドレス線上に安定
な信号が存在すると、ＲＡＭをプログラミングする際に
ストローブしなければならない。

この信号は、充分な時間遅延を設けて、当該のバス線か
ら導き出さねばならない。

この体系を使って、ＲＡＭアドレス空間を１回通過する
間に、ｅＯに関係するすべてのＬＵＴをプログラミング
することができる。２つのネストされたループを用いて
これを行なってもよい。外側ループでｔｆｉＣｏ値を進
ませ、内側ループではｅｅを進ませる。これらのループ
内で実行される命令が、各種ビットの値を決定して、そ
れを当該のメモリ位置に書き込むことになる。残念なこ
とに。

ｅｏと関係しないＬＵＴ　（すなわち勾配テスト）は、
他のすべてのＭＵＸプログラム入力がｅｅ線から出てい
るために、この体系ではプログラミングできない。すな
わち、ｃｏに関係するＬＵＴのプログラミング中、１０
と１０　は他の画素値と同じアドレスを同じ順序で進ま
なければならない。

すなわち、たとえば左勾配テス）　Ｉ　Ｉ　Ｅ　　１ｏ
　１＞　ＴＧでは、１ａ＝１０となる２つの値でしかＬ
ＵＴをプログラミングできない。この問題は＝　１０と
Ｔ。

に１つずつ２つの追加ＭＵＸを追加すると解決できる。

この２つのＭＵＸは、その実行モード入力としてｌｏタ
ップまたは１０タツプをもつが、それらのプログラム・
モードの入力はｅｏからくる。

これらのＭＵＸの出力は、当該の勾配テス）ＬＵＴの低
位アドレスｌｓＫ行き、他のｌ。およびｒ。

ＭＵＸの出力は当該の差異テストおよび列テストＬＵＴ
に行く。この体系を使って、２２ｎ個のアドレス（ｎビ
ットのグレイスケールの場合）を１回通過する間に５６
個のＬＵＴのアレイ全体がプログラミングできる。

（本発明の効果） 本発明によれば、電子工業の応用分野で複雑な周期的パ
ターンの自動検査を高速でしかも極めて正確に行うこと
ができる。

【図面の簡単な説明】

第１図は、回路検査システムの各種構成要素の統合を示
す構成図、 第２図は、高レベル・アルゴリズムの実施の流れ図、 第３図は、高レベル・アルゴリズムの実施の概略図、 第４図は、低レベル・アルゴリズムの実施の流れ図、 第５図は、低レベル・アルゴリズム用の隣接画素の概略
図、 第６図は、第４図の左／黒色テストの論理組合せの概略
図。 第７図は、欠如パターン拳テストを追加した、第４図の
低レベル−アルゴリズムの流れ図、第８図は、高レベル
および低レベル検査アルゴリズムのハードウェアによる
実現形態の構成図、第９図は、減算器（ＡＬＵ）と比較
機構とゲートを使った減算・比較装置（ＳＡＣ）の実現
形態を示す流れ図。 第１０図は、低レベル・アルゴリズムを実施するだめの
装置の１つの可能なハードウェア実施例の構成図、 第１１図は、欠如パターン・テストのハードウェア実現
形態の構成図、 第１２図は、プログラム・実行モード中にテーブル索引
（ＬＵＴ）にアドレスするための遅延線タップの多重化
の構成図である。 出願人　イン＃］プル・ビジネス・マシーンズ・浄カン
復代理人　弁理士　　合　　　　１）　　　　　潔日−
Ｒ−←−Ｒ−，１ ？ 榔 く 補

Claims (3)

【特許請求の範囲】
1. （１）イメージ生成装置でパターンを走査する、プリン
   ト回路板、フォトリソグラフィー用マスク、パターンつ
   き半導体ウェハなどの２次元周期パターンの自動検査方
   法において、 （ａ）同じ光学像パターンのデジタル・イメージを所定
   の回数Ｎ回だけ獲得すること、 （ｂ）両方向で反復周期だけ離れた画素のグレイスケー
   ル値を比較することによつて、上記の各デジタル・イメ
   ージで低レベル欠陥テストを行ない、欠陥の疑いのある
   画素を１で表わし他のすべての画素を０に設定した、２
   進イメージを生成すること、 （ｃ）上記の低レベル・テストの結果を加えて、任意の
   光学像（Ｎ個のデジタル・イメージ）について累算器ア
   レイ中の画素が０からＮまでの範囲の値を含むような、
   デジタル・イメージに各画素ごとに対応する累算器アレ
   イを形成すること、 （ｄ）累算器アレイの各画素レベルに、事前設定された
   第１の閾値レベルを適用すること、 （ｅ）上記の第１の閾値よりも上にある画素について、
   アレイの隣接要素を分類すること、 （ｆ）第２の閾値を、累算器アレイからの合計画素の最
   大値に与え、上記画素の上記合計が第２の閾値以上であ
   る場合に中央の画素が欠陥とみなされるようにすること
   、 を含む、上記検査方法。
2. （２）同じ光学像パターンのデジタル・イメージが所定
   の回数Ｎ回だけ獲得され、かつあるパターン中の画素の
   グレイスケール値が反復周期だけ離れた画素のグレイス
   ケール値と比較できるような、イメージ生成装置でパタ
   ーンを走査する、プリント回路板、フォトリソグラフィ
   ー用マスク、パターンつき半導体ウェハなどの２次元周
   期パターンの自動検査方法において、 （ａ）指定された中央の隣接画素から両方向に反復周期
   だけ離れた３つの隣接画素のグレイスケール値を確定す
   ること、 （ｂ）上記隣接画素を指定された上記の中央隣接画素と
   比較して、上記画素が上記の中央画素よりも黒いかそれ
   とも白いかをテストすること、 （ｃ）ある隣接画素がその中央画素よりも黒いかそれと
   も白いかを２進コードでラベルして、識別すること。 （ｄ）上記の各２進コード化された欠陥を累計してアレ
   イにすること、 を含む、上記検査方法。
3. （３）同じ光学像パターンのデジタル・イメージが所定
   の回数Ｎ回だけ獲得され、かつあるパターン中の画素の
   グレイスケール値が反復周期だけ離れた画素のグレイス
   ケール値と比較できるような、イメージ生成装置で上記
   パターンを走査する、プリント回路板、フォトリソグラ
   フィー用マスク、パターンつき半導体ウェハなどの２次
   元周期パターンの自動検査装置において、指定された中
   央隣接画素から両方向に反復周期だけ離れた３つの隣接
   画素のグレイスケール値を確定する手段、 上記隣接画素を指定された上記の中央隣接画素と比較し
   て、上記画素が上記の中央画素よりも黒いかそれとも白
   いかをテストする手段、ある隣接画素がその中央画素よ
   りも黒いかそれとも白いかを２進コードでラベルして、
   識別する手段、 上記の各２進コード化された欠陥を累算してアレイにす
   る手段、 を含む、上記検査装置。