JPS62245350A - ペ−ジ切替制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ディジタル信号処理プロセッサの内部リードオンリメモ
リと、外部リードオンリメモリとをページ構成とし、そ
のページの切替えを行うページレジスタ等をディジタル
信号処理プロセッサのチップ内に設け、内部リードオン
リメモリの記憶容量以上の大きなプログラムの実行を可
能としたものである。

〔産業上の利用分野〕

本発明は、ディジタル信号処理プロセッサの内部リード
オンリメモリの記憶容量以上の大きさのプログラムの実
行を可能としたページ切替制御方式に関するものである
。

ディジタル信号処理プロセッサは、各種の通信装置等に
組み込まれており、例えば、音声帯域信号をＡＤＰＣＭ
信号に変換して送信する場合に、変換処理をディジタル
信号処理プロセッサにより行うものである。このような
ディジタル信号処理プロセッサは、消費電力、実装スペ
ース等の関係から、プログラムを格納したリードオンリ
メモリをオンチップ化している。このリードオンリメモ
リは、高速処理の演算回路等と共にオンチップ化される
為に、必要以上の記憶容量とすることができず、例えば
、ＩＫワード程度の記憶容量を存するものである。

このリードオンリメモリに格納されたプログラムを実行
してＡＤＰＣＭ変換等の信号処理を行うことになるが、
更に複雑な信号処理等が要求されているので、その為の
プログラム量が多くなり、内部リードオンリメモリでは
記憶容量が不足となる。そこで、外部リードオンリメモ
リを付加することが考えられる。この外部リードオンリ
メモリを設けた場合に、内部リードオンリメモリと共に
効率の良い制御が可能であることが要望される。

〔従来の技術〕

従来のディジタル信号処理プロセッサは、例えば、第３
図の要部ブロック図に示す構成を有するものであり、３
１はｌチップ化されたディジタル信号処理プロセッサ、
３２はプログラムを格納したリードオンリメモリ　（Ｒ
ＯＭ）　、３３はプログラムカウンタ（ＰＣ）、３４は
スタック、３５はセレクタ、３６．３７は命令レジスタ
（Ｉ　Ｒ１゜ＩＲ２）、３８はデコーダであって、演算
回路等は図示を省略している。

プログラムカウンタ３３の内容に従ってリードオンリメ
モリ３２から命令が読出され、命令レジスタ３６．３７
に順次ロードされ、デコーダ３８によりデコードされて
、そのデコード結果に従って各部の制御が行われ、次の
命令アドレスは、セレクタ３５を介してプログラムカウ
ンタ３３にロードされる。又命令レジスタ３６．３７を
縦続接続していることにより、命令の先行解読を行うこ
とができるから、ジャンプ命令も高速で実行できること
になる。

又サブルーチンに入る場合に、プログラムカウンタ３３
の内容はスタック３４に加えられて保持され、メインル
ーチンに戻る時に、スタック３４の内容がセレクタ３５
を介してプログラムカウンタ３３にロードされる。

ディジタル信号処理プロセッサ３１は、高速処理に重点
がおかれて設計され、加算器と共に乗算器もオンチップ
化されている。従って、プログラムを格納するり一ドオ
ンリメモリ３２の記憶容量は、その配置スペース等の関
係から、任意に大きくすることは不可能であって、例え
ば、前述のように、１にワード程度の記憶容量の場合が
一般的である。

〔発明が解決しようとする問題点〕

ディジタル信号処理プロセッサに要求される信号処理も
複雑となり、それに伴ってプログラムも大きくなる。そ
の場合、ディジタル信号処理プロセッサ３１の内部リー
ドオンリメモリ３２の記憶容量以上の大きさのプログラ
ムを格納できないから、要求される複雑な信号処理を実
行することができないものとなる。

そこで、リードオンリメモリ３２のアドレスバスとデー
タバスとを外部に導出し、内部リードオンリメモリ３２
の代わりに、それより記憶容量の大きい外部リードオン
リメモリを接続することが考えられる。その場合、アド
レスビット数に対応した記憶容量以上の記憶領域にはア
クセスすることができないので、内部リードオンリメモ
リ３２を用いた場合に比較して、飛躍的に大きなプログ
ラムを実行することは不可能である。

本発明は、ディジタル信号処理プロセッサに於ける内部
リードオンリメモリと、外部リードオンリメモリとを用
いて、大きな記憶領域に容易にアクセスできるようにし
、大きいプログラムの実行を可能とすることを目的とす
るものである。

ｃ問題点を解決するための手段〕 本発明のページ切替制御方式は、内部リードオンリメモ
リと外部リードオンリメモリとをページ構成とし、その
ページの切替えを制御するものであり、第１図を参照し
て説明する。リードオンリメモリ　（ＲＯＭ）２、プロ
グラムカウンタ３等が演算回路等と共にオンチップ化さ
れたディジタル信号処理プロセッサ１に、ページ情報と
ページ内アドレスとをロードするレジスタ４と、このレ
ジスタ４からページ情報をロードするページレジスタ５
とをオンチップ化し、リードオンリメモリ２と共にペー
ジ割当てを行った外部リードオンリメモリ　（ＲＯＭ）
６を、リードオンリメモリ２のアドレスバス及びデータ
バスに接続して設け、ページレジスタ５にロードされた
ページ情報によって、リードオンリメモリ２．６のペー
ジ切替えを行うものである。

〔作用〕

レジスタ４及びページレジスタ５をオンチップ化してい
ることにより、内部リードオンリメモリ２の記憶容量が
不足する場合は、外部リードオンリメモリ６を接続し、
ページレジスタ５にロードされたページ情報に従ってペ
ージ切替えを行うことができる。従って、複雑な信号処
理を行う為にプログラムが大きくなった場合でも、外部
リードオンリメモリをそのプログラムの大きさに対応し
て設けることにより、そのプログラムを実行することが
可能となる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例の要部ブロック図であり、第３
図に示す従来例と同様に、リードオンリメモリの周辺部
分のみを示すものである。同図に於いて、１１は１チツ
プのディジタル信号処理プロセッサ、１２はリードオン
リメモリ　（ＲＯＭ）、１３はプログラムカウンタ（Ｐ
Ｃ）、１４はレジスタ（ＲＥＧ）　、１５はページレジ
スタ（ＰＡＧ）、１６はスタック、１７．１８はセレク
タ、１９．２０は命令レジスタ（ＩＲＩ、ＩＲ２）、２
１はデコーダ、２２−１〜２２−ｎは外部り−ドオンリ
メモリ　（ＲＯＭ）である。

内部リードオンリメモリ１２と外部リードオンリメモリ
２２−１〜２２−ｎとをページ構成とし、例えば、内部
リードオンリメモリ１２をページ０に割当て、外部リー
ドオンリメモリ２２−１〜２２−ｎをページ１〜ｎに割
当てるものである。

又レジスタ１４には、ページＯ〜ｎを指定するページ情
報と、そのページ内アドレスとがジャンプ命令等により
ロードされる。

レジスタ１４にロードされたページ情報とページ内アド
レスとは、セレクタ１８を介してページレジスタ１５に
ページ情報が、又セレクタ１７を介してプログラムカウ
ンタ１３にページ内アドレスがそれぞれロードされる。

そして、ページ情報によってページ０〜ｎの切替えが行
われ、ページ内アドレスによって指定されたページがア
クセスされる。

セレクタ１７は、デコーダ２１によるデコード結果によ
る次命令のアドレス、レジスタ１４にロードされたアド
レス及びスタック１６に保持されたアドレスの選択を行
って、プログラムカウンタ１３にアドレスをロードする
ことになる。又セレクタ１８は、レジスタ１４にロード
されたページ情報と、スタック１６に保持されたページ
情報との選択を行って、ページレジスタ１５にロードす
ることになる。

例えば、ページレジスタ１５にロードされたページ情報
によってページ０（内部リードオンリメモリ１２）が、
プログラムカウンタエ３の内容に従ってアクセスされ、
ジャンプ命令が読出されて命令レジスタ１９．２０を介
してデコーダ２１に加えられ、デコードされたことによ
り、ジャンプ命令に付加されているページ情報とページ
内アドレスとが、命令レジスタ２０から、図示を省略し
たバス経路を介して、レジスタ１４にロードされる。

そして、セレクタ１７．１８が制御され、セレクタ１７
を介してレジスタ１４からプログラムカウンタ１３にペ
ージ内アドレスがロードされ、セレクタ１８を介してペ
ージレジスタ１５にページ情報がロードされる。このペ
ージ情報により、例えば、ページ１が指定されている場
合は、ページ１　（外部リードオンリメモリ２２−１）
がページレジスタ１５にロードされたページ情報によっ
て指定され、プログラムカウンタ１３にロードされたペ
ージ内アドレスによってアクセスされる。

又サブルーチンに入る場合は、ページレジスタ１５にロ
ードされたページ情報と、プログラムカウンタ１３の内
容のアドレスとがスタック１６に保持され、サブルーチ
ンからメインルーチンに戻る場合は、スタック１６に保
持されたページ情報はセレクタ１８を介してページレジ
スタ１５に、又アドレスはセレクタ１７を介してプログ
ラムカウンタ１３にそれぞれ転送される。

レジスタ１３とページレジスタ１５とが予めオンチップ
化されているので、大きなプログラムを実行する場合に
は、そのプログラムに対応した個数の外部リードオンリ
メモリ２２−１〜２２−ｎを接続するだけで、そのプロ
グラムを格納して、容易に実行させることができる。

〔発明の効果〕

以上説明したように、本発明は、ページ情報とページ内
アドレスとをロードするレジスタ４と、そのレジスタ４
からページ情報をロードするページレジスタ５とを、内
部リードオンリメモリ２等と共にオンチップ化し、内部
リードオンリメモリ２と外部リードオンリメモリ６とを
ページ構成とし、ページレジスタ５にロードされたペー
ジ情報によってページ切替えを行うものであり、内部リ
ードオンリメモリ２の記憶容量に制約があるディジタル
信号処理プロセッサ１に於いて、所望の大きさのプログ
ラムを実行する場合に、それに対応する記憶容量の外部
リードオンリメモリ６を設けて、ページ切替えによって
そのプログラムを容易に実行することができる利点があ
る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の実
施例の要部ブロック図、第３図は従来例の要部ブロック
図である。 ｌはディジタル信号処理プロセッサ、２はリードオンリ
メモリ（ＲＯＭ）　、３はプログラムカウンタ、４はレ
ジスタ、５はページレジスタ、６は外部リードオンリメ
モリ（ＲＯＭ）　、１１はディジタル信号処理プロセッ
サ、１２はリードオンリメモリ　（ＲＯＭ）　、ｌ　３
はプログラムカウンタ（ＰＣ）、１４はレジスタ（ＲＥ
Ｇ）　、１５はページレジスタ（ＰＡＧ）　、１６はス
タック、１７゜１８はセレクタ、１９．２０は命令レジ
スタ（ｌＲ１，ｌＲ２）　、２１はデコーダ、２２−１
〜２’ｌ−ｎは外部リードオンリメモリ　（ＲＯＭ）で
ある。

Claims (1)

1. 【特許請求の範囲】 プログラムを格納するリードオンリメモリ（２）及びプ
   ログラムカウンタ（３）がオンチップ化されたディジタ
   ル信号処理プロセッサ（１）に於いて、 ジャンプ命令等によるページ情報とページ内アドレスと
   をロードするレジスタ（４）と、 該レジスタ（４）から前記ページ情報をロードするペー
   ジレジスタ（５）とを前記リードオンリメモリ（２）と
   共にオンチップ化し、 前記リードオンリメモリ（２）と共にページ割当てが行
   われた任意数の外部リードオンリメモリ（６）を設けて
   、 前記ページレジスタ（５）にロードされたページ情報に
   よりページ構成の前記リードオンリメモリ（２）、（６
   ）の切替制御を行う ことを特徴とするページ切替制御方式。