JPS62243408A - Differential amplifier circuit - Google Patents

Differential amplifier circuit

Info

Publication number
JPS62243408A
JPS62243408A JP61087586A JP8758686A JPS62243408A JP S62243408 A JPS62243408 A JP S62243408A JP 61087586 A JP61087586 A JP 61087586A JP 8758686 A JP8758686 A JP 8758686A JP S62243408 A JPS62243408 A JP S62243408A
Authority
JP
Japan
Prior art keywords
current
transistor
circuit
resistor
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP61087586A
Other languages
Japanese (ja)
Inventor
Koichi Sakai
弘一 酒井
Hiroshi Tanigawa
寛 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP61087586A priority Critical patent/JPS62243408A/en
Publication of JPS62243408A publication Critical patent/JPS62243408A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To obtain a differential amplifier operated at a low voltage and having a large dynamic range by using a differential pair comprising transistors(TR)Q1, Q2 as a building block and providing four current mirror circuits as active loads, resistors, constant current sources and bias power supplies. CONSTITUTION:The current mirrors 13-16 and resistors R1-R4 are connected to the building block comprising TRs Q1, Q2 and bias voltage source 8, 10, 11 and constant current sources 12, 18 are connected as specified. A reference voltage A reaches a bias voltage E1-I0R2 at a connecting point P1 between elements Q3, Q7, that is, at an inverting output terminal 6 by a constant current I0. In selecting the reference voltage A as a power supply voltage Vcc/2, the maximum amplitude at the output B is Vcc-2VCE, where VCE is the saturated voltage of the TRs, which is a very large value. Further, the gains G are respec tively G=v1/v0=R3/R1 and G=v2/v0=R2/R1, where v1, v2 are outputs at the terminals 5, 6 and v0 is an AC input, and in selecting the resistors R1-R3 equal, the outputs of the terminals 5, 6 are synchronized with the input and the outputs whose phase is inverted and whose amplitude is equal are obtained.

Description

【発明の詳細な説明】 〔発明の産業上の利用分野〕 本発明は、低電圧(減電圧約0.9V)で作動する差動
増幅回路であって、入出力ダイナミックレンジが大きく
、且つ反転出力端子と非反転出力端子を具えた差動増幅
回路に関するものである。
Detailed Description of the Invention [Industrial Application Field of the Invention] The present invention is a differential amplifier circuit that operates at a low voltage (reduced voltage of about 0.9 V), has a large input/output dynamic range, and has an inverting The present invention relates to a differential amplifier circuit having an output terminal and a non-inverting output terminal.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の差動増幅回路について第5図に基づき説明する。 A conventional differential amplifier circuit will be explained based on FIG. 5.

斯かる差動増幅回路は、トランジスタQ1、Q2からな
る差動対を基本として、その能動負荷回路としてダイオ
ードD1とトランジスタQ3、及びダイオードD2とト
ランジスタQ5からなる二つのカレント・ミラー回路と
、抵抗R4が付加されている。トランジスタQ1のベー
スに交流信号Sがバイアス電圧源10の直流電圧Elに
重畳されて非反転入力端子3を介して印加され、カレン
ト・ミラー回路からは、負荷電流(ミラー電流)が夫々
トランジスタQ7とダイオードD4からなるカレント・
ミラー回路に供給されるようになされ、トランジスタQ
3とQ7との接続点を非反転出力端子9とし、トランジ
スタQ2のベースと接地端子2間に抵抗RIOとバイア
ス電圧源8が直列に接続され、トランジスタQ2のベー
スと出力端子9間に帰還抵抗R20が接続されている。
Such a differential amplifier circuit is based on a differential pair consisting of transistors Q1 and Q2, and has two current mirror circuits consisting of a diode D1 and a transistor Q3 as an active load circuit, and a diode D2 and a transistor Q5, and a resistor R4. is added. An AC signal S is superimposed on the DC voltage El of the bias voltage source 10 and applied to the base of the transistor Q1 via the non-inverting input terminal 3, and a load current (mirror current) is applied to the base of the transistor Q7 and the current mirror circuit, respectively. Current consisting of diode D4
The transistor Q is supplied to the mirror circuit.
3 and Q7 is a non-inverting output terminal 9, a resistor RIO and a bias voltage source 8 are connected in series between the base of the transistor Q2 and the ground terminal 2, and a feedback resistor is connected between the base of the transistor Q2 and the output terminal 9. R20 is connected.

しかし、斯かる非反転型の差動増幅回路は、IV以下(
減電圧0.9V)の低い電源電圧VCCで作動させよう
とすると、入出力ダイナミックレンジが小さく大きい振
幅の交流入力信号に対しては動作しないか、或いは、歪
を生じる欠点があり、これについて第6図に基づき説明
する。トランジスタQ1をバイアスする為には、トラン
ジスタQ1のベース・エミッタ間電圧Via(約0.6
8V)より高いバイアス電圧を印加しなければならない
However, such non-inverting differential amplifier circuits are less than IV (
If you try to operate with a low power supply voltage VCC with a reduced voltage of 0.9V, the input/output dynamic range is small and it will not work with large amplitude AC input signals, or it will cause distortion. This will be explained based on FIG. In order to bias transistor Q1, the base-emitter voltage Via (approximately 0.6
8V) must be applied.

従って、バイアス電圧Elを約0.7vの電圧に設定し
、トランジスタQ1のベースに交流信号゛Sをバイアス
電圧E、に重畳させて印加させる。信号Sはバイアス電
圧Elの電位を基準として振幅し、その振幅電圧はトラ
ンジスタQ1のベース・エミッタ間電圧Vat(約0.
68V)で制約される。
Therefore, the bias voltage El is set to a voltage of about 0.7 V, and the alternating current signal S is superimposed on the bias voltage E and applied to the base of the transistor Q1. The signal S has an amplitude based on the potential of the bias voltage El, and the amplitude voltage is equal to the base-emitter voltage Vat of the transistor Q1 (approximately 0.
68V).

即ち、入力ダイナミックレンジは、高々0.04Vp−
pとなり、この値より大きな振幅の信号Sが入力された
場合は、歪を生じることになり好ましくない。
That is, the input dynamic range is at most 0.04Vp-
p, and if a signal S with an amplitude larger than this value is input, distortion will occur, which is not preferable.

従って、低電圧に於いては、トランジスタQ1のベース
に直接信号が印加される差動増幅回路では、入力ダイナ
ミックレンジを大きくすることは不可能である。
Therefore, at low voltages, it is impossible to increase the input dynamic range with a differential amplifier circuit in which a signal is directly applied to the base of transistor Q1.

無給、斯かる差動増幅回路では、入力信号の位相に対し
て同相の出力と逆相の二種の出力を得ることは、困難で
ある。
With such an unpowered differential amplifier circuit, it is difficult to obtain two kinds of outputs, one in phase and the other in phase with respect to the phase of the input signal.

〔発明の目的〕[Purpose of the invention]

本発明に係る差動増幅回路は、上述の如き問題点の改善
の為になされたもので、その主な目的は、1v以下の低
電圧(減電圧0.9V)で安定した動作をする差動増幅
回路を提供するにある。
The differential amplifier circuit according to the present invention was made to improve the above-mentioned problems, and its main purpose is to provide a differential amplifier circuit that operates stably at a low voltage of 1 V or less (reduced voltage of 0.9 V). The purpose of the present invention is to provide dynamic amplification circuits.

又、本発明の他の目的は、入出力ダイナミックレンジの
大きい負帰還型の差動増幅回路を提供するにある。
Another object of the present invention is to provide a negative feedback type differential amplifier circuit with a large input/output dynamic range.

更に又、本発明の他の目的は、互いに位相め反転した二
種の出力を得ることのできる差動増幅回路を提供するに
ある。
Still another object of the present invention is to provide a differential amplifier circuit capable of obtaining two types of outputs whose phases are inverted from each other.

〔発明の実施例〕[Embodiments of the invention]

第1図は、本発明に係る差動増幅回路の一実施例を示す
回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a differential amplifier circuit according to the present invention.

図に於いて、1は電源端子、2は接地端子、3はバイア
ス電圧E、が供給される入力端子、4はバイアス電圧E
lに交流入力信号Sが重畳されて印加される入力端子、
5は非反転出力を得る出力端子、6は反転出力を得る出
力端子、13乃至16は第1乃至第4のカレント・ミラ
ー回路、8゜10.11はバイアス電圧源、12.18
は定電流源回路である。電源電圧vccは約IV(減電
圧0.9V)に設定し、バイアス電圧B、を約0.7v
に設定し、バイアス電圧ESをVcc/2に設定する。
In the figure, 1 is a power supply terminal, 2 is a ground terminal, 3 is an input terminal to which bias voltage E is supplied, and 4 is bias voltage E.
an input terminal to which an AC input signal S is superimposed and applied to l;
5 is an output terminal for obtaining a non-inverted output, 6 is an output terminal for obtaining an inverted output, 13 to 16 are first to fourth current mirror circuits, 8°10.11 is a bias voltage source, 12.18
is a constant current source circuit. The power supply voltage vcc is set to approximately IV (reduced voltage 0.9V), and the bias voltage B is approximately 0.7V.
and bias voltage ES to Vcc/2.

斯かる差動増幅回路は、交流入力信号V、がバイアス電
源Elに重畳されて入力端子4から印加され、夫々のカ
レント・ミラー回路13.14からミラー電流として夫
々(I−Δl)、(1+Δi)の電流が過渡的に流れる
ものとする。!は直流電波成分を示し、その直流成分I
は、 I = (E+  Vmi) / R4・・・・・・i
llで表される。又、Δiは信号電流成分を示し、その
信号電流成分Δiは、 Δi −1/ 2 ・v o / R1=−(21で表
される。更に、カレント・ミラー回B14を介して、ダ
イオードD4には、順方向電流として(I十Δi)のミ
ラー電流が流れ込むので、カレント・ミラー回路15の
出力段のトランジスタQ7のコレクタ電流として(I+
Δi)の電流が流れようとする。又、カレント・ミラー
回路13の出力段のトランジスタQ3から(■−Δi)
のミラー電流が供給されるので、非反転出方端子6側に
電流が流れ込まないとするならば、負帰還抵抗R2に2
Δiの電流が流れる。従って、負帰還抵抗R2には、2
Δ5−R2の電圧降下が発生することになる。
In such a differential amplifier circuit, an AC input signal V is superimposed on a bias power supply El and applied from an input terminal 4, and current mirror circuits 13 and 14 output mirror currents (I-Δl) and (1+Δi), respectively. ) is assumed to flow transiently. ! indicates a DC radio wave component, and the DC component I
I = (E+Vmi) / R4...i
It is represented by ll. In addition, Δi indicates a signal current component, and the signal current component Δi is expressed as Δi −1/2 ・vo / R1=−(21).Furthermore, it is applied to the diode D4 via the current mirror circuit B14. Since a mirror current of (I + Δi) flows as a forward current, the collector current of the transistor Q7 in the output stage of the current mirror circuit 15 is (I +
A current of Δi) is about to flow. Also, from the transistor Q3 of the output stage of the current mirror circuit 13 (■-Δi)
Since a mirror current of
A current of Δi flows. Therefore, the negative feedback resistor R2 has 2
A voltage drop of Δ5-R2 will occur.

一方、カレント・ミラー回路13の出力段のトランジス
タQ4を介して、ダイオードD3に順方向電流として(
I−Δi)のミラー電流が供給される。又、カレント・
ミラー回路14の出力段のトランジスタQ6を介して(
I+Δi)のミラー電流が流れる。トランジスタQ8は
ダイオードD3と共にカレント・ミラー回路16を形成
しているので、トランジスタQ8のコレクタ電流として
は、(I−Δi)の電流が流れようとする。従って、ト
ランジスタQ8は、トランジスタQ6から(I+Δi)
のミラー電流が供給されるので、22点では、抵抗R3
に2Δiの電流を流し込むことになる。従って、抵抗R
3には2Δ1−R3の電圧降下を発生し、非反転出力端
子5からバイアス電圧E2に2Δ1−R3の電圧が重畳
された出力が出力される。バイアス電圧源E2は、El
/2の値に設定される。
On the other hand, a forward current (
A mirror current of I-Δi) is supplied. Also, the current
Through the transistor Q6 of the output stage of the mirror circuit 14 (
A mirror current of I+Δi) flows. Since the transistor Q8 forms the current mirror circuit 16 together with the diode D3, a current of (I-Δi) tends to flow as the collector current of the transistor Q8. Therefore, transistor Q8 is (I+Δi) from transistor Q6.
Since the mirror current of R3 is supplied, at the 22nd point, the resistor R3
A current of 2Δi will be applied to. Therefore, the resistance R
3, a voltage drop of 2Δ1-R3 is generated, and an output in which a voltage of 2Δ1-R3 is superimposed on the bias voltage E2 is output from the non-inverting output terminal 5. Bias voltage source E2 is El
/2 value.

次に、斯かる差動増幅回路の入出力ダイナミックレンジ
について第3図と共に説明する。
Next, the input/output dynamic range of such a differential amplifier circuit will be explained with reference to FIG.

定電流源回路17から定電流1.を負帰還抵抗R2に流
し込んでいるので、負帰還抵抗R2の端子間に′は、■
、・R2の電圧降下が生じる。従って、トランジスタQ
3とQ7との接続点P1の電位は、バイアス電圧E、よ
りIo ・R2の値だけ電圧降下する。従って、反転出
力端子6では、基準電圧電位(イ)が、(E I   
t。・R2)の値となり、基準電位(イ)をVcc/2
に設定すれば、出力(ロ)の最大振幅電圧は、電源電圧
VCCがらトランジスタの飽和電圧VCHの2倍(2V
Cりの値を差し引いた値となり、即ち、入出力ダイナミ
ックレンジが(Vcc  2 VCり VP−Pの値と
なり、極めて太き(設定できる。
Constant current 1 from the constant current source circuit 17. is injected into the negative feedback resistor R2, so ′ between the terminals of the negative feedback resistor R2 is
, · A voltage drop occurs across R2. Therefore, transistor Q
The potential at the connection point P1 between Q3 and Q7 is lower than the bias voltage E by the value of Io·R2. Therefore, at the inverting output terminal 6, the reference voltage potential (A) is (E I
t.・R2) value, and the reference potential (a) becomes Vcc/2
If set to , the maximum amplitude voltage of the output (b) will be 2 V
This is the value obtained by subtracting the value of C, that is, the input/output dynamic range becomes the value of (Vcc 2 VC - VP-P), which is extremely wide (can be set).

尚、斯かる差動増幅回路の交流入力電圧をvoとし、非
反転出力端子5からの出力をvlとすると、この差動増
幅回路の利得Gは、次式のように示される。
Incidentally, assuming that the AC input voltage of the differential amplifier circuit is vo and the output from the non-inverting output terminal 5 is vl, the gain G of the differential amplifier circuit is expressed by the following equation.

G = V t / V o = R3/ R1−−(
3)更に又、反転出力端子6からの出力をv2とすると
、その利得Gは、次式のように示される。
G=Vt/Vo=R3/R1--(
3) Furthermore, if the output from the inverting output terminal 6 is v2, its gain G is expressed as in the following equation.

Gxv、/v6 =R2/R1・・−・−r4を従って
、抵抗R1〜R3の抵抗値を等しく設定すれば、反転出
力端子6と非反転出方端子5がら導出される出力は、入
力信号に対し同期しており、互いに位相の反転した振幅
電圧の等しい出力を導出することができる。
Gxv, /v6 = R2/R1...-r4 Therefore, if the resistance values of resistors R1 to R3 are set equal, the output derived from the inverting output terminal 6 and the non-inverting output terminal 5 will be equal to the input signal. It is possible to derive outputs having equal amplitude voltages with mutually inverted phases.

次に、本発明の他の実施例について第2図に基づき説明
する。第2図の実施例では、定電流源回路19が、接続
点P2から定電流I0を引き込むようになされており、
他は第1図の実施例と同じ回路である。又、定電流源1
2からの定電流とエミッタ抵抗R4に流れる電流を1.
と設定した場合の例である。
Next, another embodiment of the present invention will be described based on FIG. 2. In the embodiment shown in FIG. 2, the constant current source circuit 19 is configured to draw a constant current I0 from the connection point P2,
The other circuits are the same as the embodiment shown in FIG. Also, constant current source 1
The constant current from 2 and the current flowing through the emitter resistor R4 are 1.
This is an example of setting.

入力端子4から交流入力信号v0が、抵抗R1を介して
、トランジスタQ2のベースに印加される。又、定電流
源回路12から定電流I0が負帰還抵抗R2に供給され
ている。従って、カレント・ミラー回路13.14には
、夫々の出力段のトランジスタから−(Δi+Ie/2
)、  (Δi+10/2)のミラー電流が流れる。ト
ランジスタQ3のコレクタ電流として−(Δi+7゜/
2)のミラー電流が流れ、カレント・ミラー回路14の
トランジスタQ5から(Δl + re/ 2 )のミ
ラー電流がダイオードD4に流れ込むので、トランジス
タQ7のコレクタ電流として、(Δi+l。/2)の電
流が流れる。従って、(2Δi+10)の電流が負帰還
抵抗R2に流れることになり、負帰還抵抗R2の端子間
には、R2・ (2Δi+l。)の電圧降下を生じるこ
とになる。依って、反転入力端子6には、E+R2・ 
(2Δi’+70)の出力電圧が発生することになる。
An AC input signal v0 is applied from input terminal 4 to the base of transistor Q2 via resistor R1. Further, a constant current I0 is supplied from the constant current source circuit 12 to the negative feedback resistor R2. Therefore, the current mirror circuits 13 and 14 have −(Δi+Ie/2
), a mirror current of (Δi+10/2) flows. The collector current of transistor Q3 is −(Δi+7°/
2) flows, and a mirror current of (Δl + re/2) flows from the transistor Q5 of the current mirror circuit 14 to the diode D4, so a current of (Δi+l./2) flows as the collector current of the transistor Q7. flows. Therefore, a current of (2Δi+10) will flow through the negative feedback resistor R2, and a voltage drop of R2·(2Δi+l.) will occur between the terminals of the negative feedback resistor R2. Therefore, the inverting input terminal 6 has E+R2.
An output voltage of (2Δi'+70) will be generated.

一方、カレント・ミラー回路14のトランジスタQ6か
らは、(Δi十■。/2)のミラー電流が流れる。カレ
ント・ミラー回路13のトランジスタQ4からミラー電
流として−(Δi+ to/ 2 )のミラー電流が、
ダイオードD3に流れるので、トランジスタQ8のコレ
クタ電流として、−(Δ1+1゜/2)の電流が流れよ
うとする。従って、22点から非反転出力端子5に(2
Δi+(。)の電流が流れる。又、定電流源回路19に
よって定電流■。を引き込むようになされているので、
抵抗R3には2Δlの電流が流れる。従って、非反転出
力端子5と接地間に(E!  2Δ1−R3)の出力電
圧が発生することになる。
On the other hand, a mirror current of (Δi×./2) flows from the transistor Q6 of the current mirror circuit 14. A mirror current of -(Δi+ to/2) is output from the transistor Q4 of the current mirror circuit 13 as a mirror current.
Since the current flows through the diode D3, a current of -(Δ1+1°/2) tends to flow as the collector current of the transistor Q8. Therefore, from the 22 points to the non-inverting output terminal 5 (2
A current of Δi+(.) flows. Also, a constant current source circuit 19 generates a constant current ■. Because it is designed to attract
A current of 2Δl flows through the resistor R3. Therefore, an output voltage of (E!2Δ1-R3) is generated between the non-inverting output terminal 5 and the ground.

第4図は、本発明に係淋差動増幅回路の第2図の実施例
をより具体化した回路であり、定電流源回路12.19
をカレント・ミラー回路で示したものである。他の回路
は第2図と同じである。
FIG. 4 is a circuit that more specifically embodies the embodiment of the differential amplifier circuit shown in FIG. 2 according to the present invention, and is a constant current source circuit 12.19.
is shown using a current mirror circuit. The other circuits are the same as in FIG.

尚、カレント・ミラー回路13〜16は、実施例に限定
することなく公知の種々の回路が適用され得る。
Note that various known circuits may be applied to the current mirror circuits 13 to 16 without being limited to the embodiments.

〔発明の効果〕〔Effect of the invention〕

上述の如く、本発明の差動増幅回路は、入出力グイナミ
ソクレンジを極めて大きくすることができると共に、減
電圧0.9vまで作動する差動増幅回路を提供できる。
As described above, the differential amplifier circuit of the present invention can extremely widen the input/output range, and can provide a differential amplifier circuit that operates at a reduced voltage of 0.9V.

例えば、電源電圧VCCが0.9V電圧の場合、トラン
ジスタの飽和電圧VC!が約0.2vとすると二人出力
グイナミソクレンジは約0.5V−rに拡大できる。又
、従来のように差動増幅回路を二つ設けて、互いに反転
した二つの出力を得るより、一つの差動増幅回路で互い
に反転した二種の出力を得ることができる極めて効果的
なものである。
For example, if the power supply voltage VCC is 0.9V, the saturation voltage VC of the transistor! If it is about 0.2V, the two-person output range can be expanded to about 0.5V-r. In addition, it is extremely effective in that it is possible to obtain two types of outputs that are inverted from each other with one differential amplifier circuit, rather than the conventional method where two differential amplifier circuits are provided and two types of outputs that are inverted from each other are obtained. It is.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明に係る差動増幅回路の実施例を示す回
路図、第2図は、本発明に係る差動増幅回路の他の実施
例を示す回路図J第3図は、本発明に係る差動増幅回路
の入出力グイナミソクレンジを説明する為の図、第4図
は、第2図の実施例のより具体化された差動増幅回路を
示す回路図、第5図は、従来の差動増幅回路を示す回路
図であり、第6図はその入力ダイナミックレンジを説明
する為の波形図である。 1:電源端子、2:接地端子、3.4:入力端子5:非
反転出力端子、6:反転出力端子、8゜10.11:バ
イアス電圧源、  13乃至16゜19:カレント・ミ
ラー回路、  12. 18. 19:電流源回路、S
:入力信号源
FIG. 1 is a circuit diagram showing an embodiment of the differential amplifier circuit according to the present invention, and FIG. 2 is a circuit diagram showing another embodiment of the differential amplifier circuit according to the present invention. FIG. 4 is a diagram for explaining the input/output range of the differential amplifier circuit according to the invention, and FIG. 5 is a circuit diagram showing a more specific differential amplifier circuit of the embodiment of FIG. 2. is a circuit diagram showing a conventional differential amplifier circuit, and FIG. 6 is a waveform diagram for explaining its input dynamic range. 1: Power supply terminal, 2: Ground terminal, 3.4: Input terminal 5: Non-inverting output terminal, 6: Inverting output terminal, 8゜10.11: Bias voltage source, 13 to 16゜19: Current mirror circuit, 12. 18. 19: Current source circuit, S
:Input signal source

Claims (3)

【特許請求の範囲】[Claims] (1)差動対をなす第1と第2のトランジスタの共通接
続されたエミッタに抵抗が接続され、該第1と該第2の
トランジスタの夫々のコレクタに第1と第2のカレント
・ミラー回路からなる能動負荷回路が接続され、該第1
と該第2のカレント・ミラー回路の夫々の第1の出力段
のトランジスタが、第3のカレント・ミラー回路に接続
され、該第1と該第2のカレント・ミラー回路の夫々の
第2の出力段のトランジスタが第4のカレント・ミラー
回路に接続され、該第1のカレント・ミラー回路の第1
の出力段のトランジスタと該第3のカレント・ミラー回
路のトランジスタとの接続点P1を反転出力端子とし、
該第2のカレント・ミラー回路の第2の出力段のトラン
ジスタと該第4のカレント・ミラー回路のトランジスタ
との接続点P2を非反転出力端子とし、信号入力端子と
該第2のトランジスタのベースとの間に第1の抵抗が接
続され、該第2のトランジスタのベースと該反転出力端
子間に第2の抵抗が接続され、該非反転出力端子に第3
の抵抗が接続され、その他端にバイアス電圧源が接続さ
れ、該第1の抵抗と該第2の抵抗との接続点に定電流源
回路が接続されており、該定電流源回路を介して該第2
の抵抗に定電流を供給することにより、該反転入力端子
から得られる出力の直流レベルを低減することによって
、入出力ダイナミックレンジを拡大したことを特徴とす
る差動増幅回路。
(1) A resistor is connected to the commonly connected emitters of the first and second transistors forming a differential pair, and first and second current mirrors are connected to the collectors of the first and second transistors, respectively. An active load circuit consisting of a circuit is connected, and the first
and a first output stage transistor of each of the first and second current mirror circuits are connected to a third current mirror circuit; A transistor of the output stage is connected to a fourth current mirror circuit, and a first current mirror circuit of the first current mirror circuit is connected to the output stage transistor.
A connection point P1 between the transistor of the output stage and the transistor of the third current mirror circuit is an inverting output terminal,
The connection point P2 between the transistor of the second output stage of the second current mirror circuit and the transistor of the fourth current mirror circuit is a non-inverting output terminal, and the signal input terminal and the base of the second transistor are connected to each other. A first resistor is connected between the base of the second transistor and the inverting output terminal, a second resistor is connected between the base of the second transistor and the inverting output terminal, and a third resistor is connected to the non-inverting output terminal.
A resistor is connected to the other end, a bias voltage source is connected to the other end, and a constant current source circuit is connected to the connection point between the first resistor and the second resistor. The second
A differential amplifier circuit characterized in that the input/output dynamic range is expanded by supplying a constant current to the resistor to reduce the DC level of the output obtained from the inverting input terminal.
(2)前記差動増幅回路に於いて、該第2の抵抗の他端
P1点から該第2の抵抗に供給される定電流と等しい電
流を引き込むようになされた特許請求の範囲第1項記載
の差動増幅回路。
(2) In the differential amplifier circuit, a current equal to the constant current supplied to the second resistor is drawn from the other end P1 of the second resistor. The differential amplifier circuit described.
(3)前記差動増幅回路に於いて、該第2と該第4のカ
レント・ミラー回路の接続点に該定電流源回路から供給
される電流と等しい電流を引き込む電流源を具えた特許
請求の範囲第1項記載の差動増幅回路。
(3) A patent claim in which the differential amplifier circuit includes a current source that draws a current equal to the current supplied from the constant current source circuit to a connection point between the second and fourth current mirror circuits. 1. The differential amplifier circuit according to item 1.
JP61087586A 1986-04-16 1986-04-16 Differential amplifier circuit Withdrawn JPS62243408A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61087586A JPS62243408A (en) 1986-04-16 1986-04-16 Differential amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61087586A JPS62243408A (en) 1986-04-16 1986-04-16 Differential amplifier circuit

Publications (1)

Publication Number Publication Date
JPS62243408A true JPS62243408A (en) 1987-10-23

Family

ID=13919105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61087586A Withdrawn JPS62243408A (en) 1986-04-16 1986-04-16 Differential amplifier circuit

Country Status (1)

Country Link
JP (1) JPS62243408A (en)

Similar Documents

Publication Publication Date Title
US5291149A (en) Operational amplifier
JPS6142965B2 (en)
US4437023A (en) Current mirror source circuitry
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
US4857864A (en) Current mirror circuit
JPH069326B2 (en) Current mirror circuit
JPH08237054A (en) Gain variable circuit
KR890004771B1 (en) Differential amplication
JPH0450765B2 (en)
JPS62243408A (en) Differential amplifier circuit
JPH05102755A (en) Differential amplifier
KR930007795B1 (en) Amp circuit operable at low power amplification
KR830001932B1 (en) Amplification circuit
JPH06169225A (en) Voltage current conversion circuit
JPS62117403A (en) Current mirror circuit
JP2568690B2 (en) Constant current circuit
JP3063432B2 (en) Voltage control amplifier circuit
JPH066607Y2 (en) Gain control circuit
JPS62234406A (en) Power amplifier circuit
JPH0388507A (en) Differential amplifier circuit
JPH07336161A (en) Differential amplifier
JPS60187110A (en) Push-pull output circuit
JPH0680997B2 (en) Multiplication circuit
JPH04338811A (en) Generating circuit for band gap reference voltage
JPS6133007A (en) Gain control circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees