JPS6223929B2 - - Google Patents

Info

Publication number
JPS6223929B2
JPS6223929B2 JP14450381A JP14450381A JPS6223929B2 JP S6223929 B2 JPS6223929 B2 JP S6223929B2 JP 14450381 A JP14450381 A JP 14450381A JP 14450381 A JP14450381 A JP 14450381A JP S6223929 B2 JPS6223929 B2 JP S6223929B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
transmission output
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14450381A
Other languages
English (en)
Other versions
JPS5846730A (ja
Inventor
Jun Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14450381A priority Critical patent/JPS5846730A/ja
Publication of JPS5846730A publication Critical patent/JPS5846730A/ja
Publication of JPS6223929B2 publication Critical patent/JPS6223929B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Transmitters (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】
本発明は、移動無線機等の送信出力レベルを外
部信号により、あらかじめ設定した値に自動的に
切替える送信出力自動制御回路に関するものであ
る。 一般に移動通信においては基地局と移動局の距
離は変化しており、移動局が基地局に接近した時
には基地局の受信入力は極めて高くなり、基地局
の受信装置に障害を与える。特に、多チヤンネル
システムの場合には、隣接したチヤンネルに対
し、感度抑圧や混変調等による受信妨害を与える
ことがあるため、移動局が基地局に接近したと
き、受信入力に応じて移動無線機の送信出力レベ
ルを数段階に低下して前述の如き妨害の発生を防
止する手段が採られている。 第1図は従来の送信出力自動制御回路を示し、
1は送信機の前段部、2は終段の出力増幅部で、
外部からの制御電圧により送信出力を変化させる
可変出力増幅器で構成されている。3は方向性結
合器で出力の一部を検波器5に導く。4はアンテ
ナ、6は送信出力を制御する電力トランジスタ、
7はトランジスタ6を制御するためのトランジス
タで、トランジスタ6,7の増幅率はそれぞれβ
,βとする。8はトランジスタ7とともに電
圧比較器を形成するトランジスタ、9は抵抗で、
トランジスタ7,8のエミツタに共通に接続され
ている。10はトランジスタ7のベース電圧設定
のための分圧器を構成する直列抵抗、11,1
2,13は送信出力設定のための可変抵抗、14
は可変抵抗12をON,OFFするスイツチ用のト
ランジスタ、15は可変抵抗13をON,OFFす
るスイツチ用トランジスタ、16,17はそれぞ
れトランジスタ14,15の保護抵抗、18,1
9は切替信号の入力端子である。入力端子18,
19への入力は例えば受信機の検波電圧であり、
受信入力が(a)dB以下では端子18,19の入力
“0”となつており、(a)dB以上となると入力端子
18の入力レベルが“1”になり、トランジスタ
14をONとする。トランジスタ14がONになる
と抵抗12は可変抵抗11に並列に負荷され、ト
ランジスタ7のベース電圧を低下させ、さらに電
力トランジスタ6を制御して出力増幅部2の送信
出力を低下させる。次に、受信入力が(b)dB以上
となると、さらに入力端子19の入力レベルが
“1”になり、トランジスタ15をONとするの
で、可変抵抗11,12,13が並列に接続され
送信出力をさらに低下させる。ここでたとえば可
変抵抗11によつて受信入力が最低レベルのとき
の出力をAワツト、可変抵坑12の調整で入力レ
ベルが(a)dB以上のときBワツト、可変抵抗13
の調整で入力レベルが(b)dB以上のときCワツ
ト、となるように多段に送信出力を制御してい
る。いま、何等かの原因で、例えば出力増幅部2
の出力トランジスタの特性変化や励振電力の変動
等で規準となる送信出力がAワツトから変化した
とき、可変抵抗11を調整して出力をAワツトに
合せたとすると入力レベルが上昇したときのBワ
ツト、Cワツトとする可変抵抗R12,R13の調整に
順次影響するため、これらの規格が厳しく規定さ
れている場合はこれらを更に調整する必要がある
という欠点があつた。 本発明はこれらの欠点を除去し、最初のレベル
での送信出力の調整が入力レベルが上昇したとき
の調整に影響しないように各段を独立して調整で
きるようにしたもので以下その一実施例について
説明する。 第2図は本発明の一実施例であり、第1図と一
部分には同一符号を付しその説明は省く、20,
21,22は第1図におけるトランジスタ7と同
様のトランジスタ6を制御するためのトランジス
タで、これらのコレクターおよびエミツタは共通
に接続されており、ベース電圧印加用分圧回路を
それぞれ抵抗23と可変抵抗24、抵抗25と可
変抵抗26、抵抗27と可変抵抗28でそれぞれ
構成している。29,30,31はそれぞれ電圧
比較器のトランジスタ20,21,22の制御用
トランジスタ、32,33,34はそれぞれ制御
入力端子35,36,37と結合された保護用直
列抵抗である。 次にこの回路の動作を説明する。電圧比較部は
トランジスタ8とトランジスタ20,21,22
で構成され、例えば入力端子35の入力が“0”
のときトランジスタ20および8が電圧比較器と
して動作し、送信出力制御トランジスタ6、可変
出力の終段増幅部2、方向性結合器3、検波器
5、トランジスタ8によつて送信出力制御ループ
を形成しており、可変抵抗24の調整により送信
出力を所定の値に調整する。このとき端子36,
37の入力は“1”であり、トランジスタ30,
31はONとなり可変抵抗26,28を短絡し、
トランジスタ21,22は不動作状態となつてい
る。 受信入力が(a)dBを超えると端子35,37の
入力が“1”、同じく36の入力が“0”とな
り、今度はトランジスタ8と21が電圧比較回路
を形成し、送信出力をAワツトからBワツトに変
更する。可変抵抗26はこのときの出力調整器と
なる。受信入力レベルが高くなつて(b)dBを超え
ると端子35,36の入力が“1”、同じく37
の入力が“0”となり、電圧比較器はトランジス
タ8と22に切変えられ、このときは可変抵抗2
8が出力調整器となる。 ここでは出力制御を正確に行なうため、安定電
源から分圧回路に電力を供給している。 第1表は送信出力と制御入力の関係を示すもの
で所要の出力に対応する端子入力を“0”として
電圧比較トランジスタを動作させるものである
が、制御器の誤動作等で切替え信号入力端子3
5,36,37の入力が全て0となつた場合にも
最大出力をAワツトとするトランジスタ20のみ
が動作し、トランジスタ21,22を抑圧するの
で間違つても所定の最大出力に保ち、フエールセ
イフとなり電波法に定めた規格内に出力を維持す
ることになる。
【表】 以上詳細に説明したように、本発明によれば送
信出力の調整は各レベルで独立に行なえるもので
あるから組立調整や保守調整の際にも、任意の部
分から個別に調整が可能になる。また、制御部が
誤動作をしても、所定の最大出力以上の送信出力
を送出することがなく、フエールセイクが保たれ
るという利点があり製造および保守上優れてお
り、その工業的価値大なるものがある。
【図面の簡単な説明】
第1図は従来の送信出力自動制御回路の結線
図、第2図は本発明の一実施例における送信出力
自動制御回路の結線図である。 8,23,25,27,29,30,31……
トランジスタ、24,26,28……可変抵抗、
6……出力増幅部。

Claims (1)

    【特許請求の範囲】
  1. 1 それぞれ相異なるバイアス電圧が加えられ、
    コレクタおよびエミツタをそれぞれ共通接続した
    複数個のトランジスタと、送信出力に比例するバ
    イアス電圧がベースに印加される比較用のトラン
    ジスタで電圧比較器を構成するとともに、前記複
    数個のトランジスタの各々のベースにスイツチン
    グ回路を接続し、前記スイツチング回路がOFF
    もしくはONの場合にのみ各トランジスタが動作
    するように構成するとともに受信機の受信レベル
    に対応して一時に唯一つのスイツチング回路のみ
    をOFFもしくはONにする切替制御手段を設け、
    前記複数個のトランジスタの共通接続されたコレ
    クタ電流により送信機の出力増幅部の利得を変化
    させることを特徴とする送信出力自動制御回路。
JP14450381A 1981-09-11 1981-09-11 送信出力自動制御回路 Granted JPS5846730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14450381A JPS5846730A (ja) 1981-09-11 1981-09-11 送信出力自動制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14450381A JPS5846730A (ja) 1981-09-11 1981-09-11 送信出力自動制御回路

Publications (2)

Publication Number Publication Date
JPS5846730A JPS5846730A (ja) 1983-03-18
JPS6223929B2 true JPS6223929B2 (ja) 1987-05-26

Family

ID=15363869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14450381A Granted JPS5846730A (ja) 1981-09-11 1981-09-11 送信出力自動制御回路

Country Status (1)

Country Link
JP (1) JPS5846730A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257408A (ja) * 1987-04-13 1988-10-25 株式会社応用企画 配線床下地構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257408A (ja) * 1987-04-13 1988-10-25 株式会社応用企画 配線床下地構造

Also Published As

Publication number Publication date
JPS5846730A (ja) 1983-03-18

Similar Documents

Publication Publication Date Title
US5640691A (en) Power controller for RF transmitters
US4602218A (en) Automatic output control circuitry for RF power amplifiers with wide dynamic range
KR970000157B1 (ko) 전력 증폭기 포화 검출과 보정방법 및 장치
JP3247452B2 (ja) デュアルモード移動電話における送信機のスイッチオン方法
US5303395A (en) Power control with a constant gain amplifier for portable radio transceivers
US5493255A (en) Bias control circuit for an RF power amplifier
EP0546693B1 (en) Control circuit and method for transmission output
US4709403A (en) Apparatus for controlling output power of transmitter
US4709404A (en) Battery-powered radio communication apparatus capable of prolonging the communicable state thereof
US5574991A (en) Transmission power control circuit
US5789984A (en) RF power amplifiers
EP1400013B1 (en) Method and apparatus for a transceiver having a constant power output
US6057732A (en) Transmission power control circuit and method for CDMA system
US5446920A (en) Variable transmission power type transmitter
US6078797A (en) Method of controlling received signal level
JPS6223929B2 (ja)
US7724086B2 (en) Apparatus and method for regulating the output power of an amplifier stage
EP1122883B1 (en) Circuit for linearizing the power control profile of a BiCMOS power amplifier
JPH08288772A (ja) 送信電力増幅器のバイアス制御回路
JPS5843633A (ja) 送信出力制御回路
JP2002171177A (ja) 中間周波数がゼロである構造の送信機で、htb技術によるパワー増幅器を使用可能にする制御方法および回路
CA1210071A (en) Temperature compensated automatic output control circuitry for rf signal power amplifiers with wide dynamic range
KR200153869Y1 (ko) 초고주파 신호출력 이득제어회로
JPS6223928B2 (ja)
SU1338000A1 (ru) Квадратурный усилитель мощности с автоматической регулировкой усилени