JPS62239190A - Display controller - Google Patents

Display controller

Info

Publication number
JPS62239190A
JPS62239190A JP61083634A JP8363486A JPS62239190A JP S62239190 A JPS62239190 A JP S62239190A JP 61083634 A JP61083634 A JP 61083634A JP 8363486 A JP8363486 A JP 8363486A JP S62239190 A JPS62239190 A JP S62239190A
Authority
JP
Japan
Prior art keywords
display
screen
video data
vertical
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61083634A
Other languages
Japanese (ja)
Other versions
JPH0636143B2 (en
Inventor
佳司 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP61083634A priority Critical patent/JPH0636143B2/en
Publication of JPS62239190A publication Critical patent/JPS62239190A/en
Publication of JPH0636143B2 publication Critical patent/JPH0636143B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CRTセパレート信号インターフェースを持
つ表示装置における画像位置の自動調節回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an automatic image position adjustment circuit in a display device having a CRT separate signal interface.

さらに詳しくは、本発明は、CRTセパレート信号イン
ターフェースを持つ表示装置において、送られてくる映
像信号のどの部分が表示されていないかを検出し、表示
装置の垂直、水平パックポーチを増減することにより、
最適な表示領域を得−1るようにしたものである。
More specifically, in a display device having a CRT separate signal interface, the present invention detects which part of an incoming video signal is not being displayed, and increases or decreases the vertical and horizontal pack pouches of the display device. ,
The optimum display area is obtained by -1.

〔従来の技術〕[Conventional technology]

従来、文字や図形表示用のCRTモニタは、パソコン等
から送られてくるセパレート信号の画像領域より広範囲
の表示領域をもつ。ところが液晶表示体、ブフズマ表示
体、EL表示体等でCRTコンパチブルなインターフェ
ースを持つ表示装置を作ろうとした時、CRTモニタと
同様に画像領域より広範囲の表示領域を持てば問題ない
が、これらの表示体は高価なため、画像領域と同じ大き
さの表示領域をもつ場合が多い。
Conventionally, CRT monitors for displaying characters and graphics have a display area wider than the image area of separate signals sent from a personal computer or the like. However, when trying to create a display device with a CRT-compatible interface using a liquid crystal display, Buchsma display, EL display, etc., there is no problem as long as the display area is wider than the image area like a CRT monitor, but these displays Because bodies are expensive, they often have a display area that is the same size as the image area.

このような表示装置において、表示領域の位置は、予め
送られてくるセパレート信号の画像位置に合わせである
か、あるいは、手動で合わせられるようにしであるのが
普通であった。
In such display devices, the position of the display area is usually aligned with the image position of the separate signal sent in advance, or manually aligned.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、同期信号に対する画像領域は送り側のIIA@
によって異なるし、送り側の機器のソフトウエアによっ
ても異なるものもある。また同一のソフトウェアで動作
している時でも場合によって画像領域は移動する。これ
ら画像領域が移動してしまうと、画像領域と同じ大きさ
しか表示領域を持たない表示装置は移動した画像領域に
再び表示領域を合わせないと表示が欠ける可能性がある
。この操作を手動で行なうことは面倒である。
However, the image area for the synchronization signal is IIA@
There are also differences depending on the software of the sending device. Furthermore, even when operating with the same software, the image area may move depending on the situation. If these image areas move, a display device that has a display area only the same size as the image area may lose display unless the display area is adjusted again to the moved image area. It is troublesome to perform this operation manually.

そこで本発明は従来のこのような問題点を解決するため
、表示領域に入らない映像データを検出して、自動的に
表示領域の位置を調節する表示装置を得ることを目的と
している。
SUMMARY OF THE INVENTION In order to solve these conventional problems, it is an object of the present invention to provide a display device that detects video data that does not fit into the display area and automatically adjusts the position of the display area.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の表示制御回路の特徴は、表示領域に入らない映
像データと、表示領域のふちの映像データを検出する回
路と、そのデータを読んで垂直、水平バックポーチの位
置を調節するCPUで構成され、自動的に表示領域が最
適位置に調節されることである。
The display control circuit of the present invention is characterized by comprising a circuit that detects video data that does not fit into the display area and video data at the edges of the display area, and a CPU that reads the data and adjusts the vertical and horizontal back porch positions. The display area will be automatically adjusted to the optimal position.

〔実施例〕〔Example〕

以下本発明の詳細な説明する。 The present invention will be explained in detail below.

第1図は、本発明の一実施例を示す回路図であんロウカ
ウンタ1はvSC8とH8C9を基準に第2図に示すF
V1〜4のようなフラグを出力する。表示画面の垂直バ
ックポーチはCPU7によって設定される。
FIG. 1 is a circuit diagram showing an embodiment of the present invention.
Output flags such as V1 to V4. The vertical back porch of the display screen is set by the CPU 7.

FVlは表示画面の垂直バックポーチ期間中であること
を示すフラグ、FF2は表示画面の最も上のライン期間
であることを示すフラグ、FF3は表示画面の最も下の
ライン期間であることを示すフラグ、FF4は表示画面
の垂直フロントポーチ期間中であることを示すフラグで
ある0カラムカウンタ2は)Isc 9とDCK101
基準に第2図に示すFH1〜4のようなフラグを出力す
る。表示画面の水平バックポーチはCPU3によりて設
定される。FHIは表示画面の水平バックポーチ期間で
あることを示すフラグ、FF2は表示画面の最の左の刑
期間であることを示すフラグ、FF3は表示画面の蟻も
右の刑期間であることを示すフラグ、FF4は表示画面
の水平フロントポーチ期間であることを示すフラグであ
る。
FVl is a flag indicating that the display screen is in the vertical back porch period, FF2 is a flag indicating that it is the top line period of the display screen, and FF3 is a flag indicating that it is the bottom line period of the display screen. , FF4 is a flag indicating that the display screen is in the vertical front porch period, 0 column counter 2) Isc 9 and DCK101
As a reference, flags such as FH1 to FH4 shown in FIG. 2 are output. The horizontal back porch of the display screen is set by the CPU 3. FHI is a flag indicating that it is the horizontal back porch period of the display screen, FF2 is a flag indicating that it is the leftmost prison period of the display screen, and FF3 is a flag that indicates that the ant on the display screen is also the right prison period. The flag FF4 is a flag indicating that it is the horizontal front porch period of the display screen.

入力される映像信号VD11はFV1〜4、FH1〜4
とANDゲート3でそれぞれ論理積をとってJK−FF
4のJ1〜8へ入力される。JK−FF3のに入力はす
べてw L IなのでJK−FF3は立ち上υオンリー
OFFとして動作する0それぞれのフラグの立りた期間
に映像データ11が存在するなら、そのフラグに対応し
たビット12が立つ。
The input video signal VD11 is FV1-4, FH1-4
and JK-FF by logically ANDing them with AND gate 3.
4 is input to J1 to J8. Since all inputs to JK-FF3 are w L I, JK-FF3 operates as υ only OFF at startup.0 If video data 11 exists during the period when each flag is set, bit 12 corresponding to that flag is stand.

画像のフレームの始めに、JK−FF3の内容は次設の
D−FF5にラッチされ、JK−FF3の内容はクリア
される。
At the beginning of an image frame, the contents of JK-FF3 are latched into the subsequent D-FF5, and the contents of JK-FF3 are cleared.

CPU7はD−FF5の内容を読み込むことによって、
送られて来る映像信号の、表示画面周辺の位置情報を知
ることが出来る。CPU7はこの情報を基に垂直、水平
バックポーチの値を設定することによって、画面を適正
な位置へ調節することができる。
By reading the contents of D-FF5, CPU7
You can know the position information around the display screen of the video signal being sent. The CPU 7 can adjust the screen to an appropriate position by setting the vertical and horizontal back porch values based on this information.

又、さらに詳しく説明すると、CPU7が、ロウカウン
タ1に数値を設定することによってフラグFV1の信号
の幅が調整される。フラグFV1は、vSCが開始され
た後の)ISOの立ち下がりの数のカウントしている。
To explain in more detail, the width of the signal of the flag FV1 is adjusted by the CPU 7 setting a numerical value in the row counter 1. Flag FV1 counts the number of ISO falls (after vSC was started).

CPU7がセットするのは、このE”/1に関するカウ
ンタ値のみで、垂直同期信号の周期と垂直表示期間は一
定であるので、FF1が決まることによって、他のFF
2、FF3、FF4も自動的に決定される。
What the CPU 7 sets is only the counter value related to this E''/1, and since the period of the vertical synchronization signal and the vertical display period are constant, by determining FF1, other FF
2, FF3, and FF4 are also automatically determined.

JK−FF4のJ、入力が、ハイになっているのは、第
5図に示されるように実画面200より映像データ10
0が上方に存在する場合である。
The JK input of JK-FF4 is high because the video data 10 is from the real screen 200 as shown in FIG.
This is the case when 0 exists above.

この場合、第1図より明らかなように、映像信号11及
びフラグFV1がアンドゲートに入力されているので、
JK−FF4のJ、入力がハイになる〇 一垂直期間がおわると、エツジ検出回路6が、■SC信
号8のエツジを検出して、それにより、JK−FF4の
出力Q1〜Q8ガラッ45にラッチされ、この状態をC
PU7が読み取ることにより、CPU7が、フラグFV
1の値を調整して、映像データ100と実画面200の
ずれを修正する。修正方法としては、例えば、ロウカウ
ンタ1にセットする値をラッチ5のQ1出力がローにな
るまで1つずつ減らしていくこと等の制御が考えられる
In this case, as is clear from FIG. 1, since the video signal 11 and flag FV1 are input to the AND gate,
When the JK input of JK-FF4 goes high and one vertical period ends, the edge detection circuit 6 detects the edge of the SC signal 8, thereby causing the outputs Q1 to Q8 of JK-FF4 to become latched and this state is C
The CPU 7 reads the flag FV.
The value of 1 is adjusted to correct the deviation between the video data 100 and the real screen 200. As a correction method, for example, a control such as decreasing the value set in the row counter 1 one by one until the Q1 output of the latch 5 becomes low can be considered.

又、反対にラッチ5のQ4出力がハイであったら、映像
データ100が実画面200と比較して下方にずれてい
るということであるから、ロウカウンタ1にセットする
値を増やして、映像データ100を上方にシフトしてや
る。
On the other hand, if the Q4 output of latch 5 is high, it means that the video data 100 is shifted downward compared to the actual screen 200, so increase the value set in the row counter 1 and adjust the video data. I'll shift 100 upwards.

又、以上は、上下方向の話であるが全く同様なことが、
FHl、FH4についてもいえ、これらを調整すること
によって、左右方向のずれを調整できる。
Also, the above is about the vertical direction, but the exact same thing is true.
The same can be said of FHl and FH4, and by adjusting these, the deviation in the left and right direction can be adjusted.

又、第4図に示すように、映像データ150が実画面2
00に比較して大きい場合、フラグFV2、FV5が有
効になる。すなわち、第4図に示すような状態の場合、
上側の辺をそろえようとする場合を考える。この場合、
まず、ラッチ5のQ1出力をハイからローにするよう、
ロウカウンタ1を調整する。この時、急激にシフトする
と例えば、下方に行きすぎてしまう場合がある。そうす
ると、今変は、ラッチ5のQ4出力をローにする方向に
シフトする。このシフトは、ラッチ5のQ2出力が、ハ
イになるまで続けられ、Qlがハイになった時点でシフ
トは、終了する。この時、Qlがハイになるという条件
でシフトを止めないと、上方にシフトしていってQlが
ハイになってしまうと又、Qlをローにする方向にシフ
トが始まり前述の過程のくり返しになり、画面が振動し
てしまう。
Moreover, as shown in FIG. 4, the video data 150 is
If the value is larger than 00, flags FV2 and FV5 are enabled. That is, in the case of the state shown in Fig. 4,
Consider the case where you want to align the upper sides. in this case,
First, change the Q1 output of latch 5 from high to low.
Adjust row counter 1. At this time, if the shift is sudden, for example, the shift may go too far downward. Then, the current shift shifts the Q4 output of latch 5 to low. This shift continues until the Q2 output of latch 5 goes high, at which point the shift ends. At this time, if the shift is not stopped under the condition that Ql becomes high, it will shift upward and Ql becomes high, and then the shift will start in the direction of making Ql low again, repeating the above process. The screen vibrates.

又、いったん位置合わせをした後、なんらかの原因で映
像データがたとえば下方にシフトした場合、ラッチ5の
QlとQ4だけを上下位置調整の判断材料にしていると
すれば、Qlはすでにローになっているので、下方にシ
フトしたかどうかの判定ができないが、ラッチ5のQl
を用いれば、Qlがハイからローに変わることによシず
れが生じたことをCPU7が認識することができ、再び
位置合わせのシーケンマを始めることができる。
Also, if the video data shifts downward for some reason after positioning, if Ql and Q4 of latch 5 are the only criteria for determining the vertical position adjustment, Ql has already become low. , so it is not possible to judge whether it has shifted downward, but the Ql of latch 5
By using this, the CPU 7 can recognize that a shift has occurred due to Ql changing from high to low, and can start the alignment sequencer again.

以上のような事態に備えて、フラグFv2、Fv3が必
要なのである。
In preparation for the above situation, flags Fv2 and Fv3 are necessary.

〔効果〕〔effect〕

従来、画像位置の調節は人が画面を見ながら行なってい
たが、以上説明した様に本表示制御装置を使用すれば、
画像位置の調節は表示装置側で自動的に行なうことがで
きる。
Conventionally, the image position was adjusted by a person while looking at the screen, but by using this display control device as explained above,
Adjustment of the image position can be performed automatically on the display device side.

又、本発明の場合、フラグFV1〜FV4、FH1〜F
H4とビデオ信号のアンドが取られたものがステータス
となっているので、画像の位置調整は、映像データのう
ちの実際に画像のある位置を実画面と一致させることが
でき、実用的な画面位tあわせが可能となる。
In addition, in the case of the present invention, flags FV1 to FV4, FH1 to F
Since the status is the result of ANDing H4 and the video signal, the image position adjustment can match the actual image position in the video data with the actual screen, making it a practical screen. Alignment becomes possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図である。 第2図は第1図の実施例の動作を示すタイムチャートで
ある。 第3.第4図は映像データと実画面の関係を説明する図
である。 1・・・・・・ロウカウンタ 2・・・・・・カラムカウンタ 4・・・−J K−フリップフロップ 5・・・・・・D−フリップフロップ 6・・・・−V S Cエツジ検出回路7・・・・・C
P U 8・・・・・・垂直同期信号(VSC)9・・・・・・
水平同期信号(H8C)10・・・・・・ドツトクロッ
ク(DCK)11・・・・・・映像信号(VD) 以上 出願人 セイコーエプソン株式会社 第3ヒ 第4因
FIG. 1 is a circuit diagram showing an embodiment of the present invention. FIG. 2 is a time chart showing the operation of the embodiment shown in FIG. Third. FIG. 4 is a diagram illustrating the relationship between video data and a real screen. 1... Row counter 2... Column counter 4...-J K-Flip-flop 5...D-Flip-flop 6...-V S C edge detection Circuit 7...C
P U 8... Vertical synchronization signal (VSC) 9...
Horizontal synchronization signal (H8C) 10...Dot clock (DCK) 11...Video signal (VD) Applicant: Seiko Epson Corporation No. 3, No. 4

Claims (1)

【特許請求の範囲】[Claims] 垂直走査における非表示区間を指定する手段と、水平走
査における非表示区間を指定する手段と、該両手段より
の出力と映像信号との論理積をとり画面の位置ずれの状
態を示す情報を発生する手段とから構成されることを特
徴とする表示制御装置。
A means for specifying a non-display section in vertical scanning, a means for specifying a non-display section in horizontal scanning, and a logical product of the outputs from both the means and a video signal to generate information indicating the state of screen misalignment. A display control device comprising means for:
JP61083634A 1986-04-11 1986-04-11 Display controller Expired - Lifetime JPH0636143B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61083634A JPH0636143B2 (en) 1986-04-11 1986-04-11 Display controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61083634A JPH0636143B2 (en) 1986-04-11 1986-04-11 Display controller

Publications (2)

Publication Number Publication Date
JPS62239190A true JPS62239190A (en) 1987-10-20
JPH0636143B2 JPH0636143B2 (en) 1994-05-11

Family

ID=13807896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61083634A Expired - Lifetime JPH0636143B2 (en) 1986-04-11 1986-04-11 Display controller

Country Status (1)

Country Link
JP (1) JPH0636143B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155192A (en) * 1986-12-19 1988-06-28 日本電気ホームエレクトロニクス株式会社 Signal generation circuit for flat panel display
JPH01300295A (en) * 1988-05-28 1989-12-04 Toshiba Corp Display control system for plasma display
JPH02302792A (en) * 1989-05-17 1990-12-14 Mitsubishi Electric Corp Display controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6048683A (en) * 1983-08-29 1985-03-16 Sony Corp Digital signal receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6048683A (en) * 1983-08-29 1985-03-16 Sony Corp Digital signal receiver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155192A (en) * 1986-12-19 1988-06-28 日本電気ホームエレクトロニクス株式会社 Signal generation circuit for flat panel display
JPH01300295A (en) * 1988-05-28 1989-12-04 Toshiba Corp Display control system for plasma display
JPH02302792A (en) * 1989-05-17 1990-12-14 Mitsubishi Electric Corp Display controller

Also Published As

Publication number Publication date
JPH0636143B2 (en) 1994-05-11

Similar Documents

Publication Publication Date Title
US6407723B1 (en) Image display apparatus
US20110187700A1 (en) Electronic apparatus and display control method
KR0163931B1 (en) A lcd driving circuit
KR200349975Y1 (en) Projector
CN111782163B (en) Image display method and apparatus
US7170469B2 (en) Method and apparatus for image frame synchronization
JPS62239190A (en) Display controller
US8471958B2 (en) Method for controlling display device
US20050035982A1 (en) Display apparatus and control method thereof
US7830450B2 (en) Frame synchronization method and device utilizing frame buffer
EP1081677A1 (en) Device and method for displaying video
US20120287133A1 (en) Image processing apparatus and image processing method
CN1260558A (en) Display device capable of automatically adjusting resolution ratio
KR0160157B1 (en) Emulation of computer monitor in a wide screen television
US20030001845A1 (en) Black line insertion for overly tall liquid crystal imagers
KR100262650B1 (en) Apparatus for controlling auto-screen of the lcd monitor and a method thereof
KR20040084874A (en) method of displaying stereoscopic three dimensions
JP2003122316A (en) Alternating-current drive type matrix display device and flicker adjusting method
JP2000236491A (en) Head-mount video display system
KR20040000154A (en) method and appratus for displaying stereoscopic three dimensions
JPH06506783A (en) Video display synchronization and image positioning method
JPH07147659A (en) Driving circuit for liquid crystal panel
US6339452B1 (en) Image display device and image displaying method
US9900544B2 (en) Video signal processing system, video signal processing chip and video signal processing method
JP3887755B2 (en) Method, computer and storage medium for reducing frequency of video clock

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term