JPS62235846A - Controlling system for data strobe timing of communication control equipment - Google Patents

Controlling system for data strobe timing of communication control equipment

Info

Publication number
JPS62235846A
JPS62235846A JP61078120A JP7812086A JPS62235846A JP S62235846 A JPS62235846 A JP S62235846A JP 61078120 A JP61078120 A JP 61078120A JP 7812086 A JP7812086 A JP 7812086A JP S62235846 A JPS62235846 A JP S62235846A
Authority
JP
Japan
Prior art keywords
signal
data
timing
communication control
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61078120A
Other languages
Japanese (ja)
Inventor
Yoshinobu Monma
門馬 義信
Masamichi Koyama
正道 小山
Toshiaki Koyama
俊明 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP61078120A priority Critical patent/JPS62235846A/en
Publication of JPS62235846A publication Critical patent/JPS62235846A/en
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

PURPOSE:To automatically adjust out-of phase between data and a strobe timing signal even if a signal speed or a cable length to an opponent device changes by setting a timing signal selected among the plural timing signals whose phases differ to a data strobe timing signal and exchanging data. CONSTITUTION:A timing selection control means 7 which outputs a selection signal to select the data strobe timing signal, and a timing selection means 8 which sets plural timing signals with different phases to input and select the target timing signal with the aid of the signal selected among them are provided. Data exchange is controlled by setting the timing signal selected by the timing selection means 8 to the data strobe timing signal. Thus, only by connceting the length of a cable which a user wants to use between a ccmmunication control equip ment. and the opponent equip ment, a suitable data strobe timing can be selected, which corresponds to the cable length and a circuit speed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 : 本発明は通信制御装置のデータストローブタイミング制
御方式に係りJ特に高い回線速度を使用する場合に好適
な通信制御装置のデータストローブタイミング制御方式
に関する。
[Detailed Description of the Invention] [Industrial Application Field]: The present invention relates to a data strobe timing control method for a communication control device, and a data strobe timing control method for a communication control device that is particularly suitable when using a high line speed. Regarding.

〔従来の技術〕[Conventional technology]

一般のデータ通信システムにおいては、通信制御装置は
中央処理装置に接続されると共に回線終端装置(DCE
)と接続され、該DCEはディジタルデータ交換網を通
して相手DCEと結ばれ、該DCHに端末装置等の相手
装置が接続される。
In a general data communication system, a communication control device is connected to a central processing unit and a line termination device (DCE).
), the DCE is connected to a partner DCE through a digital data exchange network, and a partner device such as a terminal device is connected to the DCH.

二へで、DCEは通信制御装置あるいは端末装置(DC
Eから見た場合、′通信制御装置も一種の端末装置であ
る)からのディジタル信号を伝送に適した形のディジタ
ル信号に変換したり、あるいはその逆の変換を行うもの
である。
In step 2, DCE is a communication control device or terminal device (DC
When viewed from E, it converts a digital signal from a communication control device (also a type of terminal device) into a digital signal suitable for transmission, or vice versa.

近年、このようなデータ通信システムの通信制御装置の
回線イレターフェイス(通信制御装置−>P CE間イ
ンターフェイス)として、CC1TT−勧告x、21イ
ンターフェイスレベル1も多く使用されてきている。ま
た、このx、21インターフエイスレベル1は、他の回
線インターフェイスに比べ、高速かつ長距離でのデータ
通信が可能なため1通信制御装置等を含むシステムが同
−建屋内など近くにある場合、あるいはテストシステム
等では、各システムの通信制御装置と相手装置をモデム
等を使用せずに直接ケーブルで接続するケースも増えて
いる。
In recent years, CC1TT-Recommendation x, 21 interface level 1 has also been widely used as a line eraser face (interface between communication control device and PCE) of communication control devices in such data communication systems. In addition, compared to other line interfaces, this x,21 interface level 1 allows data communication at higher speeds and over longer distances. Furthermore, in test systems and the like, there is an increasing number of cases in which the communication control device of each system and the other device are directly connected with a cable without using a modem or the like.

この様に1通信制御装置と相手装置(あるいはDCE)
をx、21インターフエイスレベル1でケーブル接続す
る場合、通信制御装置においては。
In this way, one communication control device and the other device (or DCE)
When connecting x, 21 interface level 1 with a cable, in the communication control device.

従来、DCE又はDCHに相当する相手装置からのエレ
メントタイミング信号の立上りでデータを送信し、立下
りでデータを受信する回路構成になっていた。
Conventionally, the circuit configuration has been such that data is transmitted at the rising edge of an element timing signal from a partner device corresponding to DCE or DCH, and data is received at the falling edge.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前記従来技術においては、x、21インターフエイスを
使用している場合、そのインターフェイス上のエレメン
トタイミング信号と通信制御装置の送信データが反対方
向となるため、ケーブル上の遅延による位相のずれによ
り、接続距離を短かくする必要があった。これを第7図
および第8図で説明する。
In the prior art described above, when an It was necessary to shorten the distance. This will be explained with reference to FIGS. 7 and 8.

第7図は従来の通信制御装置1およびDCE又はDCE
相当の信号をもつ相手装置I(以下ではDCEとする)
2を接続した所を示した図である。
FIG. 7 shows a conventional communication control device 1 and DCE or DCE
Partner device I with a corresponding signal (hereinafter referred to as DCE)
2 is a diagram showing where 2 are connected.

T、C,R,i、Sはインターフェイス信号であり、T
、Cは通信制御装置g!1がDCE2へ送信するデータ
および制御信号、R2iはDCE2より受信するデータ
および表示信号である。Sはエレメントタイミング信号
であり1通常はDCE2より送出される。
T, C, R, i, S are interface signals, T
, C is the communication control device g! 1 is data and control signals sent to DCE2, and R2i is data and display signals received from DCE2. S is an element timing signal and is normally sent from the DCE2.

前述の如くエレメントタイミング信号Sと通信制御装置
1の送信データTが逆方向になるため。
This is because, as described above, the element timing signal S and the transmission data T of the communication control device 1 are in opposite directions.

主にケーブル上の遅延等によりDCE2の点では。In terms of DCE2 mainly due to cable delays etc.

送信データTとエレメントタイミング信号Sの位相がず
れることになり、高い回線速度の場合、装置間距離の制
限が厳しくなっていた。この様子を第8図に示す。
This causes the transmission data T and the element timing signal S to be out of phase, and in the case of high line speeds, restrictions on the distance between devices become stricter. This situation is shown in FIG.

第8図(イ)はケーブル長が短かい場合、第8図(ロ)
はケーブル長が長い場合である。第8図において、(a
)に示すDCE2のエレメントタイミング信号Sは(c
)の如く遅れて通信制御装置1に届き、そのエレメント
タイミング信号Sで送出した(d)に示すデータTは、
(b)の如く遅れてDCE2に返ってくる。通常、デー
タはエレメントタイミング信号Sの立上りで送信し、立
下りで受信するため、第8図(イ)の如くケーブル長が
短いか、あるいは回線速度が低く、1ビツト長T工に比
べ遅れ時間すなわち位相のずれの度合T2が無視できる
場合は、正しく受信できるが、第8図(ロ)の如く、T
2がTiの半分に近いと、X、21インターフエイスに
おけるエレメントタイミング信号Sはデユーティ比50
%のため、正しく受信できなくなる。
Figure 8 (a) is the case when the cable length is short, and Figure 8 (b) is
is the case when the cable length is long. In Figure 8, (a
) The element timing signal S of DCE2 shown in (c
), the data T shown in (d) arrives at the communication control device 1 with a delay and is sent out using the element timing signal S.
It returns to DCE2 with a delay as shown in (b). Normally, data is transmitted at the rising edge of the element timing signal S and received at the falling edge, so the cable length is short or the line speed is low, as shown in Figure 8 (a), and there is a delay compared to the 1-bit length T. In other words, if the degree of phase shift T2 is negligible, reception can be performed correctly, but as shown in FIG.
2 is close to half of Ti, the element timing signal S at the X, 21 interface has a duty ratio of 50.
%, it will not be possible to receive the data correctly.

以上の問題をさけるためには、DCE2でのエレメント
タイミング信号Sと送信データTの位相を調整する必要
があるが、Tユに対するT2の相対的大きさは、ケーブ
ル長、回線速度により変わるため、調整が面倒であった
In order to avoid the above problem, it is necessary to adjust the phase of the element timing signal S and the transmission data T in DCE2, but since the relative magnitude of T2 to Tyu changes depending on the cable length and line speed, Adjustment was troublesome.

この問題は、通信制御装置がDCEを介して通信回線に
接続される場合には1本来距離をのばすのはDCE−D
CE間であり、通信制御装置と00間を長くする必要は
なく、従って、通信制御装置とDCE間の距離を短かく
する等の手段により解決でき、特に問題にはならなかっ
た。しかし、前記の如く各システムの通信制御装置と相
手装置を直接に接続する場合には、信号速度やケーブル
長が変わる毎に調整を行なわなければならなかったり、
あるいは装置間距離を短かくしておかなければならない
という問題があった。
This problem arises when the communication control device is connected to the communication line via DCE.
There is no need to lengthen the distance between the communication control device and 00 because it is between the CEs, so it can be solved by shortening the distance between the communication control device and the DCE, and it does not pose a particular problem. However, when directly connecting the communication control device of each system and the other device as described above, adjustments must be made every time the signal speed or cable length changes.
Alternatively, there is a problem in that the distance between devices must be kept short.

本発明の目的は、通信制御装置において、信号速度や相
手装置との間のケーブル長が変わっても、データとスト
ローブタイミング信号の位相ずれが自動的に調整でき、
したがって、装置間距離を短かくする必要のないデータ
スロープタイミング制御方式を提供することにある。
An object of the present invention is to enable a communication control device to automatically adjust the phase shift between data and strobe timing signals even if the signal speed or cable length between the communication control device and the other device changes.
Therefore, it is an object of the present invention to provide a data slope timing control method that does not require shortening the distance between devices.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、通信制御装置に、ケーブル長を示すケーブ
ル長表示信号を出力するケーブル長表F手段と・データ
信号の通信速度を示すデータ通信速度信号を出力する通
信速度表示手段と、該ケーブル長表示信号とデータ通信
速度信号を入力とし。
The above object provides a cable length table F means for outputting a cable length display signal indicating the cable length to a communication control device; a communication speed display means for outputting a data communication speed signal indicating the communication speed of the data signal; Input the display signal and data communication speed signal.

データストローブタイミング信号を選択させるための選
択信号を出力するタイミング選択制御手段と、複数位相
の異なるタイミング信号を入力とし、この中から該選択
信号により所望のタイミング信号を選択するタイミング
選択手段を設けることにより達成される。
A timing selection control means for outputting a selection signal for selecting a data strobe timing signal, and a timing selection means for inputting a plurality of timing signals having different phases and selecting a desired timing signal from among them using the selection signal. This is achieved by

〔作 用〕[For production]

通信制御装置は、タイミング選択手段により選択された
タイミング信号をデータストローブタイミング信号とし
てデータの送受信を制御する。これにより、使用したい
ケーブル長の、、ケーブルを通信制御装置と相手装置の
間に接続するのみで、ケーブル長と回線速度に応じた適
切なデータストローブタイミングを選択することができ
、前記面倒な調整が不要で、しかも装置間距離を短かく
する必要もない。
The communication control device controls data transmission and reception using the timing signal selected by the timing selection means as a data strobe timing signal. This makes it possible to select the appropriate data strobe timing according to the cable length and line speed by simply connecting the cable of the desired cable length between the communication control device and the other device. is not necessary, and there is no need to shorten the distance between devices.

〔実施例〕〔Example〕

以下、本発明の実施例について図面により説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例の構成図を示す、第1図にお
いて、通信制御装置1とDCE又はDCE相当の信号を
もつ相手装置(以下、DCEとする。)2はx、21イ
ンターフエイス用ケーブル11で接続されている1通信
制御装置1は本発明に関係する構成としてデータ受信部
3.データ送信部4.データ通信速度表示回路5、タイ
ミング選択制御回路7、タイミング選択回路8、受信回
路9.インバータ10を具備し、さらに、コネクタ部分
にはケーブル長表示回路6が接続されている。
FIG. 1 shows a configuration diagram of an embodiment of the present invention. In FIG. 1, a communication control device 1 and a partner device (hereinafter referred to as DCE) 2 having a DCE or DCE-equivalent signal are x, 21 interfaces. 1 communication control device 1 connected by a face cable 11 has a data receiving section 3. Data transmitter 4. Data communication speed display circuit 5, timing selection control circuit 7, timing selection circuit 8, reception circuit 9. It is equipped with an inverter 10, and furthermore, a cable length display circuit 6 is connected to the connector portion.

データ通信速度表示回路5はデータ通信速度の速度信号
を出力する回路であり1例えば、プログラム値が設定さ
れるレジスタあるいはスイッチ等である。二Nでは4ビ
ツトのレジスタを用い、プログラムにより第4図に示す
ようなデータ通信速度ごとに割当てたパターンを速度信
号として出力するものとする。
The data communication speed display circuit 5 is a circuit that outputs a speed signal of the data communication speed, and is, for example, a register or switch in which a program value is set. In 2N, a 4-bit register is used, and a pattern assigned to each data communication speed as shown in FIG. 4 by a program is output as a speed signal.

ケーブル長表示回路6は、X、21インターフエイス用
ケーブル11の通信制御装置側に取何けられ、ケー/ル
長を表示するケーブル長表示信号を出力する回路である
0例えば、コネクタの部分でケーブル長に、応じたパタ
ーンを入力Ovあるいは他の電位に布線により接続しケ
ーブル表示信号を出力する。こ−では、第5図に示すよ
うなケーブル長ごとに割当てた4ビツトのパターンを、
ケーブル11のコネクタ部分において111”は+5V
への布線、“0”はOvへの布線によりケーブル長表示
信号が出力されるとする。
The cable length display circuit 6 is placed on the communication control device side of the X, 21 interface cable 11, and is a circuit that outputs a cable length display signal that indicates the cable length. A pattern corresponding to the cable length is connected to the input Ov or other potential by wiring, and a cable display signal is output. Here, we will use the 4-bit pattern assigned to each cable length as shown in Figure 5.
111" is +5V at the connector part of cable 11
It is assumed that "0" indicates that a cable length display signal is output by wiring to Ov.

タイミング選択制御回路7は、データ通信速度表示手段
5の通信速度信号とケーブル長表示回路6のケーブル長
表示信号から、データ送信Is4に与えるデータストロ
ーブタイミング信号8.4を選択する条件を出力する回
路である。ニーで、は、データ通信速度信号を上位アド
レス(4ビツト)、ケーブル長表示信号を下位アトにス
(4ビツト)として、1ビツトのデータストローブタイ
ミング選択信号S3を出力するROM (読出し専用メ
モリ)を用いるとする。このROMには、ケーブル長と
回線速度により決まるところのDCE2におけるエレメ
ントタ、イミング信号Sに対する通信制御装置1からの
データTのマージンが25%(すなわち、1第、3図に
示すが如<、DCE2におけるエレメントタイミング信
号Sの立下りとデータTの変換、αまでの時間TltT
4のうち値の小さい側(第3図ではT3)が1ビツト時
間T1の25%)になるところを境とし、マージンが2
5%以下の場合には“1−、.2.9%を越える場合に
は“0”が出力されるように前もって計算して“1”又
は“O”を書き込んでおく、なお、第3図のT2は。
The timing selection control circuit 7 is a circuit that outputs conditions for selecting the data strobe timing signal 8.4 to be applied to the data transmission Is4 from the communication speed signal of the data communication speed display means 5 and the cable length display signal of the cable length display circuit 6. It is. At the knee, a ROM (read-only memory) outputs a 1-bit data strobe timing selection signal S3 with the data communication speed signal as the upper address (4 bits) and the cable length display signal as the lower address (4 bits). Suppose we use This ROM has a margin of 25% for data T from the communication control device 1 with respect to the element data and timing signal S in the DCE 2, which is determined by the cable length and line speed (i.e., as shown in Figures 1 and 3). Fall of element timing signal S in DCE2, conversion of data T, time to α TltT
4, where the smaller value (T3 in Figure 3) is 25% of 1 bit time T1), and the margin is 2.
Calculate in advance and write "1" or "O" so that if it is less than 5%, "1-" will be output, and if it exceeds 2.9%, "0" will be output. T2 in the figure is.

第8図の、説!で述べた如くケーブルにおける信号、の
遅れ時間である。なお、ニーでは、ケーブル上の遅れ時
間T2が、1ビツト時間Tiより小さtく場合の例を示
しているが、T1より大きい場合は。
The theory in Figure 8! As mentioned above, this is the delay time of the signal in the cable. Note that in the case of the knee, an example is shown in which the delay time T2 on the cable is smaller than 1 bit time Ti, but if it is larger than T1.

遅れ時間T2よりT1の整数倍の値を減算した値をT2
とすれば、同じに扱える。
T2 is the value obtained by subtracting an integral multiple of T1 from the delay time T2.
If so, they can be treated the same.

、上記ケーブル長と回線速度の組合せ、によるマージン
と、これによってきまるタイミング選択信号(ROM)
7の出力を第6図に示す、なお、本例では、ケーブルと
して5ナノ秒/mの遅延時間のものを使用した場合を例
にして計算している・タイミング選択回路8は、タイミ
ング選択信号S3が“0”のときにはエレメントタイミ
ング信号S工を、′″1′′のときにはエレメントタイ
ミング信号S2を選択し、送信データストローブタイミ
ングS、を出力すセレクタである。SlはDCE 2が
送出するエレメントタイミング信号Sを受信回路9で受
信した信号、S2は信号S、の位相をインバータ10で
反転した信号である。
, the margin due to the combination of the above cable length and line speed, and the timing selection signal (ROM) determined by this.
The output of 7 is shown in FIG. 6. In this example, calculations are made using a cable with a delay time of 5 nanoseconds/m. ・The timing selection circuit 8 outputs a timing selection signal. This is a selector that selects the element timing signal S when S3 is "0" and selects the element timing signal S2 when it is ``1'', and outputs the transmission data strobe timing S. Sl is the element that the DCE 2 sends. The timing signal S is received by the receiving circuit 9, and S2 is a signal obtained by inverting the phase of the signal S by the inverter 10.

以下、DCE2におけるエレメントタイミング信号Sと
データTとのマージンが25%以下の場合と、25%を
越える場合について、第2図を参照して第1図の動作を
説明する。
The operation shown in FIG. 1 will be described below with reference to FIG. 2 when the margin between the element timing signal S and data T in DCE2 is 25% or less and when it exceeds 25%.

第2図(イ)は、第1図の構成においてデータ通信速度
1メガビツト1秒、ケーブル長50mでデータ通信を行
った場合のタイムチャートである。
FIG. 2(a) is a time chart when data communication is performed in the configuration shown in FIG. 1 at a data communication speed of 1 megabit for 1 second and a cable length of 50 m.

” 0100”のパターンの速度信号が出力され。A speed signal with a pattern of "0100" is output.

また、ケーブル長表示回路6からは’0011”のパタ
ーンでケーブル長表示信号が出力される。
Further, the cable length display circuit 6 outputs a cable length display signal in a pattern of '0011'.

この速度信号とケーブル長表示信号がタイミング選択回
路7のROMのアドレスに入力されると、第6図に示す
如く、このROMの出力であるタイミング選択信号S3
は“1”となり、タイミング選択回路8により送信部4
にエレメントタイミング信号S2が送信データストロー
ブタイミングS。
When this speed signal and cable length display signal are input to the address of the ROM of the timing selection circuit 7, the timing selection signal S3 which is the output of this ROM is shown in FIG.
becomes “1”, and the timing selection circuit 8 selects the transmitter 4.
The element timing signal S2 is the transmission data strobe timing S.

として与えられ、送信データD1が送信される。The transmission data D1 is transmitted.

この送信データ口工はケーブル上の遅延時間T3により
、DCE2の点ではD2となる0本例ではT□=100
0ナノ秒(1000キロビット/秒)。
Due to the delay time T3 on the cable, this transmission data processing becomes D2 at the point of DCE2. In this example, T□=100
0 nanoseconds (1000 kilobits/second).

T、==500ナノ秒(50mケーブル)で、T2はT
工の50%である。X、21インターフエイスにおける
エレメントタイミングSはデユーティ比50%のため、
図より明らか如く、DCE2においては、DCE2での
エレメントタイミング信号Sと通信制御装置1からの送
信データD2のマージンD2のマージンは50%になり
、正しくはデータを受信することができることになる。
T, ==500 nanoseconds (50m cable), T2 is T
50% of the total cost. Since the element timing S in the X, 21 interface has a duty ratio of 50%,
As is clear from the figure, in the DCE2, the margin D2 between the element timing signal S in the DCE2 and the transmission data D2 from the communication control device 1 is 50%, which means that data can be correctly received.

送信データD、、D4は従来通りS工の立上りで送信し
た場合のデータであり、DCE2におけるエレメントタ
イミング信号Sに対し通信制御装置1がらの送信データ
D、は、ケーブル上の遅延時間T2によりDCE2の点
ではD4となる。この時、エレメントタイミング信号S
に対する送信データD4のマージンは0%となり、デー
タ誤りを起こすことシなる。
Transmission data D, , D4 are data when transmitted at the rising edge of S as in the past, and transmission data D from communication control device 1 is transmitted at DCE2 due to delay time T2 on the cable with respect to element timing signal S in DCE2. In this respect, it is D4. At this time, the element timing signal S
The margin of the transmission data D4 is 0%, which prevents data errors from occurring.

第2図(ロ)は、第1図の構成においてデータ通信速度
1メカビツト/秒、ケーブル長20mの場合である。上
記と同様に、第1図においてデータ通信速度表示回路5
、ケーブル表示回路6から出力される速度信号“010
0”とケーブル長表示信号“0010”がタイミング選
択回路7のROMのアドレスに入力されると、エレメン
トタイミング選択信号S、は0”となり、データ送信部
4に送信データストローブタイミング信号s4としてS
□が与えられ、送信データD1が送信される。これは従
来通りエレメントタイミング信号S1の立上りで送信す
るのと同じことになるが、本例では、Tユニ1000ナ
ノ秒、T、=200ナノ秒でT2はT、の20%のため
、図より明らかな如く、DCE2ではエレメントタイミ
ング信号Sと送信データD1のケーブルの遅延時間T2
後の送信デー9D2とのマージンは30%であり、デー
タ誤りを起こすことはない。
FIG. 2(b) shows a case where the data communication speed is 1 mebit/sec and the cable length is 20 m in the configuration of FIG. 1. Similarly to the above, in FIG. 1, the data communication speed display circuit 5
, the speed signal “010” output from the cable display circuit 6
0'' and the cable length display signal ``0010'' are input to the address of the ROM of the timing selection circuit 7, the element timing selection signal S becomes 0'', and the data transmitter 4 outputs S as the transmission data strobe timing signal s4.
□ is given, and transmission data D1 is transmitted. This is the same as transmitting at the rising edge of the element timing signal S1 as before, but in this example, Tuni is 1000 nanoseconds, T, = 200 nanoseconds, and T2 is 20% of T, so from the figure As is clear, in DCE2, the cable delay time T2 between the element timing signal S and the transmission data D1
The margin with respect to the subsequent transmission data 9D2 is 30%, and no data error will occur.

このように1本発明方式により通信制御装置の送信デー
タストローブタイミングを制御することにより、データ
通信速度、ケーブル長にかNわらずデータのマージンを
25%以上にすることができ、良好なデータ通信を行う
ことができる。
In this way, by controlling the transmission data strobe timing of the communication control device using the method of the present invention, the data margin can be set to 25% or more regardless of the data communication speed and cable length, resulting in good data communication. It can be performed.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、通信制御装置に使用したいケーブル長
のケーブルを接続するのみで、ケーブル長と回線速度に
応じた適切なデータ送受信用エレメントタイミング信号
を選択することができるため、装置間距離を短かくする
必要がなく、シかも面倒な調整を排除することができる
According to the present invention, by simply connecting a cable of the desired cable length to the communication control device, it is possible to select an appropriate element timing signal for data transmission and reception according to the cable length and line speed, thereby reducing the distance between devices. There is no need to shorten the length, and troublesome adjustments can be eliminated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による通信制御装置と回線終
端装置を接続した場合の構成図、第2図は第1図による
データ送信を説明するタイムチャート、第3図はデータ
のマージンを説明するタイムチャート、第4図は第1図
のデータ通信速度表示回路にセットされるパターンの一
例を示す図、第5図は第1図のケーブル長表示回路にセ
ットされるパターンの一例を示す図、第6図は第1図の
タイミング選択制御回路を構成するROMに書込まれる
データ、及びそのときに出力されるデータのマージンを
示した図、第7図は従来の通信制御装置と回線終端装置
を接続した場合の構成図、第8図は第7図におけるケー
ブル遅延によるエレメントタイミング信号とデータのず
れを示すタイムチャートである。 1・・・通信制御装置、 2・・・回線終端装置、3・
・・データ受信部、 4・・・データ送信部。 5・・・データ通信速度表示回路、 6・・・ケーブル
長表示回路、 7・・・タイミング選択制御回路、8・
・・タイミング選択回路、 9・・・受信回路、10・
・・インバータ、  11・・・ケーブル。 第2凶 第4図    第5図 第G図
Fig. 1 is a configuration diagram when a communication control device and a line termination device according to an embodiment of the present invention are connected, Fig. 2 is a time chart explaining data transmission according to Fig. 1, and Fig. 3 shows a data margin. A time chart to be explained, FIG. 4 is a diagram showing an example of a pattern set in the data communication speed display circuit of FIG. 1, and FIG. 5 is a diagram showing an example of a pattern set in the cable length display circuit of FIG. 1. Figure 6 is a diagram showing the data written to the ROM constituting the timing selection control circuit in Figure 1 and the margin of the data output at that time. Figure 7 is a diagram showing the conventional communication control device and line. FIG. 8 is a configuration diagram when a terminal device is connected, and is a time chart showing the deviation between the element timing signal and data due to the cable delay in FIG. 7. 1...Communication control device, 2...Line termination device, 3.
...Data receiving section, 4...Data transmitting section. 5... Data communication speed display circuit, 6... Cable length display circuit, 7... Timing selection control circuit, 8...
...timing selection circuit, 9...reception circuit, 10.
...Inverter, 11...Cable. Figure 2 Figure 4 Figure 5 Figure G

Claims (1)

【特許請求の範囲】[Claims] (1)相手装置とケーブルにより接続される通信制御装
置において、ケーブル長表示信号を出力するケーブル長
表示手段と、データ通信速度信号を出力するデータ通信
速度表示手段と、前記ケーブル長表示信号とデータ通信
速度信号にもとづいてデータストローブタイミング選択
信号を出力するタイミング選択制御手段と、位相の異な
る複数のタイミング信号の中から、前記タイミング選択
制御信号により示されたタイミング信号を選択するタイ
ミング選択手段をを設け、前記選択したタイミング信号
をデータストローブタイミング信号としてデータの送受
信号を行うことを特徴とする通信制御装置のデータスト
ローブタイミング制御方式。
(1) In a communication control device connected to a partner device by a cable, a cable length display means for outputting a cable length display signal, a data communication speed display means for outputting a data communication speed signal, and the cable length display signal and data timing selection control means for outputting a data strobe timing selection signal based on a communication speed signal; and timing selection means for selecting a timing signal indicated by the timing selection control signal from among a plurality of timing signals having different phases. A data strobe timing control method for a communication control device, characterized in that data transmission and reception is performed using the selected timing signal as a data strobe timing signal.
JP61078120A 1986-04-07 1986-04-07 Controlling system for data strobe timing of communication control equipment Pending JPS62235846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61078120A JPS62235846A (en) 1986-04-07 1986-04-07 Controlling system for data strobe timing of communication control equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61078120A JPS62235846A (en) 1986-04-07 1986-04-07 Controlling system for data strobe timing of communication control equipment

Publications (1)

Publication Number Publication Date
JPS62235846A true JPS62235846A (en) 1987-10-16

Family

ID=13653023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61078120A Pending JPS62235846A (en) 1986-04-07 1986-04-07 Controlling system for data strobe timing of communication control equipment

Country Status (1)

Country Link
JP (1) JPS62235846A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008527497A (en) * 2004-12-30 2008-07-24 インテル・コーポレーション Adaptive signal speed of universal serial bus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008527497A (en) * 2004-12-30 2008-07-24 インテル・コーポレーション Adaptive signal speed of universal serial bus
JP4869254B2 (en) * 2004-12-30 2012-02-08 インテル・コーポレーション Adaptive signal speed of universal serial bus

Similar Documents

Publication Publication Date Title
JP4920039B2 (en) Nibble deskew method, apparatus, and system
US5621774A (en) Method and apparatus for synchronizing parallel data transfer
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
US6487620B1 (en) Combined low speed and high speed data bus
US5123100A (en) Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units
US7657680B2 (en) Multiple bus interface control using a single controller
JPS62235846A (en) Controlling system for data strobe timing of communication control equipment
US6195759B1 (en) Method and apparatus for operating a synchronous strobe bus
CN112017702A (en) Memory interface circuit, PHY chip and processor
JP2004510228A (en) Integrated circuit with programmable address in I2C environment
US5712781A (en) Programmable controller and exclusive control communicating method therefor
JP2006304011A (en) Interface circuit
US20030128784A1 (en) Semiconductor integrated circuit
US6901529B2 (en) Timer apparatus which can simultaneously control a plurality of timers
US4910509A (en) Bus expander for digital TV receiver
JP3282396B2 (en) Signal transmission method
KR100587261B1 (en) data controller
JPH065831B2 (en) Signal frame transmission method
JPH11184808A (en) Serial communication method
KR950002865Y1 (en) Point to multi-point transmission control circuit using modem signal
JP2873711B2 (en) Data transfer method
KR920004415B1 (en) A circuit and a method for transfering data
JPH04348642A (en) Parallel transmission method utilizing function for serial transmission
JP2002169770A (en) Picture data transfer system
JP2003152745A (en) Data transmission system, transmitter, and receiver