JPS62235601A - Repetition controller - Google Patents

Repetition controller

Info

Publication number
JPS62235601A
JPS62235601A JP7770486A JP7770486A JPS62235601A JP S62235601 A JPS62235601 A JP S62235601A JP 7770486 A JP7770486 A JP 7770486A JP 7770486 A JP7770486 A JP 7770486A JP S62235601 A JPS62235601 A JP S62235601A
Authority
JP
Japan
Prior art keywords
output
compensator
adder
controller
dynamic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7770486A
Other languages
Japanese (ja)
Other versions
JPH0677201B2 (en
Inventor
Masanori Osone
大曽根 正紀
Noriyuki Akasaka
則之 赤坂
Toshio Kishigami
岸上 寿夫
Michio Nakano
中野 道雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP7770486A priority Critical patent/JPH0677201B2/en
Publication of JPS62235601A publication Critical patent/JPS62235601A/en
Publication of JPH0677201B2 publication Critical patent/JPH0677201B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

PURPOSE:To decrease the degree of a dynamic compensator by providing the 1st adder which adds a control deviation to the output of a storage element, the 2nd adder which adds the output of a series compensator to the output of the dynamic compensator, etc. CONSTITUTION:A repetition controller adds the final stage output XL of a shift register 17 to the output of a subtracter 2 by an adder 11 and outputs the sum to a sampler 12B and an I controller (series compensator) 9. Further, the difference between the final stage output XL and the output of a sensor 1 is calculated by a subtracter 13 and outputted to a PD controller (feedback compensator) 15. Further, the output of the dynamic compensator 14, the output of the series compensator 9, and the output of the PD controller are summed up by an adder 16, whose sum output is used as a manipulated variable to a controlled system 10. Consequently, the degree of characteristics of the dynamic compensator 14 decreases and characteristics of the series compensator 9 and PD controller 15 need not be accurate, so their variations do not affect the approximation accuracy of characteristics of the dynamic compensator 14.

Description

【発明の詳細な説明】 [産業上の利用分野] ある一定の周期毎に、同じツクターンの目標値が繰返し
与えられるフィードバック制御系に用いられる繰返し制
御器に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a repeating controller used in a feedback control system in which the same target value of torque is repeatedly given at a certain period.

[従来の技術] 制御系が1人出力系の場合、従来の繰返し制御器も1人
出力である。第5図に従来の繰返し制御系の一構成例を
示すブロック線図であシ、点線で囲った部分が繰返し制
御器である。
[Prior Art] When the control system is a one-person output system, a conventional repeating controller is also one-person output. FIG. 5 is a block diagram showing an example of the configuration of a conventional repetitive control system, and the part surrounded by a dotted line is a repetitive controller.

繰返し制御系は、目標値が第6図に示す様な周期L(秒
)の一定パタンを持ち、第7図の様に繰返し与えられる
制御系に有効なシステムで、目標値が繰返されるごとに
、目標値と制御量の偏差が改善される。
A repetitive control system is a system that is effective for control systems in which the target value has a constant pattern with a cycle L (seconds) as shown in Figure 6, and is given repeatedly as shown in Figure 7. , the deviation between the target value and the controlled variable is improved.

以下このことについて詳細に説明する。第5図において
、センサ1によって検出された制御量と、目標値の差が
減算器2によって計算される。
This will be explained in detail below. In FIG. 5, a subtractor 2 calculates the difference between the control amount detected by the sensor 1 and the target value.

サンプラ3は上記減算器2の出力をサンプリング周期T
でサンプリングし、加算器4Fiそのサンデラ3の出力
と記憶要素5の出力を加算する。上記加算器4の出力は
ローツマスフイルタロを通り、無駄時間L(秒)を持つ
上記記憶要素5に入力される。この記憶要素5(l−j
ある目標値周期中に取込まれたデータを次の目標値周期
まで記憶し、上記サンプラ3と同期して周期Tで記憶値
を出力する働きをする。上記記憶要素5の出力は動的補
償器7を通り、加算器8によって減算器2の出力と加算
される。
The sampler 3 converts the output of the subtracter 2 into a sampling period T
The adder 4Fi adds the output of the sander 3 and the output of the storage element 5. The output of the adder 4 passes through the Lotzmas filter and is input to the storage element 5 having dead time L (seconds). This memory element 5 (l-j
It functions to store data captured during a certain target value cycle until the next target value cycle, and to output the stored value at a cycle T in synchronization with the sampler 3. The output of the storage element 5 passes through a dynamic compensator 7 and is added to the output of the subtracter 2 by an adder 8.

直列補償器9は、繰返し制御器がない状態での系の安定
を保つ働きをする。加算器8の出力は、この直列補償器
9を経て、制御対象10への入力となる。
The series compensator 9 serves to keep the system stable in the absence of a repeating controller. The output of the adder 8 passes through this series compensator 9 and becomes an input to the controlled object 10.

以上の構成により、繰返し制御系は、目標値と制御量の
偏差が減っていく様、制御を行う。
With the above configuration, the iterative control system performs control so that the deviation between the target value and the controlled amount decreases.

次に、上記動的補償器7の設計指針について述べる。Next, the design guideline for the dynamic compensator 7 will be described.

動的補償器7の伝達特性をGdc(81、直列補償器9
の伝達特性をGs c (gl、制御対象の伝達特性を
G、(sl 、ローパスフィルタの特性t F(s) 
、センサ1の特性を)((ii)とする。
The transfer characteristic of the dynamic compensator 7 is expressed as Gdc (81, series compensator 9
The transfer characteristic of Gs c (gl, the transfer characteristic of the controlled object is G, (sl, the characteristic of the low-pass filter t F(s)
, the characteristics of sensor 1 are (ii).

第5図をGdc (g)、 Gsc (g) 、’p(
s) 、 F(s)、H(s)を使って曹き直すと第8
図の様になる。、第8図で目PJ値rから目標値と制御
量の偏差2(減算器2の出方)までの特性に注目すると
、安定条件は第8図の等価ブロック線図、第9図のルー
プが安定である事、繰返し制御器のないもとの系が安定
である事(第9図中r→68の特性はもとの系の特性と
等価)に気付く。
Figure 5 is expressed as Gdc (g), Gsc (g), 'p(
s), F(s), and H(s), we get the 8th
It will look like the figure. , if we pay attention to the characteristics from the PJ value r to the deviation 2 between the target value and the controlled variable (how the subtractor 2 comes out) in Fig. 8, the stability conditions are the equivalent block diagram in Fig. 8 and the loop in Fig. 9. It is noticed that is stable, and that the original system without the repeating controller is stable (the characteristics at r→68 in FIG. 9 are equivalent to the characteristics of the original system).

ループが安定であるための十分条件は、すべての周波数
にわたりてループゲインが1以下である事で1式にあら
れすと次式の様になる。
A sufficient condition for the loop to be stable is that the loop gain is 1 or less over all frequencies, which can be expressed as the following equation.

IF(j*)(1−G(s))e−”J<1  :  
O’;、ω(、o:r   (1)ここでF(jω)は
ローパスフィルタの特性であるからIF(jω)l<1
     ’    0<、ω<c。
IF(j*)(1-G(s))e-"J<1:
O';, ω(, o:r (1) Here, F(jω) is the characteristic of a low-pass filter, so IF(jω)l<1
'0<, ω<c.

目標値は周期りの繰返し信号であるから、離散角周波数 ωに=2rk/L  (k=0.1.21・)において
各々一定の周波数成分を持つ。そのすべてのωkについ
て e−jωL=1 となる。
Since the target value is a periodic repeating signal, each discrete angular frequency ω has a constant frequency component at =2rk/L (k=0.1.21·). For all ωk, e−jωL=1.

従ってGdc (a)を次式を満たす様に決めれば、(
1)式は充分満足される。
Therefore, if Gdc (a) is determined to satisfy the following formula, (
Equation 1) is fully satisfied.

[発明が解決しようとする問題点] 従来の繰返し制御器の性能には動的補償器7の特性が系
の安定性、繰返しによる学習効果の両面で大きく影響す
るが、(2)式を完全に満たす様な特性を与える事は実
際上の困難が伴う。
[Problems to be solved by the invention] The characteristics of the dynamic compensator 7 greatly influence the performance of the conventional iterative controller, both in terms of system stability and the learning effect due to repetition. There are practical difficulties in providing characteristics that satisfy the requirements.

現実の機械では直列補償器9のパラメータ調整をしばし
ば行う。(2)式によれば、動的補償器7の設計に直列
補償器9の特性が必要となるため、直列補償器9のパラ
メータ調整の都度、動的補償器7の再設計が必要となり
、非常に面倒である。
In actual machines, the parameters of the series compensator 9 are often adjusted. According to equation (2), since the characteristics of the series compensator 9 are necessary for designing the dynamic compensator 7, it is necessary to redesign the dynamic compensator 7 every time the parameters of the series compensator 9 are adjusted. It's very troublesome.

そこで本発明は実用化が容易で、フィードバック補償器
の特性、直列制御器の特性が動的補償器の特性の近似精
度に影響を及を丁すことがない繰返し制御器を提供する
ことを目的とする。
Therefore, an object of the present invention is to provide a repetitive controller that is easy to put into practical use and in which the characteristics of the feedback compensator and the characteristics of the series controller do not affect the approximation accuracy of the characteristics of the dynamic compensator. shall be.

[問題点を解決するための手段コ 本発明は上記目的を達成するため、ある一定の周期毎に
、同じパタンの目標値が繰返し与えられるフィードバッ
ク制御系において、 1)制御器入力と記憶要素の出力を加算する第1の加算
器と。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides the following features in a feedback control system in which the same pattern of target values is repeatedly given at a certain period: 1) controller input and storage element a first adder that adds the outputs;

ii)この第1の加算器の出方を、設定値の一周期分記
憶し次の周期でその記憶内容を出方する上記記憶要素と
、 1ii)  この記憶要素の出力を入力とする動的補償
器と、 1■)上記第1の加算器の出方を入力とする直列補償器
と、 ■)この直列補償器の出方と動的補償器の出方を加算す
る第2の加算器とから成り、制御系の設定値と制御量の
検出値との差を制御器入力とじ上記記憶要素の出方と上
記第2の加算器の出力を制御器出力としたものである。
ii) the above storage element that stores the output of this first adder for one cycle of the set value and outputs the stored content in the next cycle, and 1ii) a dynamic controller that uses the output of this storage element as input a compensator; 1) a series compensator that receives the output of the first adder as input; and 2) a second adder that adds the output of the series compensator and the dynamic compensator. The difference between the set value of the control system and the detected value of the controlled variable is used as the controller input, and the output of the storage element and the output of the second adder are used as the controller output.

[作用コ 動的補償器の次数が小さくなることから実用化が容易と
なる。また設計時に直列制御器の特性とフィードバック
補償器の特性を必要としないことから、動的補償器の特
性の近似精度に影響を及ぼすことはない。
[Since the order of the active co-dynamic compensator is small, it is easy to put it into practical use. Furthermore, since the characteristics of the series controller and the characteristics of the feedback compensator are not required at the time of design, the approximation accuracy of the characteristics of the dynamic compensator is not affected.

[実施例コ 以下、本発明の一実施例につ込て第1図のブロック線図
および第2図の等価ブロック線図を参照して説明する。
[Embodiment] An embodiment of the present invention will be described below with reference to the block diagram of FIG. 1 and the equivalent block diagram of FIG. 2.

図において、11は第1の加算器で、減算器2の出力と
、ロー・ぐスフィルタと記憶要素及びサンプラ12にお
ける記憶要素の出力とを加算して設定値を求めるもので
ある。上記記憶要素は上記加算器1)で求めた設定値の
一周期分を記憶し1次の周期でその記憶内容を出力する
ものである。ノ3は上記記憶要素の出力と速度センサ1
の出力を減算する減算器、14は上記記憶要素の出力を
入力とする動的補償器、15は上記減算器14の出力を
入力するフィードバック制御ン:嬶、16はこのフィー
ドバック匍制御器15の出力と上記動的補償器14の出
力と直列補償器9の出力を加算する第2の加算器である
In the figure, reference numeral 11 denotes a first adder, which adds the output of the subtracter 2, the output of the low gas filter, the storage element, and the storage element in the sampler 12 to obtain a set value. The storage element stores one cycle of the set value obtained by the adder 1) and outputs the stored contents in the first cycle. No. 3 is the output of the above memory element and the speed sensor 1
14 is a dynamic compensator that receives the output of the storage element as input; 15 is a feedback control unit that receives the output of the subtractor 14; This is a second adder that adds the output, the output of the dynamic compensator 14, and the output of the series compensator 9.

図のように直列補償器9だけでなく、フィードバック補
償器I5も含めた説明をするために、第1図には特性G
sc(s)の直列補償器9も、特性Gfc(s)のフィ
ードバック補償器15も書き入れて−る。
In order to explain not only the series compensator 9 as shown in the figure but also the feedback compensator I5, the characteristic G
A series compensator 9 of sc(s) and a feedback compensator 15 of characteristic Gfc(s) are also included.

第1図の安定条件を調べるために、第1図を第2図の様
に変形する。第2図が安定であるための十分条件は次式
の様になる。
In order to investigate the stability conditions of FIG. 1, FIG. 1 is transformed as shown in FIG. 2. The sufficient condition for the stability of FIG. 2 is as follows.

<1/F(g)・・・(3) 従って動的補償器14の特性Gdc(’)をI 1−G
dc(”)Gp(’)H(”)l <11 +(Gsc
(’)+Gfc(’))Gp(’)H(”)し乍(s)
   −(4)の様に決めればよい。
<1/F(g)...(3) Therefore, the characteristic Gdc(') of the dynamic compensator 14 is I1-G
dc('')Gp(')H('')l <11 +(Gsc
(')+Gfc('))Gp(')H('')shi乍(s)
- It can be determined as shown in (4).

Gs c (g) 、 G(、(s+)の正確な特性が
判らなくとも(4)式を実現する事は可能であり、Gd
c (s)の設計が、Gsc (8) * Gfe (
8)の正確な特性が不明でも可能となる。
Even if we do not know the exact characteristics of Gs c (g), G(, (s+)), it is possible to realize equation (4), and Gd
The design of c (s) is Gsc (8) * Gfe (
8) is possible even if the exact characteristics are unknown.

@3図にI −PD制御器をもった繰返し制御系に適用
した実施例を示す。また第4図にPID制御器をもった
繰返し制御系に適用した例を示す。同図の点線で囲った
部分が上記した本発明の繰返し制御器の主要部分である
。図中121はローパスフィルタ、12Bはサンプラで
ある。
Figure @3 shows an example applied to a repetitive control system with an I-PD controller. Further, FIG. 4 shows an example in which the present invention is applied to a repetitive control system having a PID controller. The part surrounded by the dotted line in the figure is the main part of the above-described repeat controller of the present invention. In the figure, 121 is a low-pass filter, and 12B is a sampler.

第3図においてシフトレジスタ17の最終段出力孔と目
標値と速度センサ1の出力を加算する加算器11の出力
をサンプラ12Bへの入力と夏制御器(直列補償器)9
への入力とする。また最終段出力XLと速度センサ1の
出力を加算器13で加算し、PD制御器(フィードバッ
ク補償器)18への入力とする。(4)式によって設計
された動的補償器14の出力と■制御器(直列補償器)
9の出力、PD制御器(フィードバック補償器)18の
出力を加3E器16で加算する。この加算器16の出力
が、制御対象への操作量となる。
In FIG. 3, the final stage output hole of the shift register 17, the output of the adder 11 that adds the target value and the output of the speed sensor 1 are input to the sampler 12B, and the summer controller (series compensator) 9
as input to Further, the final stage output XL and the output of the speed sensor 1 are added together by an adder 13, and the result is input to a PD controller (feedback compensator) 18. The output of the dynamic compensator 14 designed by equation (4) and the controller (series compensator)
9 and the output of the PD controller (feedback compensator) 18 are added by an adder 3E 16. The output of this adder 16 becomes the manipulated variable for the controlled object.

第4図のPID制御器をもったものにおいてはシフトレ
ジスタ17の最終段出力孔と目標値とセンサ1の出力を
加算する加算器3の出力をサンプラ10への入力とPI
D制御器(直列補償器)9への入力とする。(4)式に
よって設計された動的補償器14の出力と、PID制御
器(直列補償器)9の出力を、加算器16で加算したも
のが制御対象10への操作量となる。
In the device with the PID controller shown in FIG.
It is input to the D controller (series compensator) 9. The output of the dynamic compensator 14 designed according to equation (4) and the output of the PID controller (series compensator) 9 are added by an adder 16, and the result becomes the manipulated variable for the controlled object 10.

動的補償器14の特性’dc(g)を Gda(”)・Gp(m) ・H(’)中1     
   ・(4)を満たす様に決めると、Gdc(s)は
次式で与えられる。
The characteristic 'dc(g) of the dynamic compensator 14 is expressed as Gda('')・Gp(m)・H(′) in 1
- If it is determined to satisfy (4), Gdc(s) is given by the following formula.

lGp(g)・H(g)IはGp(s)とH(+1) 
ノ積Gp(’)・H(8) (7) ’y’ イ:/を
、1Gp(”I・H(II)けG、(II)・H(8)
の位相を示す。
lGp(g)・H(g)I is Gp(s) and H(+1)
No product Gp(')・H(8) (7) 'y' A: /, 1Gp("I・H(II) ke G, (II)・H(8)
shows the phase of

(5)式より、Gdc(”)は、’p(s)・H(s)
の位相遅れを打消す役割を果たすため、位相進み特性を
持たなければならない。位相進み特性を持つ要素を容易
に実現するため、系をサンプリング制御系とする。サン
プリング周期をT秒とし、無駄時間りはN=L/’rの
段数を持つシフトレジスタ17で実現出来る。
From equation (5), Gdc('') is 'p(s)・H(s)
In order to play the role of canceling out the phase lag of , it must have phase lead characteristics. In order to easily realize an element with phase lead characteristics, the system is assumed to be a sampling control system. The sampling period is set to T seconds, and the dead time can be realized by a shift register 17 having the number of stages of N=L/'r.

動的補償器14の出力x(t)は、位相進み特性を持つ
必要から入力XL(t)及びその未来値XL(t+kT
 )の重み付けされた和から成る。従ってx (t)は
次式%式% (6)式の項数pは動的補償器14に要求される特性の
精度やメモリ容量、制御器の計算時間から制限される。
The output x(t) of the dynamic compensator 14 needs to have a phase lead characteristic, so the output x(t) is based on the input XL(t) and its future value XL(t+kT
). Therefore, x (t) is expressed as follows: % The number of terms p in the equation (6) is limited by the precision of the characteristics required of the dynamic compensator 14, the memory capacity, and the calculation time of the controller.

(6)式よりGdc(s)は次式で与えられる。From equation (6), Gdc(s) is given by the following equation.

(5) 、 (7)式より、ωk(k−0,1,・・・
、p)を次式の様に設計する。
From equations (5) and (7), ωk(k-0,1,...
, p) are designed as shown in the following equation.

その時、ωk(k=0.1.・・・−p)を次式が最小
になる様決定すればよい。
At that time, ωk (k=0.1...-p) may be determined so that the following equation is minimized.

以上述べた本発明の実施例によれば、従来の繰返し制御
方式における動的補償器14の設計式(2)式と本発明
の制御方式における設計式(4)式とを比較すると、(
2)式による設計より(4)式による設計の方が、次の
様な利点がある。
According to the embodiment of the present invention described above, when the design formula (2) of the dynamic compensator 14 in the conventional repetitive control method is compared with the design formula (4) in the control method of the present invention, (
The design based on equation (4) has the following advantages over the design based on equation 2).

1)動的補fn器14の特性Gdc(s)の次数が小さ
くなるので実用化が容易となる。
1) Since the order of the characteristic Gdc(s) of the dynamic fn compensator 14 becomes small, practical application becomes easy.

ra)(4)式による設計では、直列制御器9の特性G
、c(ii)、フィードバック補償器15の特性Gec
(s)を必要としないため、上記特性G、。(8) =
 Grc(’)が動的補償器14の特性Gcie(”)
の近似精度に影響を及ばず事はなく、特性’sc(”L
 Gf、(s)が正確に判らなくとも繰返し制御器を実
現できる。
ra) In the design using equation (4), the characteristic G of the series controller 9
, c(ii), characteristic Gec of the feedback compensator 15
(s) is not required, so the above characteristic G,. (8) =
Grc(') is the characteristic Gcie('') of the dynamic compensator 14
It does not affect the approximation accuracy of , and the characteristic 'sc("L
A repeating controller can be realized even if Gf,(s) is not accurately known.

[発明の効果] 以上述べた本発明は次のように構成したものである。す
なわち、ある一定の周期毎に、同じパタンの目標値が繰
返し与えられるフィードバック制御系において、 i)制御器入力と記憶要素の出力を加算する第1の加算
器と。
[Effects of the Invention] The present invention described above is constructed as follows. That is, in a feedback control system in which the same pattern of target values is repeatedly given every certain period, i) a first adder that adds the controller input and the output of the storage element;

ii)この第1の加算器の出力を設定値の一周期分記憶
し次の周期でその記憶内容を出力する上記記憶要素と、 1ii)  この記憶要素の出力を入力とする動的補償
器と、 1v)上記第1の加算器の出力を入力とする直列補償器
と、 ■)この直列補償器の出方と動的補償器の出力を加算す
る第2の加算器とから成り、制御系の設定値と制御量の
検出値との差を制御器入力とし上記記憶要素の出力と上
記第2の加算器の出力を制御器出力としたものである。
ii) the above storage element that stores the output of this first adder for one cycle of the set value and outputs the stored content in the next cycle; 1ii) a dynamic compensator that receives the output of this storage element as input; , 1v) a series compensator that receives the output of the first adder as input, and (2) a second adder that adds the output of this series compensator and the output of the dynamic compensator, and the control system The difference between the set value of and the detected value of the controlled variable is the controller input, and the output of the storage element and the output of the second adder are the controller outputs.

このように構成されているので、実用化が容易で、フィ
ードパラ/補償器の特性、直列制御器の特性が動的補償
器の特性の近似精度に影響を及ぼすことがない繰返し制
御器を提供できる。
With this configuration, it is easy to put it into practical use, and provides a repeating controller in which the feed para/compensator characteristics and the series controller characteristics do not affect the approximation accuracy of the dynamic compensator characteristics. can.

【図面の簡単な説明】[Brief explanation of drawings]

fJ1図は本発明の繰返し制御器の一実施例を示すブロ
ック線図、第2図は第1図の等価ブロック縮閉−笛3菌
げI −PI)告制御2播を拮つ伽制御名に本発明の繰
返し制御器を応用した例を示す図、第4図はPID制御
器を持つ制御系に本発明の繰返し制御器を応用した例を
示す図、第5図は従来の繰返し制御系の一構成例を示す
ブロック線図、第6図は繰返し制御系に与えられる目標
値パタンの一周期分記憶、@7図は目標値の与えられ方
を示す図、第8図は第5図の等価ブロック線図、第9図
は第5図の特性説明図である。 1・・・速度センサ、2・・・減算器、3.12B・・
・サンプラ、4.8・・・加算器、5・・・記憶要素、
6゜121L・・・ローフ4スフイルタ、7・・・動的
a 4N ! 、9・・・直列補償器、10・・・制御
対象、11.16・・・加算器、12・・・ローフ4ス
フイルタと記憶要素及びサンプラ、13・・・減算器、
14・・・動的補償器、15・・・フィードバック制御
器。 特許庁長官 宇 賀 道 部  殿 1.事件の表示 特願昭61−’17704号 2、発明の名称 繰返し制御器 3、補正をする者 事件との関係  特許出願人 (620)  三菱重工業株式会社 4、復イ、理 人           (′1”14
)7、補正によシ増加する発明の数 1 8、補正の内容 (1)  明細書全文を別紙の通り訂正する。 (2)図面第1図〜第4図を別紙のように訂正する。 明    細    書 1、発明の名称 繰返し制御器 2、特許請求の範囲 (1)  ある一定の周期毎に、同じパタンの目標値が
繰返し与えられるフィードバック制御系において、 1)制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する第1の加算器と、 ii)この第1の加算器の出力を、一周期分記憶し次の
周期でその記憶内容を出力する上記記憶要素と、 1i1)この記憶要素の出力を入力とする動的補償器と
、 +V)  上記第1の加算器の出力を入力とする直列補
償器と、 ■)この直列補償器の出力と上記動的補償器の出力を加
算する第2の加算器とからなる繰返し制御器。 (2)  ある一定の周期毎に、同じパタンの目標値が
繰返し与えられるフィードバック制御系において、 1)制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する加算器と、 1i)  この加算器の出力を、一周期分記憶し次の周
期でその記憶内容を出力する上記記憶要素と、1ii)
上記制御量の検出値と上記記憶要素の出力を減算する第
1の減算器と、 +V)  この第1の減算器の出力を入力とするフィー
ドバック補償器と、 ■)上記記憶要素の内容を入力とする動的補償器と、こ
の動的補償器の出力と上記フィードバック補償器の出力
を減算する第2の減算器とからなる繰返し制御器。 3、発明の詳細な説明 [産業上の利用分野] ある一定の周期毎に、同じ/臂ターンの目標値が繰返し
与えられるフィードバック制御系に用いられる繰返し制
御器に関する。 〔従来の技術] 制御系が1人出力系の場合、従来の繰返し制御器も1入
出力である。第5図に従来の繰返し制御系の一構成例を
示すブロック線図であシ、点線で囲った部分が繰返し制
御器である。 繰返し制御系は、目標値が第6図に示す様な周期しく秒
)の一定パタンを持ち、第7図の様に繰返し与えられる
制御系に有効なシステムで、目標値が繰返されるごとに
、目標値と制御量の偏差が改善される。 以下このことについて詳細に説明する。第5図において
、センサ1によって検出さnた制御量と、目標値の差が
減算器2によって計算される。 サングラ3は上記減算器2の出力をサンプリング周期T
でサンプリングし、加算器4はそのサンプラ3の出力と
記憶要素5の出力を加算する。上記加算!a4の出力は
ローパスフィルタ6を通シ、無駄時間L(秒)を持つ上
記記憶要素5に入力される。この記憶要素5はある目標
値周期中に取込まれ九データを次の目標値周期まで記憶
し、上記サングラ3と同期して周期Tで記憶値を出力す
る働きをする。上記記憶要素5の出力は動的補償器7を
通シ、加算器8によって減算器2の出力と加算される。 直列補償器9は、繰返し制御器がない状態での系の安定
を保つ働きをする。加算器8の出力は、この直列補償器
9を経て、制御対象10への入力となる。 以上の構成によシ、繰返し制御系は、目標値と制御量の
偏差が減っていく様、制御を行う。 次に、上記動的補償器7の設計指針について述べる。 動的補償器7の伝達特性なGdc(8)、直列補償器9
の伝達特性を’5c(8) 、制御対象の伝達特性をG
、(lI)、ローパスフィルタの特性なF(lI)、セ
ンサ1の特性なH(8)とする。 第5図をGdc(s) * Gsc(g) * Gp(
s) −F(s) * H(s)を使って書き直すと第
8図の様になる。第8図で目標値rから目標値と制御量
の偏差6(減算器2の出力)までの特性に注目すると、
安定条件は第8図の等価ブロック線図、第9図のループ
が安定である事、繰返し制御器のないもとの系が安定で
ある事(第9図中r−+g8の特性はもとの系の特性と
等価)に気付く。 ループが安定であるための十分条件は、すべての周波数
にわたってルーグrインが1以下である事で、式にあら
れすと次式の様になる。 −jm IF(j、)(1−G(g))e   l < 1  
;  O≦ω≦−(1)ここでF(jGJ)はローノ々
スフィルタの特性であるから 1F(jm) l≦1’O≦ω≦− 目標値は周期りの繰返し信号であるから、離散角周波数 ωに=2πに/L   (k=0.1,2.・・・)に
おいて各々一定の周波数成分を持つ。そのすべてのωk
について e−iωLよ− となる。 従りてGda(II)を次式を満たす様に決めれば、(
1)式は充分満足される。 [発明が解決しようとする問題点コ 従来の繰返し制御器の性能には動的補償器7の特性が系
の安定性、繰返しによる学習効果の両面で大きく影響す
るが、(2)式を完全に満たす様な特性を与える事は実
際上の困難が伴う。 現実の機械では直列補償器9のパラメータ調整をしばし
ば行う。(2)式によれば、動的補償器7の設計に直列
補償器9の特性が必要となるため、直列補償器9の・9
ラメータ調整の都度、動的補償器1の再設計が必要とな
シ、非常に面倒である。 そこで本発明は実用化が容易で、フィードバック補償器
、直列補償器の現場調整が動的補償器の特性の近似精度
に影響を及ぼすことがない繰返し制御器を提供すること
を目的とする。 [問題点を解決するための手段] 本発明は上記目的を達成するため、次の第1゜第2の手
段のように構成したものである。 すなわち、第1の手段は、ある一定の周期毎に、同じノ
Qタンの目標値が繰返し与えられるフィードバック制御
系において、 1)制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する第1の加算器と、 ii)この第1の加算器の出力を、一周期分記憶し次の
周期でその記憶内容を出力する上記記憶要素と、 1ii)この記憶要素の出力を入力とする動的補償器と
、 1い 上記第1の加算器の出力を入力とする直列補償器
と、 い この直列補償器の出力と上記動的補償器の出力を加
算する第2の加算器とから構成したものである。 第2の手段は、ある一定の周期毎に、同じパタンの目標
値が繰返し与えられるフィードバック制御系において、 1)制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する加算器と、 ii)この加算器の出力を、一周期分記憶し次の周期で
その記憶内容を出力する上記記憶要素と、1ii)上記
制御量の検出値と上記記憶要素の出力を減算する第1の
減算器と、 +V)  この第1の減算器の出力を入力とするフィー
ドバック補償器と、 ■)上記記憶要素の内容を入力とする動的補償器と、こ
の動的補償器の出力と上記フィードバック補償器の出力
を減算する第2の減算器とから構成したものである。 [作用コ 動的補償器の次数が小さくなることから実用化が容易と
なる。また設計時に正確な直列制御器の特性とフィード
バック補償器の特性を必要としないことから、これ等が
動的補償器の特性に及ぼす影響は小さい。 [実施例コ 以下、本発明の一実施例について第1図のプロツク線図
および第2図の等価ブロック線図を参照して説明する。 第1図、第2図は直列補償器、フィードバック補償器の
両方を含んだフィードバック制御系に適用した例である
。図において、11は第1の加算器で、減算器2の出力
と、記憶要素12の出力とを加算する。上記記憶要素1
2は上記加算器11の出力フィルタF(8)を通して一
周期分を記憶し、次の周期でその記憶内容を出力するも
のである。9は上記第1の加算器11の出力を入力とす
る直列補償器、13は上記記憶要にδ出力とセンサ1の
出力を減算する減算器、14IIi上記記憶要i出力を
入力とする動的補償器、15は上記減算器13の出力を
入力とするフィードバック補償器、16はこのフィード
バック補償器15の出力と上記動的補償器14の出力と
直列補償器9の出力を加算する第2の加算器である。 第1図の安定条件を調べるために、第1図を第2図の様
に変形する。第2図が安定であるための十分条件は次式
の様になる。 < 1 /F’(II)・・・(3) 従って動的補償器14の特性Gd、(II)を+ 1−
Gdc(8)G、(8)H(8月く11 + (Ga 
c (’)+ Gfc (’) ) Gp(”)H(8
) I / F(’) (4)の様に決めればよい。 G B c(B) + Gf6 (1)の正確な特性が
判らなくとも(4)式を実現する事は可能であシ、G 
d c(8)の設計が、c@(B(s) * cfc(
s)の正確な特性が不明でも可能となる。 第3図にI−PD制御器をもった繰返し制御系に適用し
九実施例を示す。また第4図にPID制御器をもった繰
返し制御系に適用した例を示す。同図の点線で囲った部
分が上記した本発明の繰返し制御器の主要部分である。 図中121はローパスフィルタ、12Bはサンプラであ
る。 。 第3図においてシフトレジスタ17の最終段出力xLと
減算器2の出力を加算する加算器1ノの出力をサンプラ
12Bへの入力と1制御器(直列補償器)9への入力と
する。また最終段出力XLとセンサ1の出力を減算器1
3で減算し、PD制御器(フィードバック補償器)15
への入力とする。 (4)式によって設計された動的補償器14の出方とI
制御器(直列補償器)9の出力、PD制御器(フィード
バック補償器)15の出力を加算器16で加算する。こ
の加算器16の出力が、制御対象への操作量となる。 第4図のPID制御器をもったものにおいてはシフトレ
ジスタ17の最終段出力XLと減算器2の出力を加算す
る加算器11の出力をサンプラ12Bへの入力とPID
制御器(直列補償器)9への入力とする。(4)式によ
って設計された動的補償器14の出力と、PID制御器
(直列補償器)9の出方を、加算器16で加算したもの
が制御対象1oへの操作量となる。 動的補償器14の特性Gdc(ii)をGd 、(II
)・G、(8)・H(II)中1    ・・・(4)
を満たす様に決めると、Gdc(it)は次式で与えら
れる。 1 G、(8) −H(8月flGp(8)とH(II
) (7)積G、(II) −H(II) Ofインを
1,4Gp(ii) −H(II)はG、(s) −H
(a) (D 位相fit 示f。 (5)式よシ、Gdc(!l)は、G、(8)・H(8
)の位相遅れを打消す役割を果たすため、位相進み特性
を持たなければならない。位相進み特性を持つ要素を容
易に実現するため、系をサンプリング制御系とする。 サンプリング周期をT秒とし、無駄時間りはN=L/T
の段数を持つシフトレジスタ17で実現出来る。 動的補償器14の出力x (t)は、位相進み特性を持
つ必要から入力XL(t)及びその未来値XL(t+k
T)の重み付けされた和から成る。従ってx (t)は
次式%式% (6)式の項数pは動的補償器14に要求される特性の
精度やメモリ容量、制御器の計算時間から制限される。 (6)式よ、D Gd、(II)は次式で与えられる。 (5) * (7)式よシ、ωk(k=0.1 t・・
・sp)を次式の様に設計する。 その時、ωk(k=o 、 1 、・・・+p)を次式
で最小になる様決定すればよい。 以上述べた本発明の実施例によれば、従来の繰返し制御
方式における動的補償器14の設計式(2)式と本発明
の制御方式における設計式(4)式とを比較すると、(
2)式による設計よシ(4)式による設計の方が、次の
様な利点がある。 :)動的補償器14の特性Gd c(ii)の次数が小
さくなるので実用化が容易となる。 ++)(4)式による設計では、直列補償器9の特性e
sc(s) 、フィードバック補償器15の特性Gf 
、 (8)を正確には必要としないため、G8゜(s)
 、 Gf、(II)の変動が動的補償器14の特性G
da(s)の近似精度に影響を及ぼす事はなく、特性G
11(、(8) I c4.(g)が正確に判らなくと
も繰返し制御器を実現できる。 [発明の効果] 以上述べた本発明は次の第1の手段、第2の手段のよう
に構成したものである。 すなわち、第1の手段は、ある一定の周期毎に、同じパ
タンの目標値が繰返し与えられるフィードバック制御系
において、 1)制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する第1の加算器と、 ii)この第1の加算器の出力を、一周期分記憶し次の
周期でその記憶内容を出力する上記記憶要素と、 1ii)この記憶要素の出力を入力とする動的補償器と
、 1■)上記第1の加算器の出力を入力とする直列補償器
と、 い この直列補償器の出力と上記動的補償器の出力を加
算する第2の加算器とから構成したものである。 また、第2の手段は、ある一定の周期毎に、同じパタン
の目標値が繰返し与えられるフィードバック制御系にお
いて、 1)制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する加算器と、 ii)この加算器の出力を、一周期分記憶し次の周期で
その記憶内容を出力する上記記憶要素と、1ii)上記
制御系の検出値と上記記憶要素の出力を減算する第1の
減算器と、 1■)この第1の減算器の出力を入力とするフィードバ
ック補償器と、 い 上記記憶要素の内容を入力とする動的補償器と、こ
の動的補償器の出力と上記フィードバック補償器の出力
を減算する第2の減算器とから構成したものである。こ
のように構成されているので、実用化が容易で、フィー
ドバック補償器の特性、直列補償器の特性が動的補償器
の特性の近似精度に影響を及ぼすことがない繰返し制御
器を提供できる。 4、図面の簡単な説明 第1図は本発明の繰返し制御器の一実施例を示すブロッ
ク線図、第2図は第1図の等価ブロック線図、第3図は
I−PD制御器を持つ制御系に本発明の繰返し制御器を
応用した例を示す図、第4図はPID制御器を持つ制御
系に本発明の繰返し制御器を応用した例を示す図、第5
図は従来の繰返し制御系の一栴成例を示すブロック線図
、第6図は繰返し制御系に与えられる目標値・ぐタンの
一周期分記憶、第7図は目標値の与えられ方を示す図、
第8図は第5図の等価ブロック線図、第9図は第5図の
特性説明図である。 1・・・速度センサ、2・・・減算器、3 、12 B
・・・サンプラ、4.8・・・加算器、5・・・記憶要
素、6゜J、?A・・・ローパスフィルタ、7・・・動
的補償器、9・・・直列補償器、10・・・制御対象、
11.16・・・加算器、12・・・ローフ4スフイル
タと記憶要素及びサングラ、J3・・・減算器、14・
・・動的補償器、15・・・フィードバック補償器。
Fig. fJ1 is a block diagram showing one embodiment of the repeating controller of the present invention, and Fig. 2 is an equivalent block diagram of Fig. 1. Fig. 4 is a diagram showing an example of applying the iterative controller of the present invention to a control system having a PID controller, and Fig. 5 is a diagram showing an example of applying the iterative controller of the present invention to a control system having a PID controller. A block diagram showing one configuration example, Fig. 6 is a memory for one period of the target value pattern given to the repetitive control system, @7 is a diagram showing how the target value is given, Fig. 8 is the same as Fig. 5 An equivalent block diagram of FIG. 9 is a characteristic explanatory diagram of FIG. 1...Speed sensor, 2...Subtractor, 3.12B...
・Sampler, 4.8...Adder, 5...Storage element,
6゜121L...Loaf 4 filter, 7...Dynamic a 4N! , 9... Series compensator, 10... Controlled object, 11.16... Adder, 12... Loaf 4 filter, storage element and sampler, 13... Subtractor,
14... Dynamic compensator, 15... Feedback controller. Michibu Uga, Commissioner of the Patent Office1. Indication of the case Japanese Patent Application No. 17704 No. 1981-17704 2, Name of the invention repeat controller 3, Person making the amendment Relationship with the case Patent applicant (620) Mitsubishi Heavy Industries, Ltd. 4, Fukui, Director ('1” 14
) 7. Number of inventions increased by amendment 1 8. Contents of amendment (1) The entire specification is corrected as shown in the attached sheet. (2) Figures 1 to 4 of the drawings are corrected as shown in the attached sheet. Description 1, Name of the invention Repetitive controller 2, Claims (1) In a feedback control system in which the same pattern of target values is repeatedly given at a certain period, 1) Target value and control of the control system a first adder that adds the difference in the detected value of the quantity, that is, the control deviation, and the output of the storage element; ii) the output of this first adder is stored for one cycle, and the stored contents are stored in the next cycle; 1i1) a dynamic compensator that receives the output of this storage element as an input; +V) a series compensator that receives the output of the first adder as an input; A repeat controller comprising an output and a second adder for adding the output of the dynamic compensator. (2) In a feedback control system in which the same pattern of target values is repeatedly given at a certain period, 1) Add the difference between the control system target value and the detected value of the controlled variable, that is, the control deviation, and the output of the storage element. 1i) the above-mentioned storage element that stores the output of this adder for one cycle and outputs the stored contents in the next cycle; 1ii)
a first subtractor that subtracts the detected value of the control amount and the output of the storage element; +V) a feedback compensator that receives the output of the first subtractor as input; and ■) inputs the contents of the storage element. and a second subtractor that subtracts the output of the dynamic compensator and the output of the feedback compensator. 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a repeating controller used in a feedback control system in which the same target value for arm turn is repeatedly given at a certain period. [Prior Art] When the control system is a one-person output system, a conventional repeating controller also has one input and output. FIG. 5 is a block diagram showing an example of the configuration of a conventional repetitive control system, and the part surrounded by a dotted line is a repetitive controller. A repetitive control system is a system that is effective for control systems in which the target value has a constant pattern of periodic seconds (seconds) as shown in Figure 6, and is applied repeatedly as shown in Figure 7.Each time the target value is repeated, The deviation between the target value and the controlled variable is improved. This will be explained in detail below. In FIG. 5, a subtractor 2 calculates the difference between the control amount detected by the sensor 1 and the target value. The sunglasser 3 converts the output of the subtracter 2 into a sampling period T
The adder 4 adds the output of the sampler 3 and the output of the storage element 5. Add the above! The output of a4 is passed through a low-pass filter 6 and input to the storage element 5 having dead time L (seconds). This storage element 5 functions to store nine data taken during a certain target value cycle until the next target value cycle, and to output the stored value at a cycle T in synchronization with the sunglasser 3. The output of the storage element 5 is passed through a dynamic compensator 7 and added to the output of the subtracter 2 by an adder 8. The series compensator 9 serves to keep the system stable in the absence of a repeating controller. The output of the adder 8 passes through this series compensator 9 and becomes an input to the controlled object 10. With the above configuration, the repetitive control system performs control so that the deviation between the target value and the controlled amount decreases. Next, the design guideline for the dynamic compensator 7 will be described. Transfer characteristic Gdc(8) of dynamic compensator 7, series compensator 9
'5c(8) is the transfer characteristic of , and G is the transfer characteristic of the controlled object.
, (lI), the characteristic of the low-pass filter is F(lI), and the characteristic of the sensor 1 is H(8). Figure 5 is expressed as Gdc(s) * Gsc(g) * Gp(
s) −F(s) * If rewritten using H(s), it becomes as shown in Figure 8. If we pay attention to the characteristics from the target value r to the deviation 6 between the target value and the controlled variable (output of the subtractor 2) in FIG.
The stability conditions are that the equivalent block diagram in Figure 8 is stable, the loop in Figure 9 is stable, and the original system without a repeating controller is stable (the characteristics of r-+g8 in Figure 9 are the same as the original). (equivalent to the properties of the system). A sufficient condition for the loop to be stable is that R in is less than or equal to 1 over all frequencies, which is expressed in the following equation. -jm IF(j,)(1-G(g))e l <1
; O≦ω≦−(1) Here, F(jGJ) is the characteristic of a low-noise filter, so 1F(jm) l≦1’O≦ω≦− Since the target value is a periodic repeating signal, Each of the discrete angular frequencies ω=2π/L (k=0.1, 2, . . . ) has constant frequency components. All that ωk
For e-iωL. Therefore, if Gda(II) is determined to satisfy the following formula, (
Equation 1) is fully satisfied. [Problems to be solved by the invention] The characteristics of the dynamic compensator 7 have a large influence on the performance of the conventional iterative controller, both in terms of system stability and the learning effect due to repetition. There are practical difficulties in providing characteristics that satisfy the requirements. In actual machines, the parameters of the series compensator 9 are often adjusted. According to equation (2), since the characteristics of the series compensator 9 are required to design the dynamic compensator 7,
The dynamic compensator 1 must be redesigned every time the parameter is adjusted, which is very troublesome. SUMMARY OF THE INVENTION An object of the present invention is to provide a repeating controller that is easy to put into practical use and in which on-site adjustment of a feedback compensator and a series compensator does not affect the approximation accuracy of the characteristics of a dynamic compensator. [Means for Solving the Problems] In order to achieve the above object, the present invention is configured as the following first and second means. That is, the first means is that in a feedback control system in which the same target value of Qtan is repeatedly given at a certain period, 1) the difference between the target value of the control system and the detected value of the controlled variable, that is, the control deviation; ii) the storage element that stores the output of this first adder for one period and outputs the stored contents in the next period; 1ii) this a dynamic compensator whose input is the output of the storage element; 1) a series compensator whose input is the output of the first adder; 1) adds the output of this series compensator and the output of the dynamic compensator; It is composed of a second adder and a second adder. The second means is that in a feedback control system in which the same pattern of target values is repeatedly given at a certain period, 1) the difference between the target value of the control system and the detected value of the controlled variable, that is, the control deviation and the storage element. an adder that adds the output; ii) the storage element that stores the output of the adder for one cycle and outputs the stored content in the next cycle; 1ii) the detected value of the control amount and the storage element. a first subtractor that subtracts the output; +V) a feedback compensator that receives the output of this first subtractor as input; It consists of a second subtracter that subtracts the output of the compensator and the output of the feedback compensator. [Since the order of the active co-dynamic compensator is small, it is easy to put it into practical use. Further, since accurate characteristics of the series controller and accurate characteristics of the feedback compensator are not required at the time of design, their influence on the characteristics of the dynamic compensator is small. [Embodiment] Hereinafter, an embodiment of the present invention will be described with reference to the block diagram of FIG. 1 and the equivalent block diagram of FIG. 2. FIGS. 1 and 2 are examples in which the present invention is applied to a feedback control system including both a series compensator and a feedback compensator. In the figure, 11 is a first adder that adds the output of the subtracter 2 and the output of the storage element 12. The above memory element 1
2 stores one cycle through the output filter F(8) of the adder 11, and outputs the stored contents in the next cycle. 9 is a series compensator whose input is the output of the first adder 11; 13 is a subtracter which subtracts the δ output from the memory element and the output of the sensor 1; 14IIi is a dynamic element whose input is the output of the memory element i; A compensator 15 is a feedback compensator that receives the output of the subtracter 13 as an input, and 16 is a second compensator that adds the output of the feedback compensator 15, the dynamic compensator 14, and the series compensator 9. It is an adder. In order to investigate the stability conditions of FIG. 1, FIG. 1 is transformed as shown in FIG. 2. The sufficient condition for the stability of FIG. 2 is as follows. < 1 /F'(II) (3) Therefore, the characteristic Gd, (II) of the dynamic compensator 14 is + 1-
Gdc (8) G, (8) H (August 11 + (Ga
c (') + Gfc (') ) Gp ('') H (8
) I/F(') (4). G B c(B) + Gf6 Even if the exact characteristics of (1) are not known, it is possible to realize equation (4), and G
The design of d c(8) is c@(B(s) * cfc(
This is possible even if the exact characteristics of s) are unknown. FIG. 3 shows nine embodiments applied to a repetitive control system having an I-PD controller. Further, FIG. 4 shows an example in which the present invention is applied to a repetitive control system having a PID controller. The part surrounded by the dotted line in the figure is the main part of the above-described repeat controller of the present invention. In the figure, 121 is a low-pass filter, and 12B is a sampler. . In FIG. 3, the output of adder 1 which adds the final stage output xL of shift register 17 and the output of subtracter 2 is input to sampler 12B and 1 controller (series compensator) 9. In addition, the final stage output XL and the output of sensor 1 are subtracted by subtractor 1.
Subtract by 3, PD controller (feedback compensator) 15
as input to The output of the dynamic compensator 14 designed by equation (4) and I
An adder 16 adds the output of the controller (series compensator) 9 and the output of the PD controller (feedback compensator) 15 . The output of this adder 16 becomes the manipulated variable for the controlled object. In the PID controller shown in FIG. 4, the output of the adder 11 that adds the final stage output XL of the shift register 17 and the output of the subtracter 2 is input to the sampler 12B and
It is input to the controller (series compensator) 9. The output of the dynamic compensator 14 designed by equation (4) and the output of the PID controller (series compensator) 9 are added by an adder 16, and the result is the manipulated variable to the controlled object 1o. The characteristic Gdc(ii) of the dynamic compensator 14 is defined as Gd, (II
)・G, (8)・H(II) 1st year...(4)
When determined to satisfy the following equation, Gdc(it) is given by the following equation. 1 G, (8) -H (August flGp (8) and H (II
) (7) Product G, (II) -H(II) Of in 1,4Gp(ii) -H(II) is G, (s) -H
(a) (D phase fit Indication f. According to equation (5), Gdc(!l) is G, (8)・H(8
), it must have phase lead characteristics. In order to easily realize an element with phase lead characteristics, the system is assumed to be a sampling control system. The sampling period is T seconds, and the dead time is N=L/T.
This can be realized by a shift register 17 having the number of stages. The output x (t) of the dynamic compensator 14 needs to have a phase lead characteristic, so the output x (t) is calculated by input XL (t) and its future value XL (t+k
T). Therefore, x (t) is expressed as follows: % The number of terms p in the equation (6) is limited by the precision of the characteristics required of the dynamic compensator 14, the memory capacity, and the calculation time of the controller. According to equation (6), D Gd, (II) is given by the following equation. (5) * According to equation (7), ωk (k=0.1 t...
・Sp) is designed as shown in the following formula. At that time, ωk (k=o, 1, . . . +p) may be determined to be the minimum value using the following equation. According to the embodiment of the present invention described above, when the design formula (2) of the dynamic compensator 14 in the conventional repetitive control method is compared with the design formula (4) in the control method of the present invention, (
The design using equation (4) has the following advantages over the design using equation 2). :) Since the order of the characteristic Gd c (ii) of the dynamic compensator 14 becomes small, practical application becomes easy. ++) In the design using equation (4), the characteristic e of the series compensator 9 is
sc(s), characteristic Gf of the feedback compensator 15
, (8) is not required exactly, so G8゜(s)
, Gf, (II) is the characteristic G of the dynamic compensator 14.
It does not affect the approximation accuracy of da(s), and the characteristic G
11 (, (8) I c4. Even if (g) is not accurately known, it is possible to realize a repeating controller. [Effects of the Invention] The present invention described above has the following features as the first means and the second means. That is, the first means is, in a feedback control system in which the same pattern of target values is repeatedly given every certain period, 1) the difference between the target value of the control system and the detected value of the controlled variable; , that is, a first adder that adds the control deviation and the output of the storage element, and ii) the storage element that stores the output of the first adder for one cycle and outputs the stored content in the next cycle. , 1ii) a dynamic compensator whose input is the output of this storage element; 1■) a series compensator whose input is the output of the first adder; and a second adder that adds the outputs of the adders. In addition, the second means is to store the difference between the target value of the control system and the detected value of the controlled variable, that is, the control deviation, in a feedback control system in which the same pattern of target values is repeatedly given at a certain period. an adder that adds the outputs of the elements; ii) the storage element that stores the output of the adder for one cycle and outputs the stored content in the next cycle; 1ii) the detected value of the control system and the memory a first subtractor that subtracts the output of the element; 1) a feedback compensator that receives the output of this first subtractor as input; It consists of a second subtracter that subtracts the output of the dynamic compensator and the output of the feedback compensator. With this configuration, it is possible to provide a repeating controller that is easy to put into practical use and in which the characteristics of the feedback compensator and the characteristics of the series compensator do not affect the approximation accuracy of the characteristics of the dynamic compensator. 4. Brief description of the drawings Fig. 1 is a block diagram showing one embodiment of the repeat controller of the present invention, Fig. 2 is an equivalent block diagram of Fig. 1, and Fig. 3 is an I-PD controller. Figure 4 is a diagram showing an example in which the iterative controller of the present invention is applied to a control system having a PID controller.
The figure is a block diagram showing an example of the construction of a conventional repetitive control system. Figure 6 is a memory for one cycle of the target value given to the repetitive control system. Figure 7 shows how the target value is given. diagram showing,
8 is an equivalent block diagram of FIG. 5, and FIG. 9 is a characteristic diagram of FIG. 5. 1... Speed sensor, 2... Subtractor, 3, 12 B
... Sampler, 4.8... Adder, 5... Memory element, 6°J, ? A...Low pass filter, 7...Dynamic compensator, 9...Series compensator, 10...Controlled object,
11.16...Adder, 12...Loaf 4 filter, storage element and sunglasser, J3...Subtractor, 14.
...Dynamic compensator, 15...Feedback compensator.

Claims (1)

【特許請求の範囲】 ある一定の周期毎に、同じパタンの目標値が繰返し与え
られるフィードバック制御系において、i)制御器入力
と記憶要素の出力を加算する第1の加算器と、 ii)この第1の加算器の出力を、設定値の一周期分記
憶し次の周期でその記憶内容を出力する上記記憶要素と
、 iii)この記憶要素の出力を入力とする動的補償器と
、 iv)上記第1の加算器の出力を入力とする直列補償器
と、 v)この直列補償器の出力と動的補償器の出力を加算す
る第2の加算器とから成り、制御系の設定値と制御量の
検出値との差を制御器入力とし上記記憶要素の出力と上
記第2の加算器の出力を制御器出力とする繰返し制御器
[Claims] In a feedback control system in which the same pattern of target values is repeatedly given at a certain period, i) a first adder that adds the controller input and the output of the storage element, and ii) this adder. the above storage element that stores the output of the first adder for one cycle of the set value and outputs the stored content in the next cycle; iii) a dynamic compensator that receives the output of this storage element as input; iv ) a series compensator that receives the output of the first adder as input, and v) a second adder that adds the output of this series compensator and the output of the dynamic compensator, and the set value of the control system. and a detected value of the control amount as a controller input, and an output of the storage element and an output of the second adder as controller outputs.
JP7770486A 1986-04-04 1986-04-04 Repetitive controller Expired - Lifetime JPH0677201B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7770486A JPH0677201B2 (en) 1986-04-04 1986-04-04 Repetitive controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7770486A JPH0677201B2 (en) 1986-04-04 1986-04-04 Repetitive controller

Publications (2)

Publication Number Publication Date
JPS62235601A true JPS62235601A (en) 1987-10-15
JPH0677201B2 JPH0677201B2 (en) 1994-09-28

Family

ID=13641285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7770486A Expired - Lifetime JPH0677201B2 (en) 1986-04-04 1986-04-04 Repetitive controller

Country Status (1)

Country Link
JP (1) JPH0677201B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175502A (en) * 1989-12-05 1991-07-30 Fanuc Ltd Thinning learning control system
WO1991016674A1 (en) * 1990-04-20 1991-10-31 Fanuc Ltd Discrete type repetition control method and apparatus therefor
JPH05252781A (en) * 1991-11-11 1993-09-28 Daewoo Electron Co Ltd Motor speed controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175502A (en) * 1989-12-05 1991-07-30 Fanuc Ltd Thinning learning control system
WO1991016674A1 (en) * 1990-04-20 1991-10-31 Fanuc Ltd Discrete type repetition control method and apparatus therefor
JPH05252781A (en) * 1991-11-11 1993-09-28 Daewoo Electron Co Ltd Motor speed controller

Also Published As

Publication number Publication date
JPH0677201B2 (en) 1994-09-28

Similar Documents

Publication Publication Date Title
US5015934A (en) Apparatus and method for minimizing limit cycle using complementary filtering techniques
FI71435B (en) FRAMEWORK FOR ORDERING FOR THE PURPOSE OF PID-REGULATORS
JP3666578B2 (en) Predictive control device
KR940007129B1 (en) 2d of controller
KR940003149B1 (en) Two degree of freedom controller
JPS62235601A (en) Repetition controller
JP6979330B2 (en) Feedback control method and motor control device
JPS60218105A (en) Control device
Xu et al. Output feedback adaptive robust control of uncertain linear systems with large disturbances
JP2809849B2 (en) 2-DOF adjustment device
Chan et al. Design of compensators for actuator saturation
JP2660976B2 (en) Digital integration module for sampling controller.
JP2002229604A (en) Control device
JPH05265515A (en) Internal model controller
JP3034404B2 (en) 2-DOF PID adjustment device
JP3212336B2 (en) Limit value control method for PI controller
JPS6126961Y2 (en)
JPS63187716A (en) Digital filter
JP2772059B2 (en) 2-DOF PID controller
JP2004109093A (en) Offset voltage correcting device and its method
JPH07134057A (en) Fir filter for digital balance and device for calculating its filtered-wave transfer function
JPS61165102A (en) Process control device
JP3314401B2 (en) Command correction filter and control device of automatic machine using it
JPH10222207A (en) Feedforward controller
JPH0642162B2 (en) How to automatically correct a feedforward model