JPS622309A - Regulated power supplying circuit - Google Patents
Regulated power supplying circuitInfo
- Publication number
- JPS622309A JPS622309A JP14135685A JP14135685A JPS622309A JP S622309 A JPS622309 A JP S622309A JP 14135685 A JP14135685 A JP 14135685A JP 14135685 A JP14135685 A JP 14135685A JP S622309 A JPS622309 A JP S622309A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- resistor
- temperature
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はツェナーダイオードとトランジスタとを主体と
してなる安定化電源回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a stabilized power supply circuit mainly consisting of a Zener diode and a transistor.
[従来の技術]
従来のこの種安定化電源回路には、入出力間に挿入され
た制御用主トランジスタと、この主トランジスタを制御
する制御用副トランジスタと、出力側の電圧に比例した
検出電圧とツェナーダイオードで設定された基準電圧と
を比較する比較器とを主体としてなり、この比較器の比
較出力で制御用副トランジスタを制御することによって
出力電圧を安定化させるものが知られている。[Prior Art] A conventional stabilized power supply circuit of this type includes a main transistor for control inserted between input and output, a sub-transistor for control that controls this main transistor, and a detection voltage proportional to the voltage on the output side. It is known that the output voltage is stabilized by controlling a sub-transistor for control using the comparison output of the comparator, and a comparator that compares the voltage with a reference voltage set by a Zener diode.
[発明が解決しようとする問題点]
しかしながら、このような従来の安定化電源回路は、回
路構成が複雑であるばかりでなく、温度変化に対する補
償が十分でなく、温度変化に対する出力電圧の変動が大
きいという問題点があった。[Problems to be Solved by the Invention] However, such conventional stabilized power supply circuits not only have a complicated circuit configuration, but also do not sufficiently compensate for temperature changes, and the output voltage fluctuates due to temperature changes. The problem was that it was large.
本発明は上述の問題点に鑑みなされたもので。The present invention was made in view of the above-mentioned problems.
きわめて簡単な回路構成でしかも、出力電圧差の温度変
化に対する変動が極めて小さい安定化電源回路を提供せ
んとするものである。It is an object of the present invention to provide a stabilized power supply circuit which has an extremely simple circuit configuration and whose variation in output voltage difference with respect to temperature changes is extremely small.
[問題点を解決するための手段]
本発明による安定化電源回路は直流電源端子と接地間に
第1抵抗を介して挿入された第1、第2、第3ツェナー
ダイオードと、エミッタ・ベースが第2抵抗を介して前
記第1ツェナーダイオードのカソード・アノード間に並
列接続されるとともにコレクタが接地されたpnp型の
トランジスタとを主体としてなり、前記第1ツェナーダ
イオードと前記トランジスタのエミッタ・ベースとは温
度変化に対する電圧変動率が略同一のものとし、前記第
2抵抗の両端から一定の差電圧を出力するようにしたこ
とを特徴とするものである。[Means for Solving the Problems] A stabilized power supply circuit according to the present invention includes first, second, and third Zener diodes inserted between a DC power supply terminal and ground via a first resistor, and an emitter base. The main body is a pnp type transistor connected in parallel between the cathode and anode of the first zener diode through a second resistor and whose collector is grounded, and the first zener diode and the emitter and base of the transistor The second resistor is characterized in that the rate of voltage fluctuation with respect to temperature change is approximately the same, and a constant differential voltage is output from both ends of the second resistor.
[実施例]
第1図は本発明の一実施例を示すもので、この図におい
て、(1)は安定化電源回路、(2)はDCレベルシフ
ト回路である。前記安定化電源回路(1)はつどのよう
に構成されている。すなわち、+24Vの直流電源端子
(3)は、第1抵抗(4)、第1、第2、第3ツェナー
ダイオード(5) (6) (7)を介して接地されて
いる。前記第1、第2、第3ツェナーダイオード(5>
(6) (7)は、それぞれ温度係数が約−2mV/
’Cl0n+V/”C1+2mV/℃であって、ツェナ
ー電圧が約3.9V、6.8V、5.6vのものが用い
られている。前記第1ツェナーダイオード(5)のカソ
ード側は、第2抵抗(8)を経、pnρ型第型上1トラ
ンジスタ)のエミッタ・ベースを介してアノード側に接
続され、前記第1トランジスタ(9)のコレクタは接地
されている。前記第1ツェナーダイオード(5)のカソ
ード側(すなわち第2抵抗(8)の一端側)は、平滑用
コンデンサ(1o)を介して第1電圧出力端子(11)
に接続され、前記第1トランジスタ(9)のエミッタ側
(すなわち第2抵抗(8)の他端側)は平滑用コンデン
サ(12)を介して第2電圧出力端子(13)に接続さ
れている。[Embodiment] FIG. 1 shows an embodiment of the present invention. In this figure, (1) is a stabilized power supply circuit, and (2) is a DC level shift circuit. The stabilized power supply circuit (1) is constructed in several ways. That is, the +24V DC power supply terminal (3) is grounded via the first resistor (4) and the first, second, and third Zener diodes (5), (6), and (7). The first, second, and third Zener diodes (5>
(6) and (7) each have a temperature coefficient of approximately -2mV/
'Cl0n+V/'C1+2mV/°C, and Zener voltages of approximately 3.9V, 6.8V, and 5.6V are used.The cathode side of the first Zener diode (5) is connected to a second resistor. (8), and is connected to the anode side via the emitter and base of the pnρ type (first transistor), and the collector of the first transistor (9) is grounded.The first Zener diode (5) The cathode side (that is, one end side of the second resistor (8)) is connected to the first voltage output terminal (11) via the smoothing capacitor (1o).
The emitter side of the first transistor (9) (that is, the other end side of the second resistor (8)) is connected to the second voltage output terminal (13) via a smoothing capacitor (12). .
前記DCレベルシフト回路(2)は第1段目と、その後
段に接続された第2段目の増幅回路を構成するnpn型
第2トランジスタ(14)とpnp型第3トランジスタ
(15)を主体にして構成されている。前記第2トラン
ジスタ(14)のコレクタは、3.3にΩの抵抗(Ra
t)を介して前記第1電圧出力端子(11)に接続され
、エミッタは3.3にΩの抵抗(Rat)を介して接地
されている。前記第3トランジスタ(15)のベースは
前記第2トランジスタ(14)のコレクタに接続され、
エミッタは、 lkΩの抵抗(R+32)を介して前記
第2電圧出力端子(13)に接続され、コレクタは1に
Ωの抵抗(Rc2)を介して接地されている。The DC level shift circuit (2) mainly includes an npn type second transistor (14) and a pnp type third transistor (15) that constitute a first stage and a second stage amplifier circuit connected to the subsequent stage. It consists of: The collector of the second transistor (14) has a resistance (Ra) of 3.3Ω.
t) to the first voltage output terminal (11), and its emitter is grounded via a resistor (Rat) of 3.3Ω. The base of the third transistor (15) is connected to the collector of the second transistor (14),
The emitter is connected to the second voltage output terminal (13) via a 1kΩ resistor (R+32), and the collector is grounded via a 1Ω resistor (Rc2).
(16)は図示しない同期分離回路から送出された垂直
同期信号に同期して所定周波数(60Hz)の鋸歯状波
電圧を発生する垂直発振用ICで、この垂直発振用IC
(16)の出力側は垂直ドライブ回路(17)のpnρ
型第型上4トランジスタ8)のベースに接続され、この
第4トランジスタ(18)のエミッタは3.9にΩの抵
抗(19)を介して+12Vの直流電源端子(2o)に
接続され、コレクタは接地されている。前記第4トラン
ジスタ(18)のエミッタは33μF/L6Vのカップ
リングコンデンサ(21)および3.3にΩの抵抗(2
2)を介して前記DCレベルシフト回路(2)の第2ト
ランジスタ(14)のベースに接続されている。(16) is a vertical oscillation IC that generates a sawtooth wave voltage of a predetermined frequency (60Hz) in synchronization with a vertical synchronization signal sent from a synchronization separation circuit (not shown).
The output side of (16) is pnρ of the vertical drive circuit (17)
The emitter of this fourth transistor (18) is connected to the +12V DC power supply terminal (2o) via a 3.9Ω resistor (19), and the collector is grounded. The emitter of the fourth transistor (18) is connected to a 33μF/L6V coupling capacitor (21) and a 3.3Ω resistor (2
2) to the base of the second transistor (14) of the DC level shift circuit (2).
前記DCレベルシフト回路(2)の第3トランジスタ(
15)のコレクタは、汎用の垂直出力用IC(24)の
入力側に接続され、この垂直出力用IC(24)の出力
側は垂直偏向コイル(25)、コンデンサ(26)を経
、抵抗(27)を介して接地されている。前記垂直偏向
コイル(25)とコンデンサ(26)の接続点は、抵抗
(28) (29)およびコンデンサ(30)からなる
直流成分負帰還回路(31)を介して前記DCレベルシ
フト回路(2)の第2ト与ンジスタ(14)のベースに
接続され、前記コンデンサ(26)と抵抗(27)の接
続点は、抵抗(32) (33)およびコンデンサ(3
4)からなる交流成分負帰還回路(35)を介して前記
DCレベルシフト回路(2)の第2トランジスタ(14
)のベースに接続されている。The third transistor (
The collector of 15) is connected to the input side of a general-purpose vertical output IC (24), and the output side of this vertical output IC (24) passes through a vertical deflection coil (25), a capacitor (26), and a resistor ( 27). The connection point between the vertical deflection coil (25) and the capacitor (26) is connected to the DC level shift circuit (2) via a DC component negative feedback circuit (31) consisting of resistors (28) (29) and a capacitor (30). The connection point of the capacitor (26) and the resistor (27) is connected to the base of the second transistor (14) of the resistor (32) (33) and the capacitor (3
4) of the second transistor (14) of the DC level shift circuit (2) through the AC component negative feedback circuit (35) consisting of
) is connected to the base.
つぎに、前記実施例の動作を説明する。まず。Next, the operation of the above embodiment will be explained. first.
安定化電源回路(1)の動作について説明する。The operation of the stabilized power supply circuit (1) will be explained.
一般に、ツェナーダイオードのツェナー電圧Vz(V)
と温度変化に対する電圧変動率を示す温度係数γ(mV
/”C)との関係は第2図のような関係にある。したが
って、第1、第2電圧出力端子(11)(13)からそ
れぞれ出力される電圧をV□、V2とし、これらの差を
Vとすると、これらは次式で表わされる。Generally, the Zener voltage Vz (V) of a Zener diode
and the temperature coefficient γ (mV
/"C) is as shown in Figure 2. Therefore, the voltages output from the first and second voltage output terminals (11) and (13), respectively, are V□ and V2, and the difference between them is Assuming that V is V, these are expressed by the following formula.
V 1 =VzI +Vz2 +Vz3 (1
)V 2 =V I Vz 1 + Vbe
(2)V=Vt V2=VZI Vbe
(3)ココテ、Vzl、Vz2、Vz3は第1、第2
、第3ツェナーダイオードのツェナー電圧、Vbeは第
1トランジスタ(9)のベース・エミッタ間電圧を表わ
す。V 1 =VzI +Vz2 +Vz3 (1
)V 2 =V I Vz 1 + Vbe
(2) V=Vt V2=VZI Vbe
(3) Kokote, Vzl, Vz2, Vz3 are the first and second
, the Zener voltage of the third Zener diode, and Vbe represent the base-emitter voltage of the first transistor (9).
前記v1、V2.Vの温度(シ)によるドリフトを考え
ると、
’、−2mV十〇+(+2mV)
二〇 ・・・(4)
:O−(−2mV)+(2mV)
=0 ・・・(5)Δt
Δt Δを弁−2mV (−2mV
)
=0 ・・・(6)上記(4)
(5) (6)式より、安定化電源回路(1)の第1、
第2電圧出力端子(11)(13)から出力される電圧
V1、v2およびこれらの差の電圧V(=Vt V2
)は温度による変動(ドリフト)が極めて小さい。Said v1, V2. Considering the drift of V due to temperature (shi), ', -2mV 10 + (+2mV) 20 ... (4) : O - (-2mV) + (2mV) = 0 ... (5) Δt
Δt Δ to valve -2mV (-2mV
) =0...(6) Above (4)
(5) From equation (6), the first of the stabilized power supply circuit (1),
Voltages V1 and v2 output from the second voltage output terminals (11) and (13) and the difference voltage V (=Vt V2
) has extremely small fluctuations (drift) due to temperature.
つぎに、■バウシング防止の動作について説明する。D
Cレベルシフト回路(2)の入力側のa点の直流電圧レ
ベルをVa、出力側のb点の直流電圧レベルをvb、垂
直出力用IC(24)の出力側であって、垂直偏向コイ
ル(25)とコンデンサ(26)の接続点C点の直流電
圧レベルをVcとし、DCレベルシフト回路(2)の直
流電圧レベルダウン率をLdとし、垂直出力用IC(2
4)および負帰還回路(31) (35)による直流電
圧増幅率を12とすると、
となる。したがって、Ldを176にすれば、V c
/Va=2となり、チャンネル切換時などにVaが変動
しても、Vcの変動は2倍程度しか影響を受けず、■バ
ウンシングを小さく押えることができる。なお、DCレ
ベルシフト回路(2)を用いず、a点をb点に接続した
従来の例では、Vaが変動した場合、Vcの変動が12
倍と大きくなり、■バウンシングが大きくなっていた。Next, (1) the bouncing prevention operation will be explained. D
The DC voltage level at point a on the input side of the C level shift circuit (2) is Va, the DC voltage level at point b on the output side is vb, and the vertical deflection coil ( 25) and the capacitor (26) is Vc, the DC voltage level down rate of the DC level shift circuit (2) is Ld, and the vertical output IC (2
4) and the DC voltage amplification factor by the negative feedback circuits (31) and (35) is set to 12. Therefore, if Ld is set to 176, V c
/Va=2, and even if Va fluctuates during channel switching, the Vc fluctuation is only affected by about twice, and bouncing can be kept to a minimum. Note that in the conventional example where the DC level shift circuit (2) is not used and point a is connected to point b, when Va fluctuates, Vc fluctuates by 12
It had become twice as big, and the bouncing was getting bigger.
具体的には、(1)、(2)式により、V 1 =16
.3(V)、V 2 =13.1(V)となるので、
Rc 1 = Re 1 =3.3(KΩ)、Rc 2
= Re 2 = 1 (KΩ)とすれば、Va=5
゜6(V)、Vb=1(V)、Vc=12(V)となり
Vc/Va −1215,6’、2となる。Specifically, according to equations (1) and (2), V 1 =16
.. 3 (V), V 2 = 13.1 (V), so
Rc 1 = Re 1 = 3.3 (KΩ), Rc 2
= Re 2 = 1 (KΩ), then Va=5
6 (V), Vb=1 (V), and Vc=12 (V), resulting in Vc/Va -1215,6',2.
つぎに、DCレベルシフト回路(2)の動作についてさ
らに詳細に検討する。第2トランジスタ(14)のコレ
クタ電流、コレクタ電圧、ベース・エミッタ電圧をIc
l、Vc H−Vbe tとし、第3トランジスタ(1
5)のコレクタ電流、ベース・エミッタ電圧をIc2、
Vbe2とすると、つぎの式が成り立つ。Next, the operation of the DC level shift circuit (2) will be considered in more detail. The collector current, collector voltage, and base-emitter voltage of the second transistor (14) are Ic
l, Vc H-Vbe t, and the third transistor (1
5) collector current and base-emitter voltage as Ic2,
When Vbe2 is set, the following formula holds true.
Vcl = Vl −Re I I c 1 −
(9)Vb =Rc 2 I C2−(’11)となる
ので、これらの式からIc1、Ic2、Vclを消去し
て整理すると、
となる。ここで、Re1 = Re、、Rc2=Re2
とおくと、(12)式はつどのようになる。Vcl = Vl - Re I I c 1 -
(9) Since Vb = Rc 2 I C2 - ('11), if Ic1, Ic2, and Vcl are deleted from these equations and rearranged, the following is obtained. Here, Re1 = Re, Rc2 = Re2
Then, equation (12) becomes as follows.
Vb=Va (VI V2) (Vbel+Vbe
2) ・・・(13)すなわち、DCレベルシフト
回路(2)によって降下する直流電圧レベルは(VI
V2)と(Vbct十Vbe 2 )の和になる。前
記(3)式によりV、−V2(=V)は温度ドリフトが
零なので、前記(13)式よりvbは電源電圧(Vl、
V2)の温度ドリフトによる影響を受けない。なお、前
記(13)式より、V a = 5 (V )にしたい
場合、Vbe1、Vbe2をそれぞれ0.7vとすれば
−vt−v2を2.6(V)に設定することによっr、
Vb=l(V)を得る(すなわちLd=Vb/Va=1
15となる)。Vb=Va (VI V2) (Vbel+Vbe
2) ...(13) That is, the DC voltage level dropped by the DC level shift circuit (2) is (VI
V2) and (Vbct + Vbe 2 ). According to the above equation (3), V, -V2 (=V) has zero temperature drift, so from the above equation (13), vb is the power supply voltage (Vl,
V2) is not affected by temperature drift. In addition, from the above formula (13), if you want to set V a = 5 (V), if Vbe1 and Vbe2 are each 0.7V, by setting -vt-v2 to 2.6 (V), r,
Obtain Vb=l(V) (i.e. Ld=Vb/Va=1
15).
前記実施例では、第2、第3ツェナーダイオードの一方
の温度係数を第1ツェナーダイオードの温度係数と打ち
消し合うように選定し、他方の温度係数を略零に選定す
ることによって、第1、第2電圧出力端子のそれぞ九に
出力される電圧(Vl、V2)の温度変化に対する変動
を極めて小さく抑え、もってこれらの電圧差V(=V□
−V 2 )の温度変化に対する変動を極めて小さく抑
えるようにしたが1本発明はこれに限るものでなく、第
1ツェナーダイオードと第1トランジスタのエミッタ・
ベースとの温度変化に対する電圧変動率を略同一のもの
とすることによって、第1、第2電圧出力端子に出力さ
れる電圧差V(=Vt V2)の温度変化に対する変
動を極めて小さく抑えるものであればよい。In the embodiment described above, the temperature coefficient of one of the second and third Zener diodes is selected so as to cancel out the temperature coefficient of the first Zener diode, and the temperature coefficient of the other is selected to be approximately zero. Fluctuations due to temperature changes in the voltages (Vl, V2) output from each of the two voltage output terminals are suppressed to an extremely small level, and the difference between these voltages V (=V□
-V 2 ) due to temperature changes is kept extremely small; however, the present invention is not limited to this, and the emitter of the first Zener diode and the first transistor
By making the voltage fluctuation rate with respect to temperature change substantially the same as that of the base, fluctuations in the voltage difference V (=Vt V2) output to the first and second voltage output terminals with respect to temperature change can be kept extremely small. Good to have.
[発明の効果]
本発明による安定化電源回路は上記のように構成したの
で、きわめて簡単な回路構成で、しかも。[Effects of the Invention] Since the stabilized power supply circuit according to the present invention is configured as described above, it has an extremely simple circuit configuration.
出力電圧差VI=Vt V2)の温度変化に対する変
動を極めて小さく抑えることができる。Fluctuations in the output voltage difference VI=Vt V2) due to temperature changes can be suppressed to an extremely small level.
また、第2、第3ツェナーダイオードのいずれか一方の
ツェナーダイオードと第1ツェナーダイオードとを、温
度変化に対する電圧変動率が互いに打ち消し合うものと
し、他方のツェナーダイオードの温度変化に対する電圧
変動率を略零とした場合には、電圧差v(= V 1V
2 )のみならず、個別の電圧v1およびv2のそれ
ぞれの温度変化に対する電圧変動率を極めて小さくする
ことができる。Further, it is assumed that the voltage fluctuation rate of either one of the second or third Zener diodes and the first Zener diode with respect to temperature changes cancels each other, and the voltage fluctuation rate of the other Zener diode with respect to temperature change is approximately When it is set to zero, the voltage difference v (= V 1V
2) In addition to this, the rate of voltage fluctuation with respect to temperature change of each of the individual voltages v1 and v2 can be made extremely small.
第1図は本発明による安定化電源回路の一実施例を示す
電気回路図、第2図はツェナーダイオードの一般的な特
性を示す特性図である。
(1)・・・安定化電源回路、(3)・・・直流電源端
子、(4)・・・第1抵抗、(5)・・・第1ツェナー
ダイオード、(6)・・・第2ツェナーダイオード、(
7)・・・第3ツェナーダイオード、(8)・・・第2
抵抗、(9)・・・トランジスタ。FIG. 1 is an electric circuit diagram showing one embodiment of a stabilized power supply circuit according to the present invention, and FIG. 2 is a characteristic diagram showing general characteristics of a Zener diode. (1)...Stabilized power supply circuit, (3)...DC power supply terminal, (4)...First resistor, (5)...First Zener diode, (6)...Second Zener diode, (
7)...Third Zener diode, (8)...Second
Resistor, (9)...transistor.
Claims (2)
れた第1、第2、第3ツェナーダイオードと、エミッタ
・ベースが第2抵抗を介して前記第1ツェナーダイオー
ドのカソード・アノード間に並列接続されるとともにコ
レクタが接地されたpnp型のトランジスタとを主体と
してなり、前記第1ツェナーダイオードと前記トランジ
スタのエミッタ・ベースとは温度変化に対する電圧変動
率が略同一のものとし、前記第2抵抗の両端から一定の
差電圧を出力するようにしたことを特徴とする安定化電
源回路。(1) First, second, and third Zener diodes inserted between a DC power supply terminal and ground via a first resistor, and an emitter/base connected to the cathode and anode of the first Zener diode via a second resistor. The first Zener diode and the emitter/base of the transistor have substantially the same voltage fluctuation rate with respect to temperature change, and the A stabilized power supply circuit characterized in that a constant voltage difference is output from both ends of a second resistor.
ツェナーダイオードと第1ツェナーダイオードとは、温
度変化に対する電圧変動率が互いに打ち消し合うものと
し、他方のツェナーダイオードは温度変化に対する電圧
変動率が略零のものとしてなる特許請求の範囲第1項記
載の安定化電源回路。(2) The voltage fluctuation rate of either one of the second or third Zener diodes and the first Zener diode with respect to temperature changes cancels each other, and the voltage fluctuation rate of the other Zener diode with respect to temperature changes cancels each other out. The stabilized power supply circuit according to claim 1, which is substantially zero.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14135685A JPS622309A (en) | 1985-06-27 | 1985-06-27 | Regulated power supplying circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14135685A JPS622309A (en) | 1985-06-27 | 1985-06-27 | Regulated power supplying circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS622309A true JPS622309A (en) | 1987-01-08 |
Family
ID=15290072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14135685A Pending JPS622309A (en) | 1985-06-27 | 1985-06-27 | Regulated power supplying circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS622309A (en) |
-
1985
- 1985-06-27 JP JP14135685A patent/JPS622309A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4352056A (en) | Solid-state voltage reference providing a regulated voltage having a high magnitude | |
US4506208A (en) | Reference voltage producing circuit | |
US4578633A (en) | Constant current source circuit | |
GB2080581A (en) | Temperature compensated voltage reference circuit | |
US4658205A (en) | Reference voltage generating circuit | |
JPH0642184B2 (en) | Current stabilization circuit | |
JPH07113864B2 (en) | Current source device | |
US4081696A (en) | Current squaring circuit | |
JPS622309A (en) | Regulated power supplying circuit | |
US5155429A (en) | Threshold voltage generating circuit | |
JP2863164B2 (en) | Power supply | |
JP2502244B2 (en) | Current limit circuit | |
JPH10105262A (en) | Voltage controlling means having reduced sensitivity against temperature fluctuation | |
JP3070185B2 (en) | Constant voltage circuit | |
JPS621374A (en) | Vertical deflecting circuit | |
JPH0527139B2 (en) | ||
JPH05218290A (en) | Temperature compensation type reference voltage generating circuit for semiconductor device | |
JP3106607B2 (en) | Constant voltage circuit | |
JPS5842886B2 (en) | constant voltage device | |
JPH0476715A (en) | Reference voltage generating circuit | |
JPH0534690B2 (en) | ||
JPH0644690B2 (en) | Oscillator circuit | |
JP2754824B2 (en) | Constant voltage circuit | |
JP3082247B2 (en) | Constant voltage circuit | |
JP3671519B2 (en) | Current supply circuit |