JP3106607B2 - Constant voltage circuit - Google Patents

Constant voltage circuit

Info

Publication number
JP3106607B2
JP3106607B2 JP03277723A JP27772391A JP3106607B2 JP 3106607 B2 JP3106607 B2 JP 3106607B2 JP 03277723 A JP03277723 A JP 03277723A JP 27772391 A JP27772391 A JP 27772391A JP 3106607 B2 JP3106607 B2 JP 3106607B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
current
transistors
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03277723A
Other languages
Japanese (ja)
Other versions
JPH05119862A (en
Inventor
操 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP03277723A priority Critical patent/JP3106607B2/en
Publication of JPH05119862A publication Critical patent/JPH05119862A/en
Application granted granted Critical
Publication of JP3106607B2 publication Critical patent/JP3106607B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は定電圧回路に係り、特に
温度変化に対して安定した出力電圧を得る定電圧回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage circuit, and more particularly to a constant voltage circuit for obtaining a stable output voltage with respect to a change in temperature.

【0002】[0002]

【従来の技術】IC(集積回路)等の内部基準電圧を生
成する基準電圧回路としては、従来図5に示すようなバ
ンドギャップツェナー回路が用いられていた。バンドギ
ャップツェナー回路は電流源CC3 ,抵抗R30…R32
トランジスタQ30…Q32よりなり、出力端子8,9間に
温度変動に対して安定な出力電圧が得られる構成とされ
ていた。
2. Description of the Related Art A band gap zener circuit as shown in FIG. 5 has conventionally been used as a reference voltage circuit for generating an internal reference voltage for an IC (integrated circuit) or the like. The band gap zener circuit includes a current source CC 3 , resistors R 30 ... R 32 ,
The transistors Q 30 ... Q 32 are provided so that a stable output voltage can be obtained between the output terminals 8 and 9 with respect to temperature fluctuation.

【0003】また、本出願人は特公昭55−18928 号公報
において低電圧基準電圧回路を提案した(図6にその原
理回路図を示す)。同図において、10は互いに電流密
度の異なるトランジスタQ33…Q34を有する差動増幅回
路であり、その出力は制御用トランジスタQ38のべース
に供給され、端子8,9間の電圧が一定に制御されてい
る。また、抵抗R34の両端の電圧は上記差動増幅回路1
0の夫々の入力に供給されている。
The present applicant has proposed a low-voltage reference voltage circuit in Japanese Patent Publication No. 55-18928 (FIG. 6 shows the principle circuit diagram). In the figure, reference numeral 10 denotes a differential amplifier circuit having transistors Q 33 ... Q 34 having different current densities, the output of which is supplied to the base of a control transistor Q 38 , and It is controlled to be constant. The voltage across the resistor R 34 is the differential amplifier circuit 1
0 is supplied to each input.

【0004】図6の回路では、端子8、9間の電圧Vre
f をトランジスタQ39を構成するシリコン等の半導体の
エネルギーバンドギャップに相当する電圧Vgoと等しく
することによってVref が零温度係数を有する温度特性
とすることができ、温度が変動した場合にもVref を安
定に保つことができる構成とされていた。
In the circuit of FIG. 6, the voltage Vre between the terminals 8 and 9 is
f the Vref by equal to the voltage Vgo corresponding to the semiconductor energy band gap of silicon or the like constituting the transistor Q 39 is able to a temperature characteristic having a zero temperature coefficient, the Vref even if the temperature fluctuates The configuration was such that it could be kept stable.

【0005】[0005]

【発明が解決しようとする課題】しかしながら従来の定
電圧回路では、出力電圧Vref は温度の変動に対して安
定であり良好な定電圧電源となるが、Vref はトランジ
スタを構成するシリコンのエネルギーバンドギャップに
相当する電圧1.2Vに設定しなければならない。した
がって、近年増加しつつある1.2V以下の低電圧で動
作する種々の機器に対応できない欠点があった。
However, in the conventional constant voltage circuit, the output voltage Vref is stable against temperature fluctuation and is a good constant voltage power supply, but Vref is the energy band gap of the silicon constituting the transistor. Must be set to 1.2 V corresponding to Therefore, there is a disadvantage that it cannot cope with various devices operating at a low voltage of 1.2 V or less, which is increasing in recent years.

【0006】上記の点に鑑み本発明では、比較的簡単な
回路により、零温度係数を有する出力電圧を低電圧に設
定可能な定電圧回路を提供することを目的とする。
In view of the above, it is an object of the present invention to provide a constant voltage circuit that can set an output voltage having a zero temperature coefficient to a low voltage with a relatively simple circuit.

【0007】[0007]

【課題を解決するための手段】上記の問題を解決するた
めに本発明では、出力電流が負の温度特性を有する電流
源と電流源の一端に夫々の一端が接続された第1及び第
2の電圧降下素子と、第1及び第2の電圧降下素子の他
端に夫々のエミッタが接続されてなり夫々の電流密度が
異なるよう構成されて夫々のベース・エミッタ間電圧の
差の電圧が正の温度特性を有する第1及び第2のトラン
ジスタと、入力電圧を分圧した第1及び第2の分圧電圧
を生成し第1の分圧電圧を第1の端子を介して第1のト
ランジスタのべースに付与し第2の分圧電圧を第2の端
子を介して第2のトランジスタのべースに付与する分圧
手段とを具備し、第1及び第2のトランジスタ夫々のベ
ース・エミッタ間電圧の差の電圧が有する正の温度特性
を、電流源よりの負の温度特性を有する電流を第1及び
第2の電圧降下素子夫々に供給して電流源の一端と第1
及び第2のトランジスタ夫々のエミッタとの間に負の温
度特性を有する電圧降下を生成することにより補償する
よう構成した。
In order to solve the above-mentioned problems, according to the present invention, a current source having an output current having a negative temperature characteristic and first and second current sources each having one end connected to one end of the current source. And the emitters are connected to the other ends of the first and second voltage drop elements, respectively, so that their current densities are different from each other. First and second transistors having the following temperature characteristics, and a first transistor which generates first and second divided voltages obtained by dividing an input voltage and supplies the first divided voltage via a first terminal. Voltage dividing means for applying the second divided voltage to the base of the second transistor via the second terminal, and applying the second divided voltage to the base of the second transistor. - a positive temperature characteristic voltage difference emitter voltage has, the more the current source One end of the current source supplies current s in the first and second voltage dropping element husband having a temperature characteristic and a first
And compensating by generating a voltage drop having a negative temperature characteristic between the emitter of each of the first and second transistors.

【0008】[0008]

【作用】上記構成の本発明によれば、電流源からの負の
温度特性を有する電流を第1及び第2の電圧降下素子夫
々に供給することにより電流源の一端と第1及び第2の
トランジスタ夫々のエミッタとの間に生ずる電圧降下は
負の温度特性を示すため、正の温度特性とされる第1及
び第2のトランジスタ夫々のベース・エミッタ間電圧の
差の電圧はこれによって温度補償されるよう作用し、第
1及び第2のトランジスタ夫々のベース・エミッタ間電
圧の差の電圧と電流源の一端と第1及び第2のトランジ
スタ夫々のエミッタとの間に生ずる電圧降下との和の電
圧となる第1の端子と第2の端子との間の電圧は温度補
償されるよう作用する。
According to the present invention having the above configuration, the negative current from the current source is
By supplying a current having a temperature characteristic to each of the first and second voltage drop elements, a voltage drop between one end of the current source and the emitter of each of the first and second transistors exhibits a negative temperature characteristic. Therefore, the voltage of the difference between the base-emitter voltage of each of the first and second transistors which has a positive temperature characteristic acts so as to be temperature-compensated by this, and the base-emitter of each of the first and second transistors becomes active. A voltage between the first terminal and the second terminal, which is a sum of the voltage of the difference between the voltages and the voltage drop generated between one end of the current source and the emitter of each of the first and second transistors. Acts to be temperature compensated.

【0009】[0009]

【実施例】図1は本発明の第1実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【0010】図1に示すとおり、トランジスタQ1 のコ
レクタには抵抗R9 が接続され、エミッタには抵抗R1,
2 が直列に接続されている。これらの直列回路は端子
3,4を介して入力電圧である電源電圧VCCの両端に接
続され、電源電圧VCCを分圧している。また、トランジ
スタQ1 のべースと端子3の間には電流源CC1 が接続
されている。
As shown in FIG. 1, a resistor R 9 is connected to the collector of the transistor Q 1 , and a resistor R 1 ,
R 2 are connected in series. These series circuits are connected via terminals 3 and 4 to both ends of a power supply voltage V CC which is an input voltage, and divide the power supply voltage V CC . The current source CC 1 between the transistors Q 1 Nobesu and the terminal 3 are connected.

【0011】差動増幅回路5は、トランジスタQ2,…Q
5 、第1および第2の電圧降下素子である抵抗R3,
4 、電流源CC2 からなり、電流源CC2 の一端は端
子3に接続されている。第1のトランジスタであるトラ
ンジスタQ2 のエミッタと電流源CC2 の他端との間に
は抵抗R3 が、第2のトランジスタであるトランジスタ
3 のエミッタと電流源CC2 の他端との間には抵抗R
4 が接続されている。
The differential amplifier circuit 5 includes a transistor QTwo, ... Q
Five, A first and second voltage drop element, a resistor RThree,
RFour, Current source CCTwoCurrent source CCTwoOne end is the end
Child 3. Tiger which is the first transistor
Transistor QTwoEmitter and current source CCTwoBetween the other end of
Is the resistance RThreeIs the transistor that is the second transistor
Q ThreeEmitter and current source CCTwoBetween the other end of the resistor R
FourIs connected.

【0012】抵抗R1 の両端夫々は、第1および第2の
端子である端子1,2を介してトランジスタQ2,Q3
各べースに接続され、抵抗R1 の両端の電圧がトランジ
スタQ2,Q3の各べースに入力されている。
[0012] across each resistor R 1 s, through the terminals 1 and 2 are first and second terminals connected to each base over scan transistor Q 2, Q 3, the voltage across the resistor R 1 is It is input to each base of the transistors Q 2 and Q 3 .

【0013】また、トランジスタQ3 のコレクタ出力は
トランジスタQ6 のべースに接続され、トランジスタQ
6 のコレクタ出力はトランジスタQ1 のべースに接続さ
れている。
[0013] In addition, the collector output of the transistor Q 3 is connected to the transistor Q 6 total over vinegar, transistor Q
Collector output of 6 is connected to the transistor Q 1 total over the nest.

【0014】ところで、図1においてトランジスタQ2,
3 のエミッタ接合面積比をn1 :1(ただし、n1
1とする) としてトランジスタQ2,Q3 の電流密度比に
重み付けをする。回路各部の電圧、電流を図示のとおり
定め、トランジスタQ2,Q3 のべース・エミッタ間電圧
の差のオフセット電圧をΔVBEとする。
Incidentally, in FIG. 1, the transistors Q 2 ,
The emitter junction area ratio of Q 3 n 1: 1 (although, n 1>
1), the current density ratio of the transistors Q 2 and Q 3 is weighted. The voltage and current of each part of the circuit are determined as shown, and the offset voltage of the difference between the base-emitter voltages of the transistors Q 2 and Q 3 is ΔV BE .

【0015】iB6<<IC3, 1<<hFEとすると、差動
増幅器5の平衡条件は、 IC2=IC3=IE2=IE3 (1) である。
Assuming that i B6 << I C3 , 1 << h FE , the balance condition of the differential amplifier 5 is I C2 = I C3 = I E2 = I E3 (1).

【0016】また、 iB2<<IE1, i B3<<IE1とする
と、抵抗R1 の両端電圧V1は、 V1 =R1IE1 (2) =ΔVBE+(R4IE3−R3IE2) (3) =ΔVBE+(R4 −R3)IE2 (4)
[0016] When i B2 << I E1, i B3 << I E1, the voltage across V 1 of the resistor R 1 is, V 1 = R 1 I E1 (2) = ΔV BE + (R 4 I E3 −R 3 I E2 ) (3) = ΔV BE + (R 4 −R 3 ) I E2 (4)

【0017】[0017]

【数1】 (Equation 1)

【0018】ここで、 I2(R4 −R3)/2=ΔVR (6) とおくと、 V1 =ΔVBE+ΔVR (7) となる。Here, if I 2 (R 4 −R 3 ) / 2 = ΔV R (6), then V 1 = ΔV BE + ΔV R (7).

【0019】ここで、 ΔVBE= (kT/q)ln (n1) (8) (ただし、Tは動作温度〔K〕 kはボルツマン定数1.380662×10-23 〔JK-1〕 qは電子の電荷量 1.6021892×10-19 〔C〕) であるから、抵抗R1 の両端電圧V1 は V1 = (kT/q)ln (n1)+ΔVR (9) で表される。Here, ΔV BE = (kT / q) ln (n 1 ) (8) (where T is the operating temperature [K], k is the Boltzmann constant 1.380662 × 10 −23 [JK −1 ], and q is the electron since the charge amount 1.6021892 × 10 -19 [C]), the voltage across V 1 of the resistor R 1 is represented by V 1 = (kT / q) ln (n 1) + ΔV R (9).

【0020】ここで、第1項すなわちΔVBEはn1 >1
とされているので正の値であり、第2項ΔVR は後に説
明するとおり負の値となる。したがって、n1 の値に応
じて抵抗R3,R4 の値を選ぶことによりV1 の値を任意
の値に設定することが可能となる。
Here, the first term, ie, ΔV BE is n 1 > 1
Since there is a is a positive value, the second term [Delta] V R becomes a negative value as described later. Therefore, by selecting the values of the resistors R 3 and R 4 according to the value of n 1, the value of V 1 can be set to an arbitrary value.

【0021】ここで、抵抗R1 の両端電圧V1 の温度係
数は(9) 式の両辺を温度Tで偏微分して、
Here, the temperature coefficient of the voltage V 1 across the resistor R 1 is obtained by partially differentiating both sides of the equation (9) with the temperature T.

【0022】[0022]

【数2】 (Equation 2)

【0023】となる。## EQU1 ##

【0024】V1 の温度係数を零にするには、∂V1/∂
T=0より
To make the temperature coefficient of V 1 zero, {V 1 / ∂
From T = 0

【0025】[0025]

【数3】 (Equation 3)

【0026】とすればよい。It is sufficient to set

【0027】すなわち、トランジスタQ2,Q3 のエミッ
タ接合比n1 と電流I2 の値に応じてΔVR が(12) 式
を満足するように抵抗R3,R4 の値を選ぶことにより、
1 の温度係数∂V1/∂Tを零とすることができる。こ
こで、n1 >1であるから(k/q)ln(n1)は正の値と
なる。
[0027] That is, by selecting the values of resistors R 3, R 4 as according to the value of the transistor Q 2, emitter junction ratio of Q 3 n 1 and the current I 2 is [Delta] V R, thereby satisfying the expression (12) ,
The temperature coefficient ∂V 1 / ∂T of V 1 may be zero. Here, since n 1 > 1, (k / q) ln (n 1 ) is a positive value.

【0028】よって、ΔVR の温度係数∂ΔVR /∂T
を負の値とし、その絶対値が (k/q)ln (n1)の値と
等しくなるようにすれば、抵抗R1 の両端電圧V1 の温
度係数を零とすることができる。以下、ΔVR が(12)
式を満足するための条件について詳細に説明する。
Therefore, the temperature coefficient of ΔV R ∂ΔV R / ∂T
It was a negative value, if so the absolute value is equal to the value of (k / q) ln (n 1), the temperature coefficient of the voltage across V 1 of the resistor R 1 may be zero. Below, ΔV R is (12)
The conditions for satisfying the expression will be described in detail.

【0029】図2は本発明の第1実施例を一部詳細に示
した回路図である。
FIG. 2 is a circuit diagram partially showing the first embodiment of the present invention in detail.

【0030】図2において、トランジスタQ7,…Q11
よび抵抗R5,…R8 により、図1中の電流源CC1,CC
2 を構成している。トランジスタQ10, Q11はマルチコ
レクタトランジスタを構成し、電流密度比に重み付けさ
れている。トランジスタQ10のコレクタは抵抗R3,R4
の共通接続点に電流I2 を供給し、トランジスタQ11
コレクタはトランジスタQ1 のべースに電流I1 を供給
している。
[0030] In FIG. 2, the transistors Q 7, ... Q 11 and resistors R 5, ... by R 8, current source CC 1, CC in Figure 1
Make up two . The transistors Q 10 and Q 11 constitute a multi-collector transistor, and are weighted by the current density ratio. The collector of the transistor Q 10 is the resistance R 3, R 4
A common connection point to supply current I 2, the collector of the transistor Q 11 is supplying current I 1 to the transistor Q 1 Total chromatography scan of.

【0031】図2において、トランジスタQ7,…Q11
よび抵抗R5,…R8 により、図1中の電流源CC1,CC
2 を構成している。トランジスタQ10, Q11はマルチコ
レクタトランジスタを構成し、電流密度比に重み付けさ
れている。トランジスタQ10のコレクタは抵抗R3,R4
の共通接続点に電流I2 を供給し、トランジスタQ11
コレクタはトランジスタQ1 のべースに電流I1 を供給
している。
[0031] In FIG. 2, the transistors Q 7, ... Q 11 and resistors R 5, ... by R 8, current source CC 1, CC in Figure 1
Make up two . The transistors Q 10 and Q 11 constitute a multi-collector transistor, and are weighted by the current density ratio. The collector of the transistor Q 10 is the resistance R 3, R 4
A common connection point to supply current I 2, the collector of the transistor Q 11 is supplying current I 1 to the transistor Q 1 Total chromatography scan of.

【0032】図2において、回路各部の電圧、電流を図
示のとおり定める。IC8は、抵抗R 5,R6,R7 およびト
ランジスタQ7,Q8 により定電流化されて一定電流とな
る。トランジスタQ9,Q10,Q11の直流電流増幅率hFE
をhFE>>1とし、かつIC8FE<<IB8とすると、 IE10 =VBE9 /R8 (13) また、 IE10 =I1 +I2 (14) であるから、トランジスタQ10, Q11のコレクタ接合面
積比をn2 :1とすると I2 =IE10 2 /(1+n2) (15) となる。
FIG. 2 shows the voltage and current of each part of the circuit.
Set as shown. IC8Is the resistance R Five, R6, R7And
Transistor Q7, Q8To a constant current.
You. Transistor Q9, QTen, Q11DC current gain hFE
HFE>> 1 and IC8hFE<< IB8Then IE10= VBE9/ R8 (13) In addition, IE10= I1+ ITwo (14) Therefore, the transistor QTen, Q11Collector junction surface
Product ratio nTwo: 1 and ITwo= IE10nTwo/ (1 + nTwo) (15)

【0033】ここで、n2 /(1+n2)=n3 とおいて
(15) 式に(13) 式を代入すると、 I2 =IE10 3 =n3 BE9 /R8 (16) となる。
Here, assuming that n 2 / (1 + n 2 ) = n 3 and substituting equation (13) into equation (15), I 2 = I E10 n 3 = n 3 V BE9 / R 8 (16) Become.

【0034】よって、(5) 式よりTherefore, from equation (5),

【0035】[0035]

【数4】 (Equation 4)

【0036】となる。## EQU1 ##

【0037】ところで、By the way,

【0038】[0038]

【数5】 (Equation 5)

【0039】であり、トランジスタQ9 のべース・エミ
ッタ間電圧VBE9 は周知のとおり負の温度係数を示す。
よって、(16) 式より電流I2 も負の温度係数を示すの
で、ΔVR は負の温度係数を示す。
The base-emitter voltage V BE9 of the transistor Q 9 shows a negative temperature coefficient as is well known.
Therefore, since a negative temperature coefficient current I 2 from equation (16), [Delta] V R indicates a negative temperature coefficient.

【0040】ただし、Vgoはトランジスタを構成するシ
リコンのエネルギーバンドギャップに相当する電圧( 1.
12〜1.17〔eV〕),Tは動作温度〔K〕、T0 は基
準となる動作温度〔K〕、VBE09はT=T0 のときのト
ランジスタQ9 のべース・エミッタ間電圧〔V〕であ
る。
Here, Vgo is a voltage (1.) corresponding to the energy band gap of silicon constituting the transistor.
12 to 1.17 [eV]), T is the operating temperature (K), T 0 is the operating temperature to be a reference (K), V BE09 is between transistors Q 9 Nobesu emitter when the T = T 0 Voltage [V].

【0041】ここで、 (8) 式および(18) 式を(17)
式に代入して、
Here, the equations (8) and (18) are replaced with the equations (17)
Substituting into the expression,

【0042】[0042]

【数6】 (Equation 6)

【0043】(19)式の両辺を温度Tで偏微分すると、By partially differentiating both sides of equation (19) with temperature T,

【0044】[0044]

【数7】 (Equation 7)

【0045】となる。Is as follows.

【0046】ここで、∂V1 /∂T=0、すなわち、Here, ΔV 1 / ΔT = 0, that is,

【0047】[0047]

【数8】 (Equation 8)

【0048】となるように抵抗R3,4 の値を設定すれ
ば、V1 の温度係数を零とすることができる。
[0048] and if the resistor R 3, sets the value of R 4 such that it is possible to zero the temperature coefficient of V 1.

【0049】(22) 式においてn1 >1であり、また Vgo−VBE09>0 (23) であるから、右辺は正の値となる。[0049] (22) a n 1> 1 in formula, also because it is Vgo-V BE09> 0 (23 ), the right side has a positive value.

【0050】したがって、R4 >R3 とし、その差の絶
対値|R4 −R3 |が右辺の値と等しくなるように、n
1,n4 の値に応じて抵抗R3,R4 の値を設定すればV1
の温度係数を零とすることができ、抵抗R3は省略する
ことも可能である。
Therefore, R 4 > R 3, and n is set so that the absolute value | R 4 −R 3 | of the difference is equal to the value on the right side.
By setting the values of the resistors R 3 and R 4 according to the values of 1 and n 4 , V 1
The temperature coefficient of the can be zero, the resistance R 3 is may be omitted.

【0051】すなわち、抵抗R3 を省略する場合には、That is, when the resistor R 3 is omitted,

【0052】[0052]

【数9】 (Equation 9)

【0053】となるように、n1,3 の値に応じて抵抗
4 の値を設定すれば、V1 の温度係数を零とすること
ができる。
[0053] As will be, by setting the value of the resistor R 4 in accordance with the value of n 1, n 3, it is possible to zero the temperature coefficient of V 1.

【0054】なお、トランジスタQ1 のコレクタ電流は
定電流となり、また、抵抗R2 の両端電圧V2,抵抗R1
の上端とグランド間の電圧V3,抵抗R9 の両端電圧V9
は夫々 V2 =V1 2 /R1 (25)
[0054] Incidentally, the collector current of the transistor Q 1 is made a constant current, also across the voltage V 2 of the resistor R 2, the resistance R 1
Voltage V 3 between the top and ground, the voltage across V 9 of the resistor R 9
Are respectively V 2 = V 1 R 2 / R 1 (25)

【0055】[0055]

【数10】 (Equation 10)

【0056】となる。Is as follows.

【0057】このように、各抵抗R1,R2,R9 の抵抗値
の比率により分圧した分圧電圧V2,V3,V9を定電圧と
することができるので、夫々の電圧の温度係数を零とす
ることができる。よって、抵抗R1,R2,R9 の抵抗比を
選ぶことにより、従来のバンドギャップツェナー回路で
は得られなかった、温度補償された低電圧の基準電圧を
夫々得ることができる。以上説明したとおり本実施例で
は、電流比をアンバランスさせてべース・エミッタ間電
圧にオフセット電圧を持たせたトランジスタQ2,Q3
エミッタに、負の温度係数を示す電流源CC2 より抵抗
3,R4 を介して電流を供給し、正の温度係数を示すこ
のオフセット電圧を抵抗R3,R4 に生じる電圧降下(負
の温度係数を示す)により温度補正することにより、抵
抗R1 の両端電圧を零温度係数とするよう構成した。
As described above, the divided voltages V 2 , V 3 , and V 9 divided by the ratio of the resistance values of the resistors R 1 , R 2 , and R 9 can be constant voltages. Can be set to zero. Therefore, by selecting the resistance ratio of the resistors R 1 , R 2 , and R 9 , it is possible to obtain a temperature-compensated low-voltage reference voltage, which cannot be obtained by the conventional band gap zener circuit. As described above, in this embodiment, the current source CC 2 having a negative temperature coefficient is provided to the emitters of the transistors Q 2 and Q 3 in which the current ratio is unbalanced and the base-emitter voltage has an offset voltage. supplying a current through the more resistant R 3, R 4, by the temperature corrected by the positive resistance of the offset voltage indicative of the temperature coefficient R 3, the voltage drop across the R 4 (indicating a negative temperature coefficient), and configured to the voltage across the resistor R 1 and zero temperature coefficient.

【0058】図3は本発明の第2実施例の回路図であ
る。本実施例は基本構成は第1実施例と同一とし、電流
1 の制御方法を変更した例である。すなわち、トラン
ジスタQ6 にてカレントミラーペアトランジスタQ12,
13を駆動し、これによりPNP型としたトランジスタ
1 を制御するよう構成した。
FIG. 3 is a circuit diagram of a second embodiment of the present invention. This example basic structure is the same as the first embodiment, an example of changing the method of controlling the current I 1. In other words, the current mirror pair transistor Q 12 in the transistor Q 6,
Drives the Q 13, thereby configured to control the transistor Q 1 which is a PNP type.

【0059】図4は本発明の第3実施例の回路図であ
る。本実施例は、第1実施例においてn1 >1としてお
き抵抗R3 を省略した構成とし、電流源CC1,CC2
回路構成を変更した例である。
FIG. 4 is a circuit diagram of a third embodiment of the present invention. This embodiment is an example in which n 1 > 1 is set in the first embodiment, the resistor R 3 is omitted, and the circuit configuration of the current sources CC 1 and CC 2 is changed.

【0060】すなわち、トランジスタQ14, …Q16およ
び抵抗R10, …R12からなる電流源CC1'によりトラン
ジスタQ1 を駆動し、トランジスタQ17, …Q19、抵抗
13, …R17およびOPアンプ6からなる電流源CC2'
によりトランジスタQ2,Q3 に電流を供給するよう構成
した。また、トランジスタQ21,Q22によるカレントミ
ラー回路をトランジスタQ1 のコレクタと端子7の間に
接続した。
[0060] That is, the transistors Q 14, ... Q 16 and resistors R 10, ... by the current source CC 1 'consisting of R 12 to drive the transistors Q 1, transistors Q 17, ... Q 19, resistors R 13, ... R 17 Current source CC 2 ′ composed of
Thus, a current is supplied to the transistors Q 2 and Q 3 . Further, a current mirror circuit including the transistors Q 21 and Q 22 was connected between the collector of the transistor Q 1 and the terminal 7.

【0061】本実施例によれば、第1及び第2の実施例
に比べて動作電圧範囲を拡大することができ、また、端
子7より定電流を得ることができる特長がある。
According to this embodiment, the operating voltage range can be expanded as compared with the first and second embodiments, and a constant current can be obtained from the terminal 7.

【0062】[0062]

【発明の効果】上述の如く本発明によれば、第1の端子
と第2の端子との間の電圧は、正の温度特性を示す第1
及び第2のトランジスタ夫々のベース・エミッタ間電圧
の差の電圧と電流源の一端と第1及び第2のトランジス
タ夫々のエミッタとの間に生ずる負の温度特性を示す電
圧降下との和の電圧となるために温度に対して安定な電
圧となるよう補償され、分圧手段よりの分圧電圧を低電
圧とすれば、温度に対して安定な低電圧の基準電圧が得
られる特長がある。
As described above, according to the present invention, the voltage between the first terminal and the second terminal is the first voltage having a positive temperature characteristic.
And the voltage of the sum of the difference between the base-emitter voltages of the respective second transistors and the voltage drop showing a negative temperature characteristic between one end of the current source and the respective emitters of the first and second transistors. Therefore, when the divided voltage from the voltage dividing means is set to a low voltage, a low voltage reference voltage stable to the temperature can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の第1実施例を一部詳細に示した回路図
である。
FIG. 2 is a circuit diagram partially showing the first embodiment of the present invention in detail.

【図3】本発明の第2実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.

【図4】本発明の第3実施例の回路図である。FIG. 4 is a circuit diagram of a third embodiment of the present invention.

【図5】従来の定電圧回路の一例の回路図である。FIG. 5 is a circuit diagram of an example of a conventional constant voltage circuit.

【図6】従来の定電圧回路の他の例の回路図である。FIG. 6 is a circuit diagram of another example of a conventional constant voltage circuit.

【符号の説明】[Explanation of symbols]

1 端子(第1の端子) 2 端子(第2の端子) Q2 トランジスタ(第1のトランジスタ) Q3 トランジスタ(第2のトランジスタ) R3 抵抗(第1の電圧降下素子) R4 抵抗(第2の電圧降下素子) CC1,CC2,CC1',CC2' 電流源 VCC 入力電圧1 terminal (first terminal) 2 terminal (second terminal) Q 2 transistor (first transistor) Q 3 transistor (second transistor) R 3 resistor (first voltage dropping element) R 4 resistance (the second voltage dropping element) CC 1, CC 2, CC 1 ', CC 2' current source V CC input voltage

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 出力電流が負の温度特性を有する電流源
と、 該電流源の一端に夫々の一端が接続された第1及び第2
の電圧降下素子と、 該第1及び第2の電圧降下素子の他端に夫々のエミッタ
が接続されてなり、夫々の電流密度が異なるよう構成さ
れて夫々のベース・エミッタ間電圧の差の電圧が正の温
度特性を有する第1及び第2のトランジスタと、 入力電圧を分圧した第1及び第2の分圧電圧を生成し、
該第1の分圧電圧を第1の端子を介して該第1のトラン
ジスタのべースに付与し、該第2の分圧電圧を第2の端
子を介して該第2のトランジスタのべースに付与する分
圧手段とを具備し、 該第1及び第2のトランジスタ夫々のベース・エミッタ
間電圧の差の電圧が有する正の温度特性を、該電流源か
らの負の温度特性を有する電流を該第1及び第2の電圧
降下素子夫々に供給して該電流源の一端と該第1及び第
2のトランジスタ夫々のエミッタとの間に負の温度特性
を有する電圧降下を生成することにより補償するよう構
成したことを特徴とする定電圧回路。
1. A current source having an output current having a negative temperature characteristic, and first and second terminals each having one end connected to one end of the current source.
And the other ends of the first and second voltage drop elements are connected to respective emitters, and are configured to have different current densities. Generates first and second transistors having a positive temperature characteristic, and first and second divided voltages obtained by dividing the input voltage,
The first divided voltage is applied to the base of the first transistor via a first terminal, and the second divided voltage is applied to the base of the second transistor via a second terminal. Voltage dividing means for applying a positive temperature characteristic of a voltage difference between a base-emitter voltage of each of the first and second transistors to the current source.
The current having a negative temperature characteristic is supplied to each of the first and second voltage drop elements, and a negative temperature characteristic is provided between one end of the current source and the emitter of each of the first and second transistors. A constant voltage circuit configured to compensate by generating a voltage drop having the following.
JP03277723A 1991-10-24 1991-10-24 Constant voltage circuit Expired - Fee Related JP3106607B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03277723A JP3106607B2 (en) 1991-10-24 1991-10-24 Constant voltage circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03277723A JP3106607B2 (en) 1991-10-24 1991-10-24 Constant voltage circuit

Publications (2)

Publication Number Publication Date
JPH05119862A JPH05119862A (en) 1993-05-18
JP3106607B2 true JP3106607B2 (en) 2000-11-06

Family

ID=17587426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03277723A Expired - Fee Related JP3106607B2 (en) 1991-10-24 1991-10-24 Constant voltage circuit

Country Status (1)

Country Link
JP (1) JP3106607B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271708B2 (en) 2007-02-01 2009-06-03 シャープ株式会社 Power amplifier and multistage amplifier circuit including the same

Also Published As

Publication number Publication date
JPH05119862A (en) 1993-05-18

Similar Documents

Publication Publication Date Title
JP4380812B2 (en) How to generate a bandgap reference voltage
US5619163A (en) Bandgap voltage reference and method for providing same
US5394112A (en) Differential transconductor with reduced temperature dependence
JP2757747B2 (en) Temperature compensated voltage regulator with beta compensation
JP2004514230A (en) Method of adjusting BGR circuit and BGR circuit
JP3106607B2 (en) Constant voltage circuit
JPH09244758A (en) Voltage and current reference circuit
JP2625552B2 (en) Filter circuit
JP2545501B2 (en) DC signal conversion circuit
JP3070185B2 (en) Constant voltage circuit
JPS6154286B2 (en)
JPH05218290A (en) Temperature compensation type reference voltage generating circuit for semiconductor device
JP2629234B2 (en) Low voltage reference power supply circuit
JPH0527139B2 (en)
JPH0682309B2 (en) Reference voltage generation circuit
JPH04290B2 (en)
JP3082247B2 (en) Constant voltage circuit
JP3105716B2 (en) Current mirror circuit
JP3509317B2 (en) DC control circuit
JP3266941B2 (en) Constant current circuit
JP3036084B2 (en) Constant voltage circuit
JPS58141012A (en) Bias circuit
JP2727389B2 (en) Temperature characteristic compensation circuit
JPH0534690B2 (en)
JPH1145126A (en) Reference voltage generating circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees