JPS62221869A - デユアルランプ制御回路を持つた電源 - Google Patents

デユアルランプ制御回路を持つた電源

Info

Publication number
JPS62221869A
JPS62221869A JP61295053A JP29505386A JPS62221869A JP S62221869 A JPS62221869 A JP S62221869A JP 61295053 A JP61295053 A JP 61295053A JP 29505386 A JP29505386 A JP 29505386A JP S62221869 A JPS62221869 A JP S62221869A
Authority
JP
Japan
Prior art keywords
voltage
switch
power supply
current
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61295053A
Other languages
English (en)
Inventor
ロリマー　ケイ．ヒル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Vishay Siliconix Inc
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Siliconix Inc, Siliconix Inc filed Critical Vishay Siliconix Inc
Publication of JPS62221869A publication Critical patent/JPS62221869A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電源に関するものであって、更に詳細には、ス
イッチング電源に関するものである。
従来、第１図に示した如く、入力端子１２で第１ＤＣ電
圧Ｖｉｎを受は取り且つそれから出力端子１４上に第２
ＤＣ電圧Ｖｏｕｔを発生する電源１０の如きスイッチン
グ電源は公知である。電源１０は抵抗ＲＬとしての負荷
を横断して出力電圧Ｖｏｕｔを供給する。
電源１０は入力端子１２とノードＮ１との間に接続され
ているインダクタＬ１を有している。ノードＮ１と接地
との間にはＮチャンネルＭＯＳトランジスタＱ１と抵抗
Ｒ１とが接続されている。
トランジスタＱ１は、論理回路１６からの信号に応答し
て周期的にターンオン及びターンオフする。
トランジスタＱ１がオンであると、電流が入力端子１２
、インダクタＬ１、トランジスタＱ１、抵抗Ｒ１を介し
て流れる。抵抗Ｒ１の抵抗が小さいので、電圧降下Ｖｉ
ｎの殆どはインダクタＬ１に表れる。従来公知の如く、
一定電圧がインダクタに印加されると、該インダクタを
介しての電流が時間に関してリニアに増加する。従って
、インダクタＬ　Ｌを介しての電流はトランジスタＱ１
がターンオフする迄増加する。トランジスタＱ１がター
ンオフすると、電流が、入力端子１２を介して、インダ
クタＬ１を介して、ダイオードＤ１を介して、且つ並列
接続された出力コンデンサＣ１と負荷ＲＴ、とを介して
流れる。負荷ＲＬへ送られるパワー即ち電力の量は、ト
ランジスタＱ１がターンオフする時にインダクタＬｌ内
に蓄積されるエネルギの量に依存し、それは、トランジ
スタＱ１の各スイッチングサイクルの間にトランジスタ
Ｑ１がオン状態を維持する時間の長さに依存する。ダイ
オードＤ１は出力コンデンサＣ１がトランジスタＱ１又
はインダクタＬ１を介して放電することを防止する。
トランジスタＱ１は一定の周波数でターンオン及びター
ンオフするが、デユーティサイクルは出力電圧Ｖｏｕｔ
に応答して変化する。特に、トランジスタＱ１は、クロ
ック端子１７上で受は取られるクロック信号ＣＬＫに応
答してターンオンし、且つ出力電圧Ｖｏｕｔに応答して
ターンオフする。
従って、出力電圧Ｖｏｕｔが減少すると、トランジスタ
Ｑ１のオン時間が増加し、その際にインダクタＬ１をし
てトランジスタＱ１がオンである間の各サイクルの期間
中に一層のエネルギを蓄積させ、且つトランジスタＱ１
がオフしている時にインダクタＬ１をして一層のパワー
を負荷ＲＬへ送らせる。逆に、出力電圧Ｖｏｕｔが増加
すると、トランジスタＱ１のオン時間が減少し、インダ
クタＬ１電源１０は分圧機を有しており、該分圧機は抵
抗Ｒ２及びＲ３を有しており且つ出力電圧Ｖｏｕｔに比
例する電圧■１を供給する。電圧ｖ１は増幅器１８によ
る基準電圧Ｖｒｅｆと比較し、それは電圧ｖ１と基準電
圧Ｖｒｅｆとの間の差に比例する電圧■２を発生する。
電圧■２は比較器２０の反転入力リードへ与えられる。
比較器２０の非反転入力リードは、トランジスタＱ１と
抵抗Ｒ１との間のノードに存在する電圧ｖ３を受は取る
。電圧Ｖ２、電圧ｖ３、クロック信号ＣＬＫ、及びトラ
ンジスタＱ１のオン時間の間の関係は第２図のタイミン
グ線図に示しである。
第２図を参照すると、上昇するクロック信号ＣＴ、　Ｋ
に応答してトランジスタＱ１がターンオンすると、２つ
の理由から抵抗Ｒ１に短い電圧スパイクＳ１が表れる。
第１に、トランジスタＱ１のゲートソース容量の為に、
高電圧が最小にトランジスタＱ１のゲートに印加されて
トランジスタＱ１をターンオンさせると、トランジスタ
Ｑ１のソース従って抵抗Ｒ１にパルスが表れる。第２に
、ノードＮ１に接続されている種々の要素の容量の為に
、ノードＮ１でのこの容量上の電圧における変化はトラ
ンジスタＱ１及び抵抗Ｒ１を介して電流を流させ、抵抗
Ｒ１での電圧スパイクに付加される。
電圧スパイクＳ１のセトリングに続いて、抵抗Ｒ１の電
圧■３は着実に増加する。何故ならば、トランジスタＱ
１がオンすると、インダクタＬ１を介しての電流は時間
に関してリニアに増加し、従って、抵抗Ｒ１を介しての
電流、従って抵抗Ｒ１での電圧ｖ３は時間に関してリニ
アに増加する。
電圧ｖ３が電圧ｖ２と超えて増加すると（前述した如く
、電圧ｖ２は電圧Ｖｌと基準電圧Ｖｒｅｆとの間の差異
に比例している）、比較器２０からの出力信号は論理回
路１６へパルスを与え、論理回路１６をしてトランジス
タＱ１をターンオフさせる。トランジスタＱ１は、クロ
ック信号ＣＬＫの次の上昇端部迄オフ状態を維持し、そ
の時間において、トランジスタＱ１が再度ターンオンし
且つ比較器２０が論理回路１６へ別のパルスを供給する
迄オン状態を維持する。
出力電圧Ｖｏｕｔが減少すると、電圧Ｖｒｅｆと電圧ｖ
１との間に差異が増加し、電圧ｖ２が増加しく例えば、
第２図に図示した値Ｖ２’　）、従って。
トランジスタＱ１はより長い期間の間オン状態を維持す
る。その為に、トランジスタＱ１のオン時間の期間中、
より多くのエネルギがインダクタＬｌ内に蓄積され、そ
れはトランジスタＱ１がターンオフされる各サイクル毎
番こより多くのエネルギが出力負荷ＲＬへ供給される。
この様に、電源１０は、より多くのパワーを負荷ＲＴ、
へ供給することによって出力電圧Ｖｏｕｔにおける減少
に対向し、又その逆のことも言える。重要なことである
が、クロック信号ＣＬＫが低であるとスイッチングトラ
ンジスタＱ１は常にオフであり、スイッチングトランジ
スタＱ１がクロック信号ＣＬ　Ｋのデユーティサイクル
よりも大きなデユーティサイクルを持つことを防止し、
その際にインダクタＬｌ内に蓄積されたエネルギを負荷
ＲＴ、へ転送すべき時間を与え且つ過剰な電流が通過す
ることを防止し、トランジスタＱ１を破壊することを防
止する。
第２図に示される如く、電圧スパイクＳ１が電圧■２よ
りも大きいと、比較器２０はスパイクＳ１と電圧■３の
波形に関連する通常の電圧ランプとの間を区別すること
が出来ない。従って、電圧スパイクＳ１が電圧ｖ２より
も一層大きくなると、比較器２０は、トランジスタＱ１
がターンオンした殆ど直後にパルスを論理回路１６へ供
給し、その際に比較器２０は出力電圧■ｏｕｔを適切に
調節することが不能となる。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、高性能で信頼性の高
いスイッチング電源を提供することを目的とする。
本発明の１実施例に基づいて構成されるスイッチング電
源は、インダクタを介して接地へ接続されており入力電
圧を受は取る為の第１リード、スイッチングトランジス
タ、抵抗を有している。該インダクタと該スイッチング
トランジスタ間のノードは、ダイオードを介して出力端
子へ接続されている。該スイッチングトランジスタは、
クロック信号に応答してターンオンし且つ比較器からの
パルスに応答してターンオフする。該比較器は該インダ
クタを介しての電流に比例する第１電圧を受は取る第１
リードを持っている。該比較器の第２リードは第２電圧
を受は取り、それは第３電圧（電源出力電圧に比例）と
基準電圧との間の差異に依存する速度で所定のレベルか
ら減少する。
該スイッチングトランジスタが最初にターンオンすると
、電圧スパイクが典型的に比較器の第１人力リードで受
は取られる。然し乍ら、該トランジスタがターンオンす
ると、第２電圧はスパイクの最大電圧よりも一層大きい
。従って、本発明の電源は、第３電圧が基準電圧に近づ
いても、正確に調節を行う。
別の実施例においては、インダクタを使用する代わりに
、フライバックトランス（変成器）を使用している。フ
ライバックトランスはその１次巻線を入力端子とスイッ
チングトランジスタとの間に接続しており口、つその２
次巻線を負荷に接続している。スイッチングトランジス
タがオンすると、エネルギがトランス内に蓄積される。
スイッチングトランジスタがターンオフすると、トラン
スの２次巻線が蓄積したエネルギを負荷へ供給する。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。第３図は本発明の１実施例に
基づいて構成された電源１００を示している。電源１０
０は、入力電圧Ｖｉｎを受は取る入力端子１２と、負荷
ＲＬに出力電圧Ｖｏｕｔを供給する出力端子１４とを有
している。従来の電源１０における如く、入力端子１２
はインダクタＬ１及びダイオードＤ１を介して出力端子
１４へ接続されている。インダクタＬ１及びダイオード
Ｄ１の間のノードはＮチャンネルＭＯＳスイッチングト
ランジスタＱ１及び抵抗Ｒ１を介して接地へ接続されて
いる。スイッチングトランジスタＱ１は周期的にターン
オン及びオフする。スイッチングトランジスタＱ１がオ
ンすると、電流が、端子１２、インダクタＬ１、スイッ
チングトランジスタＱ１、抵抗Ｒ１、を介して接地へ流
れ、その際にインダクタ上１内にエネルギを蓄積させる
。
スイッチングトランジスタＱ１がターンオフすると、イ
ンダクタＬｌ内に蓄積されるエネルギが、端子１２、イ
ンダクタＬ１、ダイオードＤ１を介して、並列接続され
ている出力フィルタコンデンサＣ１及び負荷ＲＬへ電流
を流す。
第１図の従来の電源１０の場合にもそうであった様に、
電源１００は抵抗Ｒ２及びＲ３からなる分圧器を有して
おり、それは出力電圧Ｖｏｕｔに比例する電圧ｖ１を供
給する。増幅器１８は、電圧■１と基準電圧Ｖｒｅｆと
の間の差異に比例する出力電圧ｖ２を発生する。然し乍
ら、第１図の従来の回路と対比して、比較器２０の反転
入力リードを駆動する為に電圧ｖ２を使用する代わりに
、電圧■２は、第７図の波形線図に示した如く、コンデ
ンサＣ２での電圧■４が減少する速度を制御する。コン
デンサＣ２での電圧は比較器２０の反転入力リードへ供
給される。、（１実施例においては。
コンデンサ２０を別の回路要素として設ける代わりに、
コンデンサＣ２は比較２０の反転入力リードに接続され
ているデバイスによって表される容量である。） コンデンサＣ２はＮチャンネルＭＯ３ｈランジスタＱ５
を介して流れる第１電流■１によって充電され且つ直列
接続されるＮチャンネルＭＯＳトランジスタＱ６及びＱ
７を介して流れる第２電流■２によって放電される。ト
ランジスタＱ７のゲートはクロック信号ＣＬＫを受は取
るべく接続されており、従って、ＮチャンネルＭＯＳト
ランジスタＱ７は、クロック信号ＣＬＫが高である時に
のみ導通する。トランジスタＱ６のゲートは電圧ｖ２に
依存する電圧を受は取り、従ってトランジスタＱ６をし
て電圧ｖ２に依存する電流の量を導通させる。従って、
クロック信号ＣＬＫが高となると、コンデンサＣ２は電
流ｌ３＝Ｉ２−１１によって放電される。尚、電流工２
は電圧ｖ２に依存する。クロック信号ＣＬＫが低となる
と、トランジスタＱ７はターンオフし、電流工２はゼロ
と等しくなり、且つコンデンサＣ２は電流１１によって
電圧Ｖｍａｘへ充電される。コンデンサＣ２での電圧ｖ
４は、クロック信号ｃｒ、Ｋが再度高となる迄電圧Ｖｍ
ａｘに維持される。
電圧■２は、以下の如くに、コンデンサＣ２の放電速度
を制御する。電圧ｖ２はＰチャンネルＭＯＳトランジス
タロ２及びＱ３のゲートに与えられる。トランジスタＱ
２及びＱ３は電流ミラー構成に配設されており、従って
トランジスタＱ２を介しての電流はトランジスタＱ３を
介しての電流に比例する。トランジスタＱ３を介しての
電流は電圧ｖ２に額に関連している。トランジスタＱ２
のドレインはＮチャンネルＭＯＳトランジスタロ４のド
レイン及びゲートへ接続されており、且つ１〜ランジス
タＱ４を介しての電流はトランジスタＱ２を介しての電
流と等しい。ＮチャンネルＭＯＳトランジスタロ４及び
Ｑ６は、トランジスタＱ６を介しての電流がトランジス
タＱ４を介しての電流（それはトランジスタＱ３を介し
ての電流に比例する）に略比例する様に配設されている
。従って、コンデンサＣ２は、電圧ｖ２に依存する速１
５一 度でトランジスタＱ６を介して放電する。上述した如く
、この放電電流はトランジスタＱ６及びＱ７を介して流
れる。
上述した如く、スイッチングトランジスタＱ１がオンす
ると、電圧ｖ３は時間に関してリニアに増加し且つコン
デンサＣ２における電圧ｖ４は時間に関して減少する。
電圧■３が電圧ｖ４を超えると、比較器２０は論理回路
１６へパルスを供給し、それはスイッチングトランジス
タＱ１をターンオフさせる。従って、スイッチングトラ
ンジスタＱｌ（従って、負荷ＲＬへ送られるサイクル当
りのエネルギ）のオン時間は、コンデンサＣ２が放電す
る速度に依存し、それは電圧ｖ２、従って出力電圧Ｖｏ
ｕｔに依存する。
第７図は、第３図の回路内の種々の信号間のタイミング
関係を示している。クロック信号ＣＬ　Ｋが高となると
、スイッチングトランジスタＱｌがターンオンし且つ電
圧スパイクが抵抗Ｒ１に表れる（電圧波形Ｖ３）。その
後、電圧ｖ３は略すニア即ち直線的に増加する。一方、
電圧ｖ４は略すニアに減少を開始する。電圧ｖ３が電圧
■４よりも大きくなると、スイッチングトランジスタＱ
１がターンオフし且つ電圧ｖ３がゼロへ降下する。
電圧ｖ４はクロック信号ＣＬＫが低となる迄減少を継続
し、その時点で、トランジスタＱ７はターンオフし且つ
コンデンサＣ２での電圧ｖ４は電圧Ｖｍａｘへ増加する
。
第８図は、電圧ｖ４が非常に遅い速度で減少する場合（
即ち、電圧Ｖｏｕｔが比較的低である場合）に第３図の
電源内の種々の信号のタイミング関係を示しており、従
って電圧ｖ４は電圧ｖ３よりも低くなることはない。こ
の様な状況下において、クロック信号ＣＬＫが低となる
と、論理回路１６がスイッチングトランジスタＱ１をタ
ーンオフさせる。更に、クロック信号ＣＬＫがトランジ
スタＱ７をターンオフし、且つコンデンサｃ２は再度電
圧Ｖｍａｘへ充電する。
第９図は、電圧ｖ２が非常に低く、従ってトランジスタ
Ｑ１は非常に短い期間の間だけターンオンする場合のタ
イミング関係を示している。電圧Ｖｏｕｔが高の場合、
例えば負荷ＲＬが殆ど電流を引き出していない場合、電
圧ｖ２は低である。
要するに、第３図の電源１００は電圧波形ｖ４を供給し
、それは出力電圧Ｖｏｕｔによって決定される速度で減
少する。この回路は単に例示的なものであって、その他
の実施例においては、異なった回路を使用して出力電圧
に依存する速度で変化する電圧を比較器２０へ供給する
。
第１０図は論理回路１６の１実施例の概略図であり、そ
れはラッチを形成する一対のＮＯＲゲート１０２及び１
０４を有している。ＮＯＲゲート１０２の第１人力リー
ドは、比較器２０からの出力信号を受は取り、一方ＮＯ
Ｒゲート１０２の第２人力リードはＮＯＲゲート１０４
からの出力信号を受は取る。ＮＯＲゲート１０４は、ク
ロック信号ＣＬＫの反転信号を受は取る入力リード、及
びＮＯＲゲート１０２の出力信号を受は取る第２人力リ
ードを有している。ＮＯＲゲート１０４からの出力信号
は、ＮＯＲゲート１０６の入力リードを駆動し、それは
反転用バッファ１０８及び１０９を介してＮチャンネル
ＭＯＳトランジスタＱ１を駆動する。ＮＯＲゲート１０
６は又クロック信号ＣＬ　Ｋの反転信号を受は取る入力
リードを有している。
回路１６の動作は以下の真理値表を参照するとより良く
理解することが可能である。記号ｒ　Ｌ　Ｊは指定した
ノードでの電圧が低であることを表す。
逆に、記号ｒ　ＨＪは指定したノードでの電圧が高であ
ることを表す。
真理値表を参照すると、信号ＣＬＫが低の間に、ノード
Ｎ２での電圧は高であり、従ってＮＯＲゲート１０６は
低電圧でノードＮ３を（反転用バッファ１０８及び１０
９を介して）駆動し、その際にトランジスタＱ１をオフ
に維持する。更に、ノードＮ２における電圧が高である
ので、ノードＮ４における電圧は低である。ノードＮ５
における信号（比較器２０によって供給される）は、ク
ロック信号ＣＬＫが高となる前に低であり、従ってノー
ドＮ６における信号は高である。
真理値表 棒ｉ’Ｊ］　　　　　　　　　　　ＣＬＫ　　Ｎ２　　
Ｎ３　　Ｎ４　　Ｎ５　　Ｎ６１、信号ＣＬＫ高直前　
　　Ｌ　　１１　　Ｌ　　Ｌ　　Ｌ　　Ｎ２、信号ＣＬ
Ｋ高直後　　　ＨＬ　　ＩＩ　　Ｌ　　Ｌ　　１１３、
ノードＮ５信号高　　　ＨＬＬＨＨＬ信号ＣＬＫが高と
なると、ノードＮ２での電圧が低となり、ノードＮ３で
の電圧が高となり、その際にトランジスタＱ１をターン
オンする。トランジスタＱ１がターンオンするのは、信
号ＣＬＫが低となる（即ち、回路１６が真理値表のライ
ン１に記録再生した状態へ復帰する）からか、又はノー
ドＮ５での電圧が高となる（即ち、真理値表のライン３
に記録再生した状態）となるからである。ノードＮ５で
の電圧が高となると、ノードＮ６での電圧が低となり、
ノードＮ４での電圧が高となり、且つノードＮ３での電
圧が低となり、トランジスタＱ１をターンオフさせる。
その後に、ノードＮ５での電圧及び信号ＣＬ　Ｋの両方
が低となり、且つ回路１６が真理値表のライン１の状態
へ復帰する。
第４図を参照すると、インダクタＬ１を使用する代わり
に、本発明の別の実施例においては、トランスＴ１がそ
の１次巻線Ｐを入力端子１２とスイッチングトランジス
タＱ１との間に接続させており、且つその２次巻線Ｓを
ダイオードＤ１を介して出力負荷ＲＬ及び出力フィルタ
コンデンサＣ１へ接続させている。スイッチングトラン
ジスタＱ１がオンであると、１次巻線Ｐを介しての電流
の流れがトランスＴ１内にエネルギを蓄積させ、且つス
イッチングトランジスタＱ１がターンオフすると、蓄積
されたエネルギが２次巻線Ｓを介して負荷ＲＬ及び出力
フィルタコンデンサＣ１へ供給される。トランスＴ１の
巻線比を増加させることによって、２次巻線Ｓは負荷Ｒ
Ｌへ大きな電圧パルスを供給する。同様に、トランスＴ
１の巻線比を減少させることによって、２次巻線Ｓは負
荷ＲＬへ高電流パルスを供給する。
第５図は第３図の電源１００に類似した電源２００を示
しているが、可変抵抗Ｒ５及びＰＮＰトランジスタＱ１
０を有している。抵抗Ｒ５及びトランジスタＱＩＯは、
比較器２０の反転入カリ−ドにおける電圧ｖ４が可変抵
抗Ｒ５によって固定さえた所定の値を超えて上昇するこ
とが無いことを確保すべく接続されている。この様に、
電圧Ｖｗａｘ　（コンデンサＣ２での最大電圧）は所望
の電圧（Ｖｉｎ以下）へ調節することが可能であり、イ
ンダクタＬ１とスイッチングトランジスタＱ１と抵抗Ｒ
１とを介しての電流の所定の値に対して、比較器２０が
論理回路１６への制御信号を供給し、それがスイッチン
グトランジスタＱ１をターンオフさせることを確保して
いる。この様に、インダクタＬ１、スイッチングトラン
ジスタＱ１、抵抗Ｒ１を介しての電流に対して」１限が
設定され、その際に過剰な電流が焦がれることを防止し
ている。
第６図を参照すると、電源４００は第５図の電源２００
と類似しているが、ＰＮＰトランジスタＱｌｌを有して
おり、それは比較器２ｏの反転入力リード電圧ｖ４が、
増幅器１８によって与えられる電圧■２よりも１ダイオ
ード電圧降下（約０゜７Ｖ）を超えて上昇することを防
止している。特に、電圧■４がＶ２＋０．７Ｖへ上昇す
ると、トれよりも一層高く上昇することを防止する。
第６図の実施例は、特にトランジスタＱ１の低デユーテ
ィサイクルの間に、電圧Ｖｉｎにおける急激な変動には
比較的影響を受けない。電圧Ｖｉｎが急激に増加すると
、インダクタＬ１を介しての電流は急激に増加し、且つ
電圧Ｖｏｕｔは増加する。
第６図のトランジスタＱｌｌを有することによって、電
圧Ｖｉｎにおける変動に対する感受性は減少される。こ
のことが達成される態様は第１１ａ図及び第１１ｂ図を
参照してより良く理解される。
第１１．　ａ図を参照すると、波形４５０ａは、電圧Ｖ
ｍａｘが固定されている場合の電圧■４と時間との間の
関係を示している。波形４５２ａは、入力電圧Ｖｉｎが
一定な正常レベルに維持される場合の電圧ｖ３と時間と
の関係を示している。波形４５２ｂは、電圧Ｖｉｎが急
激にΔＶ　ｊ　ｎだけ増加する場合の電圧ｖ３と時間と
の間の関係を示している。
インダクタＬ１を介しての電流は、波形４５２ａが波形
４５０ａと交差するよりも、波形４５２ｂが波形４５０
ａと交差する場合の方が一層大きい。
還元すると、インダクタＬ１を介しての電流は、電圧Ｖ
ｉｎが一定である場合よりも電圧Ｖ　ｊｎが急激に増加
する場合の方が、トランジスタＱ１がターンオフする時
間において、一層大きい。
第１１．　ｂ図は、電圧Ｖｍａｘが電圧Ｖ２（それは電
圧Ｖｏｕｔに応答して変化する）に応答して減少する場
合に、電圧Ｖ４　（波形４５０ｂ）と電圧Ｖ３との間の
関係を示している。電圧Ｖ　ｉ　ｎにおける急激な増加
によって発生されるインダクタＬ１を介しての電流にお
ける増加は、第１１ａ図の波形に対するインダクタＬ１
を介しての電流における対応する増加よりも少ない。従
って、当業者によって理解される如く、第６図の実施例
は、電圧Ｖｉｎにおける変動に対して向上した不感受性
を提供している。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図は従来技術に従って構成されたスイッチング電源
の概略図、第２図は第１図の電源内の種々の信号の関係
を示した波形線図、第３図は本発明の１実施例に基づい
て構成された電源の概略図、第４図はインダクタの代わ
りに出カドランスを使用する本発明の別の実施例に基づ
いて構成された電源の概略図、第５図はトランジスタＱ
１をターンオンさせるクロック遷移の前に比較器２０へ
印加される電圧を制限する回路を具備する本発明の別の
実施例に基づいて構成された電源の概略図、第６図はフ
ィードバック電流制限器を具備する本発明に基づいて構
成された電源の概略図、第７図は第３図の電源内の種々
の信号の間の関係を示した波形線図、第８図は出力電圧
Ｖｏｕｔが極端に低い場合の第３図の電源内の種々の信
号の関係を示した波形線図、第９図は出力電圧Ｖｏｕｔ
が極端に高い場合の第３図の電源内の種々の信号の関係
を示した波形線図、第１０図は第３図乃至第６図の電源
の論理回路１６の１実施例の概略図、第１１ａ図及び第
１１ｂ図は第６図の電源内の種々の信号を示した波形線
図、である。 （符号の説明） １２：入力端子 １４：出力端子 １６：論理回路 １８：増幅器 ２０：比較器 １００：電源 特許出願人　　　　シリコニクス　インコーホレイテッ
ド 図面の浄書（内容に変更なし） ０口・・Ｉり ｍ ＦＩＧ、ｌｌｂ 手続祁１正書（方式） ％式％ １、事件の表示　　　昭和６１年　特　許　願　第２９
５０５３号２、発明の名称　　　デュアルランプ制御回
路を持った電源３、補正をする者 事件との関係　　　特許出願人 名称　　　　シリコニクス　インコーホレイテッド４、
代理人 ５、補正命令の日付

Claims (1)

  1. 【特許請求の範囲】 １、誘導要素、前記誘導要素と直列に接続されており周
    期的に開閉するスイッチ、負荷へパワーを供給する出力
    端子であって前記負荷へ送られるパワーは前記スイッチ
    が開成する直前に前記誘導要素を介しての電流に応答し
    て決定される出力端子、前記誘導要素を介しての電流を
    表す第１電圧を発生する手段、前記スイッチをターンオ
    フさせる比較器であって前記第１電圧を第２電圧と比較
    し前記第２電圧は前記出力端子における電圧によって決
    定される速度で変化するものである比較器、を有するこ
    とを特徴とする電源。 ２、特許請求の範囲第１項において、前記第２電圧は前
    記出力端子における電圧によって決定される速度で第１
    所定値から減少することを特徴とする電源。 ３、特許請求の範囲第１項において、前記誘導要素はイ
    ンダクタであり、前記電源は、更に第１及び第２端子を
    有しており、入力電圧が前記第１及び第２端子間に印加
    され、前記インダクタ及び前記スイッチは前記第１及び
    第２端子間に直列接続されており、前記スイッチと前記
    インダクタ間のノードは前記出力端子へ接続されており
    、従って前記スイッチが閉成された時に、電流が前記第
    １端子と前記スイッチと前記インダクタとを介して前記
    第２端子へ流れ、その際に前記インダクタ内にエネルギ
    を蓄積し、且つ前記スイッチが開成した時に、電流が前
    記インダクタを介して及び前記出力端子を介して流れる
    ことを特徴とする電源。 ４、特許請求の範囲第３項において、ダイオードが前記
    出力端子及び前記スイッチと前記インダクタとの間のノ
    ード間に接続されていることを特徴とする電源。 ５、特許請求の範囲第３項において、前記第２端子と前
    記スイッチとの間に抵抗が接続されていることを特徴と
    する電源。 ６、特許請求の範囲第１項において、前記誘導要素は１
    次巻線と２次巻線とを具備するトランスであり、前記電
    源は更に第１及び第２端子を有しており、入力電圧が前
    記第１及び第２端子間に印加され、前記１次巻線及び前
    記スイッチが前記第１及び第２端子間に直列接続されて
    おり、前記２次巻線は前記出力端子へ接続されており、
    その際に、前記スイッチが閉成されると、電流が前記第
    １端子を介して、前記１次巻線を介して且つ前記スイッ
    チを介して流れ、その際に前記トランス内にエネルギを
    蓄積し、且つ前記スイッチが開成すると、前記トランス
    内に蓄積されたエネルギが前記２次巻線によって負荷へ
    送られることを特徴とする電源。 ７、特許請求の範囲第６項において、ダイオードが前記
    出力端子と前記２次巻線との間に接続されていることを
    特徴とする電源。 ８、特許請求の範囲第６項において、抵抗が前記第２端
    子と前記スイッチとの間に接続されていることを特徴と
    する電源。 ９、特許請求の範囲第１項において、前記比較器へリー
    ドを接続したコンデンサを設けてあり、前記リードは前
    記第２電圧を与え、前記コンデンサを初期電圧へ充電す
    る手段が設けられており、前記コンデンサを横断しての
    電圧を前記出力端子電圧に依存した速度で変化させる手
    段を設けてあることを特徴とする電源。 １０、特許請求の範囲第９項において、前記コンデンサ
    は前記出力端子での電圧に依存した速度で放電すること
    を特徴とする電源。 １１、特許請求の範囲第９項において、前記コンデンサ
    の電圧を所定の最大値以下に制限する手段を有すること
    を特徴とする電源。 １２、特許請求の範囲第１１項において、前記制限手段
    は可変電圧源と前記コンデンサとの間に接続された半導
    体接合を有することを特徴とする電源。 １３、特許請求の範囲第９項において、前記コンデンサ
    の電圧を最大電圧レベル以下に制限する手段を有してお
    り、前記最大電圧レベルは前記出力端子での電圧に応答
    することを特徴とする電源。 １４、特許請求の範囲第９項において、所定の基準電圧
    と前記出力端子での電圧に比例する電圧との間の差異に
    応答して増幅手段出力電圧を発生する増幅手段、前記増
    幅手段出力電圧に応答して第１電流を発生する手段、前
    記第１電流に比例する第２電流を導通させる手段、を有
    しており、前記導通手段が前記コンデンサへ接続されて
    おり、前記導通手段を介しての電流が前記コンデンサを
    放電させることを特徴とする電源。
JP61295053A 1985-12-13 1986-12-12 デユアルランプ制御回路を持つた電源 Pending JPS62221869A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US808575 1985-12-13
US06/808,575 US4674020A (en) 1985-12-13 1985-12-13 Power supply having dual ramp control circuit

Publications (1)

Publication Number Publication Date
JPS62221869A true JPS62221869A (ja) 1987-09-29

Family

ID=25199155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61295053A Pending JPS62221869A (ja) 1985-12-13 1986-12-12 デユアルランプ制御回路を持つた電源

Country Status (3)

Country Link
US (1) US4674020A (ja)
EP (1) EP0230070A3 (ja)
JP (1) JPS62221869A (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521986Y2 (ja) * 1986-03-17 1993-06-04
GB8705649D0 (en) * 1987-03-10 1987-04-15 Pa Consulting Services Assay sensor
US4837495A (en) * 1987-10-13 1989-06-06 Astec U.S.A. (Hk) Limited Current mode converter with controlled slope compensation
DE3838408A1 (de) * 1988-11-12 1990-05-17 Ant Nachrichtentech Verfahren zum betreiben eines bootsreglers sowie anordnung
US4902957A (en) * 1989-04-27 1990-02-20 International Business Machines Corporation DC/DC converter
DE3921955C2 (de) * 1989-07-04 2000-02-03 Bosch Gmbh Robert Verfahren zur Erzeugung eines Stellsignals für einen Schaltregler
US4975820A (en) * 1989-09-01 1990-12-04 National Semiconductor Corporation Adaptive compensating ramp generator for current-mode DC/DC converters
KR920017329A (ko) * 1991-02-22 1992-09-26 원본미기재 적응전압 조정기
US5229707A (en) * 1991-05-14 1993-07-20 National Semiconductor Corporation Apparatus and method for eliminating false current limit triggering in a grounded source-emitter power switching circuit
US5367247A (en) * 1992-08-10 1994-11-22 International Business Machines Corporation Critically continuous boost converter
US5481178A (en) * 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
GB2283136A (en) * 1993-10-23 1995-04-26 Nicotech Ltd Electric converter circuits
US5903138A (en) * 1995-03-30 1999-05-11 Micro Linear Corporation Two-stage switching regulator having low power modes responsive to load power consumption
US5811999A (en) * 1996-12-11 1998-09-22 Micro Linear Corporation Power converter having switching frequency phase locked to system clock
US5818207A (en) * 1996-12-11 1998-10-06 Micro Linear Corporation Three-pin buck converter and four-pin power amplifier having closed loop output voltage control
US5894243A (en) * 1996-12-11 1999-04-13 Micro Linear Corporation Three-pin buck and four-pin boost converter having open loop output voltage control
US6075295A (en) * 1997-04-14 2000-06-13 Micro Linear Corporation Single inductor multiple output boost regulator
US6307356B1 (en) 1998-06-18 2001-10-23 Linear Technology Corporation Voltage mode feedback burst mode circuit
US6344980B1 (en) 1999-01-14 2002-02-05 Fairchild Semiconductor Corporation Universal pulse width modulating power converter
US6166455A (en) * 1999-01-14 2000-12-26 Micro Linear Corporation Load current sharing and cascaded power supply modules
US6091233A (en) * 1999-01-14 2000-07-18 Micro Linear Corporation Interleaved zero current switching in a power factor correction boost converter
US6127815A (en) * 1999-03-01 2000-10-03 Linear Technology Corp. Circuit and method for reducing quiescent current in a switching regulator
DE10040413B4 (de) * 2000-08-18 2006-11-09 Infineon Technologies Ag Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil
US6674274B2 (en) 2001-02-08 2004-01-06 Linear Technology Corporation Multiple phase switching regulators with stage shedding
US6476589B2 (en) 2001-04-06 2002-11-05 Linear Technology Corporation Circuits and methods for synchronizing non-constant frequency switching regulators with a phase locked loop
US6781357B2 (en) 2001-09-27 2004-08-24 Power Integrations, Inc. Method and apparatus for maintaining a constant load current with line voltage in a switch mode power supply
US7019507B1 (en) 2003-11-26 2006-03-28 Linear Technology Corporation Methods and circuits for programmable current limit protection
US7030596B1 (en) 2003-12-03 2006-04-18 Linear Technology Corporation Methods and circuits for programmable automatic burst mode control using average output current
JP4203464B2 (ja) * 2004-11-18 2009-01-07 パナソニック株式会社 Ｄｃ−ｄｃコンバータ
US7378822B2 (en) * 2005-11-17 2008-05-27 Linear Technology Corporation Switching regulator slope compensation generator circuit
US7486854B2 (en) * 2006-01-24 2009-02-03 Uni-Pixel Displays, Inc. Optical microstructures for light extraction and control
US20150214843A1 (en) * 2014-01-28 2015-07-30 Chicony Power Technology Co., Ltd. Reboost power conversion apparatus having flyback mode

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781642A (en) * 1972-11-06 1973-12-25 Honeywell Inf Systems D.c.-d.c.power supply with stabilization
JPS607907B2 (ja) * 1977-07-25 1985-02-27 ソニー株式会社 スイツチングレギユレータ
JPS5838071B2 (ja) * 1978-08-25 1983-08-20 東光株式会社 スイツチングレギユレ−タ
US4422138A (en) * 1981-12-11 1983-12-20 General Electric Company Power supply for low-voltage load
US4453206A (en) * 1981-12-14 1984-06-05 Voight William C Switching-mode power supply regulator
US4435746A (en) * 1982-04-16 1984-03-06 Atari, Inc. Inductive reactive voltage regulator
US4447841A (en) * 1982-06-30 1984-05-08 Motorola Inc. Overcurrent protection circuit for a multiple output switching power supply and method therefor
US4504898A (en) * 1983-06-06 1985-03-12 At&T Bell Laboratories Start-up transient control for a DC-to-DC converter powered by a current-limited source

Also Published As

Publication number Publication date
EP0230070A2 (en) 1987-07-29
EP0230070A3 (en) 1988-09-14
US4674020A (en) 1987-06-16

Similar Documents

Publication Publication Date Title
JPS62221869A (ja) デユアルランプ制御回路を持つた電源
US6177785B1 (en) Programmable voltage regulator circuit with low power consumption feature
US7595616B2 (en) Control circuit for a polarity inverting buck-boost DC-DC converter
US5923545A (en) Method and apparatus for providing multiple output voltages from a voltage regulator
US7583133B2 (en) Self-oscillating regulated low-ripple charge pump and method
US8513935B2 (en) Combinations of current feedback for frequency compensation, overload detection, and super overload detection in switching power converters
US6404290B1 (en) Fast change charge pump having switchable boost function
US7427853B2 (en) Soft-start circuit for a DC-to-DC converter
US6617833B1 (en) Self-initialized soft start for Miller compensated regulators
JPS63290159A (ja) 昇圧回路
US6693410B1 (en) Power sequencing and ramp rate control circuit
CN111740600B (zh) 基于电压的开关时间自动校正
JPH04162111A (ja) 直流電源回路
US6639390B2 (en) Protection circuit for miller compensated voltage regulators
KR20040018139A (ko) Ｄｃ／ｄｃ 컨버터의 제어 회로 및 ｄｃ／ｄｃ 컨버터
JPH03196208A (ja) パワー・ブースト・システムを備えた電圧レギュレータ装置
US6023156A (en) Switched load voltage regulation circuit
CN109314464B (zh) 基于电压的开关时间自动校正
JP4357698B2 (ja) リセット回路及び電源装置
TW201823908A (zh) 分壓器
EP1601091B1 (en) Control circuit for a polarity inverting buck-boost DC-DC converter
KR20000020856A (ko) 구동 전원 안정화 회로를 가진 박막 트랜지스터 액정 표시 장치
JPH0430207B2 (ja)
EP1493223A1 (en) Voltage converter using mos transistors
WO2024135656A1 (ja) 電源装置、および電源システム