JPS62221076A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPS62221076A
JPS62221076A JP6326086A JP6326086A JPS62221076A JP S62221076 A JPS62221076 A JP S62221076A JP 6326086 A JP6326086 A JP 6326086A JP 6326086 A JP6326086 A JP 6326086A JP S62221076 A JPS62221076 A JP S62221076A
Authority
JP
Japan
Prior art keywords
data
image
picture
input
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6326086A
Other languages
Japanese (ja)
Inventor
Makoto Nakada
誠 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Engineering Corp
Original Assignee
Toshiba Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Engineering Corp filed Critical Toshiba Engineering Corp
Priority to JP6326086A priority Critical patent/JPS62221076A/en
Publication of JPS62221076A publication Critical patent/JPS62221076A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

PURPOSE:To shorten the processing time with a space filter by providing a conversion table where the output density value is decided to the density value of each picture element of an input picture based on the coefficient decided by the space filter parameter. CONSTITUTION:The picture data (input density data) equivalent to 9 picture element in all are simultaneously inputted to a coefficient table (RAM) 15 from a shift register 10 in the form of address signals. The tale 15 gives an access to the data in the address shown by the input density data and outputs this access data as the output density data. Then 9 pieces of output density data set by each coefficient parameter are inputted to an adder 13. The adder 13 obtains the sum total S and the bias value BIAS is added to the total S. As a result, a sum of products calculation is given to higher 8 bits out of the addition data and the normalized picture data is delivered. This picture data are written to a prescribed address of a picture memory.

Description

【発明の詳細な説明】 [発明の構成] (産業上の利用分野) 本発明は、たとえばITM/(工業用途テレビジョン)
カメラを用い、たとえば工業製品の外形状態を検査する
等に用いる画像処理装置にかかり、特に積和演算を主と
する空間フィルタ処理の処理手段を改良した画像処理装
置に関する。
[Detailed Description of the Invention] [Configuration of the Invention] (Industrial Application Field) The present invention is applicable to, for example, ITM/(industrial use television)
The present invention relates to an image processing apparatus that uses a camera to inspect, for example, the external shape of an industrial product, and particularly relates to an image processing apparatus that has improved processing means for spatial filter processing that mainly uses product-sum calculations.

(従来の技術) 工場の検査ライン等で外観検査装置として用いられる画
像処理装置では、たとえばITVカメラからの画像(ア
ナログ画像)をデジタル画像に変換し、このデジタル画
像に対して空間フィルタリング処理等を施して検査対象
の所望の画像パターンを得るようにしている。
(Prior art) An image processing device used as a visual inspection device in a factory inspection line, etc. converts an image (analog image) from an ITV camera into a digital image, and performs spatial filtering processing, etc. on this digital image. to obtain a desired image pattern of the object to be inspected.

ここで、この種の外観検査装置に要求されるのはリアル
タイム性、すなわち、カメラ入力の画像を、画像人力と
同じ速度以上で処理することである。
Here, what is required of this type of visual inspection apparatus is real-time performance, that is, the ability to process images input by a camera at a speed equal to or higher than that of human image processing.

ここで、画像処理装置における空間フィルタリング処理
について考える。すなわち、空間フィルタリング処理は
下記式(1)で与えられる演算を行なうものである。
Here, consider spatial filtering processing in an image processing device. That is, the spatial filtering process performs the calculation given by the following equation (1).

ここで、Xa+、n 、 Ym、nは第5図に示すよう
にそれぞれ画面上m行n列の画素の濃度値における空間
フィルタリングの前後の値を示している。また、f 1
.jは荷重係数、Hは正規化係数である。
Here, Xa+, n, Ym, and n respectively indicate the values before and after spatial filtering in the density value of the pixel in m rows and n columns on the screen, as shown in FIG. Also, f 1
.. j is a loading coefficient and H is a normalization coefficient.

この空間フィルタは、出力画像Ym、nの値を注目画素
x i、nと、その周囲8画素との重み(f i、j 
)付は演算によって決定するものであり、このfI。
This spatial filter converts the value of the output image Ym,n into the weight (f i,j
) is determined by calculation, and this fI.

j値の選び方により、空間フィルタの特性をいろいろと
変えることができるものである。
By selecting the j value, the characteristics of the spatial filter can be changed in various ways.

従来、画像の前処理として空間フィルタを使用する画像
処理装置は、第4図に示す構成となっている。すなわち
、第4図において、1は図示しないITVカメラからの
ビデオ信号を入力し、これをA/D変換してたとえば8
ビツトのデジタル画像データを生成する画像人力部、2
は上記画像データをフレーム単位で格納する画像メモリ
、3は画像メモリ2からの画像データに対してたとえば
ノイズ除去を行なう空間フィルタ部、4は空間フィルタ
処理部3の処理結果をフレーム単位で格納する画像メモ
リである。この画像メモリ4に格納された画像データは
、その後に種々の画像処理が施され、所望の画像パター
ンに生成され、たとえば被写体が良品であるか不良品で
あるかの検査データとして供されるようになっている。
Conventionally, an image processing apparatus that uses a spatial filter as preprocessing of an image has a configuration shown in FIG. 4. That is, in FIG. 4, reference numeral 1 inputs a video signal from an ITV camera (not shown), converts it A/D, and converts it into an 8
Image human resources department that generates bit digital image data, 2
3 is an image memory that stores the image data in frame units; 3 is a spatial filter unit that removes noise from the image data from image memory 2; and 4 is a unit that stores the processing results of spatial filter processing unit 3 in frame units. It is an image memory. The image data stored in the image memory 4 is then subjected to various image processing to generate a desired image pattern, which can be used, for example, as inspection data to determine whether the object is a good product or a defective product. It has become.

ここで、空間フィルタ部3は第6図に示されるハードウ
ェアで構成される。第6図において、10はたとえば8
ビツト画像データを入力して3×3のマトリックスを構
成するための3個のシフトレジスタ、11は3X3のマ
トリックスを構成するための2個の遅延回路、12は重
み(f 1.j )と各画素との乗算を行なう9個の乗
算器、13は9つの乗算結果の和をとるための加算器、
14は加算器13からの加算結果を正規化するための除
算器である。
Here, the spatial filter section 3 is constituted by the hardware shown in FIG. In Figure 6, 10 is, for example, 8
3 shift registers for inputting bit image data to configure a 3×3 matrix; 11 is 2 delay circuits for configuring a 3×3 matrix; 12 is a weight (f 1.j ) and each 9 multipliers that perform multiplication with pixels; 13 is an adder that calculates the sum of the 9 multiplication results;
14 is a divider for normalizing the addition result from the adder 13.

次に上記のごとく構成された従来の空間フィルタ処理部
の動作について説明する。すなわち、画像メモリ2から
読出した画像データが、1画素づつシフトレジスタ10
に入力される。また、遅延回路1を通過した画像データ
も1画素づつ次段のシフトレジスタ10に入力される。
Next, the operation of the conventional spatial filter processing section configured as described above will be explained. That is, the image data read from the image memory 2 is transferred pixel by pixel to the shift register 10.
is input. Further, the image data that has passed through the delay circuit 1 is also input pixel by pixel to the shift register 10 at the next stage.

ここで、遅延回路11の遅延時間は、ITVカメラにお
ける1水平走査時間である。シフトレジスタ10から計
9画素に相当する画像データが対応する乗算器12に同
時に入力される。乗算器12においては、重み(f i
、j )と乗算され、その結果は加算器13に入力され
る。
Here, the delay time of the delay circuit 11 is one horizontal scanning time in the ITV camera. Image data corresponding to a total of nine pixels is simultaneously input from the shift register 10 to the corresponding multiplier 12. In the multiplier 12, the weight (f i
, j), and the result is input to the adder 13.

加算器13で9つの積の総和(積和演算結果)Sがとら
れ、さらに総和(積和演算結果)Sにバイアス値BIA
S(たとえば1020とする)が加えられて、その結果
は除算器14に入力される。
The adder 13 takes the sum of the nine products (product-sum calculation result) S, and further adds a bias value BIA to the sum (product-sum calculation result) S.
S (for example, 1020) is added and the result is input to the divider 14.

この除算器14では、このS+BIASを正規化係数H
(たとえば8とする)で除算することにより正規化(結
果が8ビツトとなる)される。正規化された画像データ
は、画像メモリ4に書込みがなされる。
This divider 14 converts this S+BIAS into a normalization coefficient H
It is normalized (result becomes 8 bits) by dividing by (for example, 8). The normalized image data is written to the image memory 4.

たとえば、第7図(a)に示す入力画像データを、第8
図に示す空間フィルタパラメータで処理すると、第7図
(b)に示す出力画像データ(出力濃度)が得られる。
For example, input image data shown in FIG.
When processed using the spatial filter parameters shown in the figure, output image data (output density) shown in FIG. 7(b) is obtained.

たとえば、第7図(b)のY2,2は、第7図(a)の
X2,2に対して次の演算で求まる。すなわち、 f(IOXI)+ (20X2)+ (IOXI)+ 
(20X(1)+ (10XO)+ (20XO)+ 
(100x (−1) ) + (100x (−2)
)+ (100X (−1))+10201 /8−8
ま ただし、少数点以下は切捨てる。
For example, Y2,2 in FIG. 7(b) can be found using the following calculation for X2,2 in FIG. 7(a). That is, f(IOXI)+ (20X2)+ (IOXI)+
(20X(1)+ (10XO)+ (20XO)+
(100x (-1) ) + (100x (-2)
)+ (100X (-1))+10201 /8-8
Also, numbers below the decimal point are rounded down.

(発明が解決しようとする問題点) 上記の如く構成された従来の画像処理装置における空間
フィルタ部には次のような問題点があった。すなわち、
各画素毎に対して乗算器12及び加算器13を用いて積
和演算を行ない、また、除算器14を用いて正規化演算
を行なうので、演算に長時間を要する。このため、たと
えば、ITVカメラからのビデオ信号の入力と同じ速度
以上で空間フィルタリング処理ができない。このことは
、画像処理装置を外観検査装置に適用した場合に要求さ
れるリアルタイム性に反するものである。
(Problems to be Solved by the Invention) The spatial filter section in the conventional image processing apparatus configured as described above has the following problems. That is,
Since the multiplier 12 and the adder 13 are used to perform the product-sum operation for each pixel, and the divider 14 is used to perform the normalization operation, the calculation takes a long time. For this reason, for example, spatial filtering cannot be performed at a speed higher than the same speed as the input of a video signal from an ITV camera. This is contrary to the real-time performance required when the image processing device is applied to a visual inspection device.

そこで、本発明の目的は、空間フィルタの処理時間が短
縮し得る画像処理装置を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an image processing device that can shorten the processing time of a spatial filter.

[発明の構成] (問題点を解決するための手段) 本発明は、上記問題点を解決し、且つ目的を達成するた
めに次のような手段を講じたことを特徴としている。す
なわち、画像処理すべき対象画像の各画素に対して空間
フィルタパラメータに基づく係数で積和演算し且つ正規
化する空間フィルタ処理部を有した画像処理装置におい
て、上記空間フィルタ処理部は、空間フィルタパラメー
タに基づく係数に基づいて人力画像の各画素の濃度値に
対して出力濃度値を定めた変換テーブルを設け、上記入
力画像の各画素に対して出力画素をそれぞれ求め、当該
出力画素それぞれを加算する構成としたことを特徴とし
ている。
[Structure of the Invention] (Means for Solving the Problems) The present invention is characterized by taking the following measures in order to solve the above problems and achieve the object. That is, in an image processing apparatus having a spatial filter processing unit that performs a product-sum operation and normalizes each pixel of a target image to be image-processed using a coefficient based on a spatial filter parameter, the spatial filter processing unit A conversion table is provided that determines the output density value for the density value of each pixel of the human image based on coefficients based on parameters, the output pixel is determined for each pixel of the input image, and each of the output pixels is added. It is characterized by having a structure that allows

(作用) このような手段を講じたことにより、積和演算及び正規
化演算は、乗算処理及び除算処理を行なわずに変換テー
ブルを用いて実現されることになり、処理の高速化を奏
することができる。
(Operation) By taking such measures, the product-sum operation and the normalization operation are realized using a conversion table without performing multiplication processing and division processing, resulting in faster processing. I can do it.

(実施例) 以下本発明の一実施例を第1図〜第3図を参照して説明
する。第1図〜第3図では第4図〜第8図と同一部分に
は同一符号を付して説明は省略する・  \ 第1図においては、第6図の乗算器12と除算器14と
の機能の代わりを果たすものとして、RAM (ランダ
ムアクセスメモリ)15を用いる。
(Example) An example of the present invention will be described below with reference to FIGS. 1 to 3. In FIGS. 1 to 3, the same parts as in FIGS. 4 to 8 are given the same reference numerals, and their explanations are omitted. In FIG. 1, the multiplier 12 and divider 14 in FIG. A RAM (Random Access Memory) 15 is used to replace the function of .

このRAM15内の各アドレスには16ビツトの出力濃
度データが格納されており、各シフトレジスタ10から
出力された人力濃度データはRAM15に対してアドレ
ス信号として作用させる。
Each address in the RAM 15 stores 16-bit output density data, and the manual density data output from each shift register 10 acts on the RAM 15 as an address signal.

ここで、空間フィルタパラメータが第8図に示すような
3×3マトリツクスのものであれば、係数2としてのR
AM15は第2図(a)に示すテーブルであり、係数1
としてのRAM15は第2図(b)に示すテーブルであ
り、係数0としてのRAM15は第2図(C)に示すテ
ーブルであり、係数−1としてのRAM15は第2図(
d)に示すテーブルであり、係数−2としてのRAM1
5は第2図(e)に示すテーブルであり、人力濃度は8
ビツトのアドレス信号であり、各テーブルの出力濃度デ
ータつまりRAM15の各アドレスに格納されたデータ
は、パラメータの係数に対応して設定されており、たと
えば第2図(a)〜(e)に示すような16ビツトの出
力濃度を示すデータである。
Here, if the spatial filter parameters are of a 3×3 matrix as shown in FIG.
AM15 is the table shown in FIG. 2(a), with a coefficient of 1
The RAM 15 as a coefficient is the table shown in FIG. 2(b), the RAM 15 as a coefficient 0 is the table shown in FIG. 2(C), and the RAM 15 as a coefficient -1 is the table shown in FIG.
d), with RAM1 as a factor of -2.
5 is the table shown in FIG. 2(e), and the human power concentration is 8.
This is a bit address signal, and the output density data of each table, that is, the data stored in each address of the RAM 15, is set corresponding to the coefficient of the parameter, for example, as shown in FIGS. 2(a) to (e). This data indicates the 16-bit output density.

次に上記の如く構成された本実施例の作用について説明
する。すなわち、図示しない画像メモリから読出した8
ビツトの画像データが、1画素づつシフトレジスタ10
に入力される。また、遅延回路1を通過した画像データ
も1画素づつ次段のシフトレジスタ10に人力される。
Next, the operation of this embodiment configured as described above will be explained. That is, 8 read from an image memory (not shown)
Bit image data is transferred to the shift register 10 one pixel at a time.
is input. Further, the image data that has passed through the delay circuit 1 is inputted pixel by pixel to the shift register 10 at the next stage.

ここで、遅延回路11の遅延時間は、ITVカメラにお
ける1水平走査時間である。ここで、第3図に示すよう
に、シフトレジスタ10から計9画素に相当する画像デ
ータ(入力濃度データ)が対応する係数テーブル(RA
M)15に同時にアドレス信号として入力される。テー
ブルCRAM)15においては、この入力濃度データ(
アドレス信号)が示すアドレス内のデータをアクセスし
、そのアクセスデータを出力濃度データ(16ビツト)
として出力する。しかるに、各係数パラメータに基づき
設定された計9個の出力濃度データは加算器13に入力
されることになる。
Here, the delay time of the delay circuit 11 is one horizontal scanning time in the ITV camera. Here, as shown in FIG. 3, a coefficient table (RA
M) 15 at the same time as an address signal. In the table CRAM) 15, this input concentration data (
Access the data within the address indicated by the address signal) and output the access data as density data (16 bits).
Output as . However, a total of nine pieces of output density data set based on each coefficient parameter are input to the adder 13.

加算器13で総和Sがとられ、さらに総和Sにバイアス
値BIAS(たとえば1020とする)が加えられて、
その結果、加算データの内上位8ビットが、積和演算さ
れ且つ正規化されたデータとして出力され、この画像デ
ータは、画像メモリの所定アドレスに書込まれる。
The adder 13 takes the sum S, and further adds the bias value BIAS (for example, 1020) to the sum S.
As a result, the upper 8 bits of the added data are subjected to a product-sum operation and output as normalized data, and this image data is written to a predetermined address in the image memory.

上記の如くの本実施例によれば以下の如くの作用効果を
奏する。すなわち、従来では乗算、加算及び除算により
積和演算及び正規化演算を実施していたものが、本実施
例では、テーブル15のデータのアクセス及び加算だけ
で実現できるので、乗算及び除算が必要ない分だけ処理
の高速化が図られる。このため、たとえばITVカメラ
からのビデオ信号の入力と同じ速度以上で空間フィルタ
リング処理が可能であり、このことは、画像処理装置を
外観検査装置に適用した場合に要求されるリアルタイム
性を満足するものである。また、乗算器及び除算器が必
要ない分だけコスト抑制が図られる。
According to this embodiment as described above, the following effects are achieved. That is, in the past, product-sum operations and normalization operations were performed using multiplication, addition, and division, but in this embodiment, they can be realized only by accessing and adding data in table 15, so multiplication and division are not necessary. The processing speed can be increased accordingly. Therefore, spatial filtering processing can be performed at a speed equal to or faster than the input of a video signal from an ITV camera, for example, and this satisfies the real-time performance required when the image processing device is applied to a visual inspection device. It is. Further, costs can be reduced by eliminating the need for multipliers and dividers.

本発明は上記実施例に限定されるものではなく以下の如
く変形して実施してもよい。すなわち、上記実施例では
テーブル15のアドレス信号として入力濃度データの全
8ビツトを用いているが、これを上位5ビツトをアドレ
ス信号として用い、他の3ビツトを制御情報(複数の重
み係数テーブル15から1つを選ぶ選択信号等)として
用いるようにしてもよい。
The present invention is not limited to the above embodiments, but may be modified and implemented as follows. That is, in the above embodiment, all 8 bits of the input density data are used as the address signal of the table 15, but the upper 5 bits are used as the address signal, and the other 3 bits are used as the control information (multiple weighting coefficient tables 15). It may also be used as a selection signal for selecting one from the following.

また、上記実施例ではテーブル15の出力濃度データを
16ビツトであるとしたが、8ビツトの出力濃度データ
としてもよい。これにより、加算器13への入力データ
(乗算値に相当する)が8ビツトとなるつまり8ビツト
処理系として積和演算のための回路が構成できるので有
利である(従来は重み係数が24までとすると12ビツ
トとなる)。この場合、上記実施例の16ビツトの方式
と比較すると、ビット数が少ないため演算結果の精度は
悪くなるが、ITVカメラの精度、 A/D変換器の精
度等を考慮すると画像処理装置としては大きな影響は生
じない。
Further, in the above embodiment, the output density data of the table 15 is 16 bits, but it may be 8 bits. This is advantageous because the input data (corresponding to the multiplication value) to the adder 13 becomes 8 bits, which means that the circuit for the product-sum operation can be configured as an 8-bit processing system (conventionally, the weighting coefficient was up to 24). (then it becomes 12 bits). In this case, compared to the 16-bit method in the above embodiment, the accuracy of the calculation result will be lower due to the smaller number of bits, but considering the accuracy of the ITV camera, the accuracy of the A/D converter, etc., it is suitable for an image processing device. No major impact will occur.

さらに、空間フィルタのパラメータとしては第8図に示
す以外のものでもよく、もちろん3×3マトリツクス以
外に、5X5マトリツクス、  7x7マトリツクスで
もよい。テーブル15はRAM以外にROM (リード
オンリーメモリ)等の素子を用いてもよい。
Furthermore, the parameters of the spatial filter may be other than those shown in FIG. 8, and of course, in addition to the 3x3 matrix, a 5x5 matrix or a 7x7 matrix may be used. For the table 15, an element such as a ROM (read only memory) may be used in addition to the RAM.

この他に本発明は、その要旨を逸脱しない範囲で種々変
形して実施できるものである。
In addition, the present invention can be implemented with various modifications without departing from the gist thereof.

[発明の効果] 以上詳述したように本発明による画像処理装置は、画像
処理すべき対象画像の各画素に対して空間フィルタパラ
メータに基づく係数で積和演算し且つ正規化する空間フ
ィルタ処理部を有した画像処理装置において、上記空間
フィルタ処理部は、空間フィルタパラメータに基づく係
数に基づいて入力画像の各画素の濃度値に対して出力濃
度値を定めた変換テーブルを設け、上記入力画像の各画
素に対して出力画素をそれぞれ求め、当該出力画素それ
ぞれを加算する構成としたものである。
[Effects of the Invention] As described in detail above, the image processing device according to the present invention includes a spatial filter processing unit that performs a sum-of-products operation and normalizes each pixel of a target image to be image-processed using a coefficient based on a spatial filter parameter. In the image processing device, the spatial filter processing section provides a conversion table that determines an output density value for each pixel density value of the input image based on coefficients based on the spatial filter parameters, and The configuration is such that an output pixel is determined for each pixel, and each of the output pixels is added.

この構成によれば、積和演算及び正規化演算は、乗算処
理及び除算処理を行なわずに変換テーブルを用いて実現
されることになり、もって、空間フィルタの処理時間が
短縮し得る画像処理装置が提供できるものである。
According to this configuration, the product-sum operation and the normalization operation are realized using a conversion table without performing multiplication processing and division processing, thereby reducing the processing time of the spatial filter in the image processing device. can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明にかかる画像処理装置の一実施例を示す
ブロック図、第2図は係数テーブルを示す図、第3図は
同実施例の要部を示すブロック図、第4図は一般的な画
像処理装置の概略構成図、第5図は積和演算を説明する
ための図、第6図は従来例を示すブロック図、第7図は
積和演算の具体例を示す図、第8図は空間フィルタのパ
ラメータの一例を示す図である。 10・・・シフトレジスタ、11・・・遅延回路、13
・・・加算器、15・・・変換テーブル。 第 3 図 、X2,2 入力画像データ 第7図 第8図 、Y2・2 出力画俤テータ
FIG. 1 is a block diagram showing an embodiment of an image processing device according to the present invention, FIG. 2 is a diagram showing a coefficient table, FIG. 3 is a block diagram showing main parts of the embodiment, and FIG. 4 is a general diagram. 5 is a diagram for explaining the sum of products operation, FIG. 6 is a block diagram showing a conventional example, FIG. 7 is a diagram showing a specific example of the sum of products operation, and FIG. FIG. 8 is a diagram showing an example of parameters of the spatial filter. 10... Shift register, 11... Delay circuit, 13
... Adder, 15... Conversion table. Figure 3, X2,2 Input image data Figure 7, Figure 8, Y2,2 Output image data

Claims (1)

【特許請求の範囲】[Claims] 画像処理すべき対象画像の各画素に対して空間フィルタ
パラメータに基づく係数で積和演算し且つ正規化する空
間フィルタ処理部を有した画像処理装置において、上記
空間フィルタ処理部は、空間フィルタパラメータに基づ
く係数に基づいて入力画像の各画素の濃度値に対して出
力濃度値を定めた変換テーブルを設け、上記入力画像の
各画素に対して出力画素をそれぞれ求め、当該出力画素
それぞれを加算する構成としたことを特徴とする画像処
理装置。
In an image processing device that includes a spatial filter processing unit that performs a product-sum operation and normalizes each pixel of a target image to be image-processed using a coefficient based on a spatial filter parameter, the spatial filter processing unit A configuration in which a conversion table is provided in which an output density value is determined for each pixel density value of the input image based on a coefficient based on the input image, an output pixel is obtained for each pixel of the input image, and each of the output pixels is added. An image processing device characterized by:
JP6326086A 1986-03-20 1986-03-20 Picture processor Pending JPS62221076A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6326086A JPS62221076A (en) 1986-03-20 1986-03-20 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6326086A JPS62221076A (en) 1986-03-20 1986-03-20 Picture processor

Publications (1)

Publication Number Publication Date
JPS62221076A true JPS62221076A (en) 1987-09-29

Family

ID=13224125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6326086A Pending JPS62221076A (en) 1986-03-20 1986-03-20 Picture processor

Country Status (1)

Country Link
JP (1) JPS62221076A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244578A (en) * 1988-03-25 1989-09-28 Kawasaki Steel Corp Picture processor
JPH03251966A (en) * 1990-03-01 1991-11-11 Hitachi Ltd Data processor, image processor, shift register, look-up table circuit, arithmetic circuit, and image processing system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53148232A (en) * 1977-05-30 1978-12-23 Fujitsu Ltd Arithmetic system for image data matrix
JPS53148234A (en) * 1977-05-30 1978-12-23 Fujitsu Ltd High-speed multiplication and division system between image data
JPS58222383A (en) * 1982-06-18 1983-12-24 Fujitsu Ltd Picture processing system
JPS61250773A (en) * 1985-04-30 1986-11-07 Fanuc Ltd Device for calculating space sum of products
JPS6247783A (en) * 1985-08-27 1987-03-02 Nissan Motor Co Ltd Image processor
JPS6280775A (en) * 1985-10-04 1987-04-14 Toshiba Corp Image processor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53148232A (en) * 1977-05-30 1978-12-23 Fujitsu Ltd Arithmetic system for image data matrix
JPS53148234A (en) * 1977-05-30 1978-12-23 Fujitsu Ltd High-speed multiplication and division system between image data
JPS58222383A (en) * 1982-06-18 1983-12-24 Fujitsu Ltd Picture processing system
JPS61250773A (en) * 1985-04-30 1986-11-07 Fanuc Ltd Device for calculating space sum of products
JPS6247783A (en) * 1985-08-27 1987-03-02 Nissan Motor Co Ltd Image processor
JPS6280775A (en) * 1985-10-04 1987-04-14 Toshiba Corp Image processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244578A (en) * 1988-03-25 1989-09-28 Kawasaki Steel Corp Picture processor
JPH03251966A (en) * 1990-03-01 1991-11-11 Hitachi Ltd Data processor, image processor, shift register, look-up table circuit, arithmetic circuit, and image processing system

Similar Documents

Publication Publication Date Title
JPS6053349B2 (en) image processing processor
EP0150060A2 (en) Multifunctional image processor
US4791677A (en) Image signal processor
EP0069542B1 (en) Data processing arrangement
JP2006154992A (en) Neuro-processor
US4750144A (en) Real time pipelined system for forming the sum of products in the processing of video data
JPS62221076A (en) Picture processor
Taha et al. Efficient implementation of smoothing filters using fpga
JPH0222421B2 (en)
US11132569B2 (en) Hardware accelerator for integral image computation
JPH0566043B2 (en)
US4987557A (en) System for calculation of sum of products by repetitive input of data
JPS6247785A (en) Adjacent image processor
JPS58163061A (en) Parallel picture processor
JPH0687265B2 (en) Spatial filter circuit
JPH0320880A (en) Conversion circuit
JPH0329061A (en) Arithmetic circuit
JPH096962A (en) Evaluating method for sharpness
JPS592164A (en) Picture input device
JPH05314256A (en) Image data processor
JPH03291769A (en) Picture processor
JPS6379180A (en) Lsi for processing parallel image
JPS61251973A (en) Image processing device
JPH03251966A (en) Data processor, image processor, shift register, look-up table circuit, arithmetic circuit, and image processing system
JPH03148780A (en) Picture processor