JPS6222087A - Battery check circuit - Google Patents

Battery check circuit

Info

Publication number
JPS6222087A
JPS6222087A JP60161700A JP16170085A JPS6222087A JP S6222087 A JPS6222087 A JP S6222087A JP 60161700 A JP60161700 A JP 60161700A JP 16170085 A JP16170085 A JP 16170085A JP S6222087 A JPS6222087 A JP S6222087A
Authority
JP
Japan
Prior art keywords
voltage
level
battery check
vdd
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60161700A
Other languages
Japanese (ja)
Inventor
Seiichi Yamazaki
誠一 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60161700A priority Critical patent/JPS6222087A/en
Publication of JPS6222087A publication Critical patent/JPS6222087A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electric Status Of Batteries (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To remove the temperature dependency of the battery check voltage, and to improve the reliability of the circuit, by combining PN-junction diodes, resistors, and a comparator. CONSTITUTION:If VI1>VI2, for input terminal voltages VI1, VI2, the output terminal voltage VO of a comparator 15 is 'H', while if VI1<VI2, VO is 'L'. The current I1 varies substantially in proportion to the power supply voltage VDD. If VDD is lowered, and I1.R2 is decreased, it occurs VI1<VI2, thus the voltage VO goes to 'L'. Also, if VDD is raised and the value of I1.R2 becomes higher than (VF1-VF2), it occurs VI1>VI2, thus the voltage VO goes to 'H'. Therefore, by the presence of VDD=VB as the boundary condition between 'L' and 'H' of the voltage VO, battery check faculty is obtained.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子体温計や腕時計等の電池を電源とするC
MOSモノリシックIC等に内蔵されるバッテリーチェ
ック回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a battery-powered computer for electronic thermometers, watches, etc.
This relates to a battery check circuit built into a MOS monolithic IC or the like.

(従来の技術) 従来、このような分野の技術としては、例えば第2図の
ようなものがあった。以下、その構成を説明する。
(Prior Art) Conventionally, as a technology in this field, there has been a technology as shown in FIG. 2, for example. The configuration will be explained below.

第2図は従来のバッテリーチェック回路の一構成例を示
す回路図である。
FIG. 2 is a circuit diagram showing an example of the configuration of a conventional battery check circuit.

第2図において、1はNMOS )ランジスタで、その
ソースは接地され、そのドレインとゲート間には抵抗2
が接続されている。NMOS)ランジスタ1のドレイン
は、0MO8からなるインバータ3を介して出力端子4
に接続されている。抵抗2には電源電圧VDDが印加さ
れ、NN09)ランジスタ1のドレイン電流Iが流れる
。なお、第2図中のVlは1.インバータ3の入力電圧
、vOはそのインバータ3の出力電圧である。
In Figure 2, 1 is an NMOS transistor whose source is grounded and a resistor 2 is connected between its drain and gate.
is connected. NMOS) The drain of transistor 1 is connected to output terminal 4 via inverter 3 consisting of 0MO8.
It is connected to the. The power supply voltage VDD is applied to the resistor 2, and the drain current I of the transistor 1 flows through the resistor 2 (NN09). In addition, Vl in FIG. 2 is 1. The input voltage of the inverter 3, vO, is the output voltage of the inverter 3.

次に、第3図の電圧特性図を参照しつつ動作を説明する
。なお、第、3図には横軸を電源電圧VDD、縦軸を電
圧軸として電源電圧VDD直線、入力電圧VI凸曲線イ
ンバータ3の入力閾値電圧VTI直線、および出力電圧
vOレベルが示されている。
Next, the operation will be explained with reference to the voltage characteristic diagram shown in FIG. In addition, in FIG. 3, the horizontal axis is the power supply voltage VDD, and the vertical axis is the voltage axis, which shows the power supply voltage VDD straight line, the input voltage VI convex curve, the input threshold voltage VTI straight line of the inverter 3, and the output voltage vO level. .

第2図の回路は、電源電圧VDDが低い時に出力電圧v
Oを“L”レベルとし、その電源電圧VDDがある電圧
レベルVB (以下、これをバッテリーチェック電圧と
いう)を超えて高くなった時に出力電圧vOを“H”レ
ベルとするように動作する。
The circuit in Fig. 2 has an output voltage v when the power supply voltage VDD is low.
It operates to set the output voltage VO to the "L" level and to set the output voltage vO to the "H" level when the power supply voltage VDD exceeds a certain voltage level VB (hereinafter referred to as battery check voltage).

すなわち、電源電圧VDDが低い場合、トランジスタl
のゲート電圧がそのトランジスタ固有の閾値電圧VT2
に近づくため、ドレイン電流Iが減少して次式で示され
る入力電圧v■が大きくなる。
That is, when the power supply voltage VDD is low, the transistor l
The gate voltage of the transistor is the threshold voltage VT2 specific to that transistor.
, the drain current I decreases and the input voltage v■ shown by the following equation increases.

VI= VDD−IR 但し、R;抵抗2の抵抗値。VI=VDD-IR However, R: resistance value of resistor 2.

入力電圧vIが大きくなってインバータ3の閾値電圧V
TIを超えると、出力電圧VOが“L”レベルとなる。
As the input voltage vI increases, the threshold voltage V of the inverter 3
When it exceeds TI, the output voltage VO becomes "L" level.

逆に、電源電圧VDIIが高い場合は、トランジスタ1
のゲート電圧が大きくなってドレイン電流Iが増大し、
入力電圧VIが低下する。入力電圧vIがインバータ3
の閾値電圧VTIよりも小さくなると、出力電圧VOが
°“H”レベルになる。  ゛ここで、装置の電源用バ
ッテリーが消耗してその電源電圧VDDがVDD <V
Bになると、すなわち出力電圧vOが“H″レベルら“
L″レベル変わると、この“°L”レベル信号に基づき
、例えば発光素子等を点滅させてバッテリー電圧の低下
を警告するようにしている。
Conversely, when the power supply voltage VDII is high, transistor 1
As the gate voltage increases, the drain current I increases,
Input voltage VI decreases. Input voltage vI is inverter 3
When the output voltage VO becomes smaller than the threshold voltage VTI, the output voltage VO becomes "H" level.゛Here, the power supply battery of the device is exhausted and its power supply voltage VDD becomes VDD <V
B, that is, the output voltage vO reaches the "H" level.
When the "L" level changes, a light emitting element or the like is made to blink, for example, to warn of a drop in battery voltage based on this "°L" level signal.

(発明が解決しようとする問題点) しかしながら、上記構成の回路では・、次のような理由
により、バッテリーチェック電圧VBの温度依存性が大
きいため、バッテリーチェック機能としての信頼性が低
いという問題点があった。
(Problems to be Solved by the Invention) However, the circuit with the above configuration has a problem in that the reliability as a battery check function is low because the battery check voltage VB has a large temperature dependence due to the following reasons. was there.

バッテリーチェック電圧VBの温度依存性を検討すると
、先ず、トランジスターは非飽和動作と【 し、またVDD=VBとすると、ドレイン電流工は次式
で与えられる。
When considering the temperature dependence of the battery check voltage VB, first, assuming that the transistor operates in a non-saturated manner and VDD=VB, the drain current is given by the following equation.

但し、β;トランジスタlのコンダクンス係数。However, β: conductance coefficient of transistor l.

インバータ3の入力電圧(すなわち、トランジスタlの
ドレイン電圧) LIは、VD[1=VBのとき、VI
=VT1となり、そのため次式が成立する。
The input voltage of inverter 3 (i.e., the drain voltage of transistor l) LI is VD[1=VB, VI
=VT1, so the following equation holds.

VTI =VB−I −R−(2) 式(1)のv■をVTI として式(2)に代入すると
、次式が得られる。
VTI=VB-I-R-(2) When v■ in equation (1) is substituted into equation (2) as VTI, the following equation is obtained.

・・・(3) さらに、式(3)を温度Tで微分して整理すると、バッ
テリーチェック電圧VBの温度依存性を示す次式が得ら
れる。
...(3) Furthermore, by differentiating equation (3) with respect to temperature T and rearranging it, the following equation representing the temperature dependence of battery check voltage VB is obtained.

ΔVB= ・・・(4) 但し、Δ=d/dTとし、ΔR=0、AVT1=0とす
る。式(4)において、Δβ/βとΔVT2は、一般に
どちらも負の値であるため1条件をうまく設定すれば、
ΔVBを小さくすることが可能である。とコロが、式(
4)は、1/2VT1=VT2(7)条件下ではAVB
が無限大になる。
ΔVB= (4) However, it is assumed that Δ=d/dT, ΔR=0, and AVT1=0. In equation (4), Δβ/β and ΔVT2 are generally both negative values, so if one condition is set well,
It is possible to reduce ΔVB. and colo are the expression (
4) is AVB under the condition of 1/2VT1=VT2(7)
becomes infinite.

例えば、 VB=1.3V、 VT1=0.65V、β=0.1m
Z’/V、 VT2=0.5V、Δβ/ p =−40
00PPg/’C1ΔVT2=−3mV/ 0C、トイ
ウ条件の場合、ΔVB=−4,1mV/℃となるが、こ
の条件のうち、VT2のみがVT2=0.3Vになった
とすると。
For example, VB=1.3V, VT1=0.65V, β=0.1m
Z'/V, VT2=0.5V, Δβ/p=-40
In the case of 00PPg/'C1ΔVT2=-3mV/0C and the current condition, ΔVB=-4.1mV/°C, but if only VT2 becomes VT2=0.3V under these conditions.

ΔVB=−5(,8m/”Oとナッテしまう。VT2が
コノ程度変るのは、通常のICの製造工程におけるバラ
ツキ考えると、十分あり得ることである。温度が上昇し
てバッテリーチェック電圧VBがVBDへと変化する様
子は、第3図の入力電圧VID曲線として示されている
ΔVB=-5(,8m/''O) It is quite possible that VT2 changes by this amount, considering the variations in the normal IC manufacturing process.As the temperature rises, the battery check voltage VB changes. The change to VBD is shown as the input voltage VID curve in FIG.

A VB=−54,8m/’Cテあルト、VB= 1 
、3Vだツタモノが、温度+lO°C(7)変化で、V
BD ’= 0.75V ニ@ ッテしまう。これは、
バッテリーチェック回路とじては使いものにならない変
化の仕方である。このように、従来の回路では、バッテ
リーチェック電圧VBの温度依存性が非常に大きくなる
おそれがあるため、バッテリーチェック機能の信頼性が
低いという問題点があった。
A VB=-54,8m/'Ctealto, VB=1
, 3V. With a change in temperature + lO°C (7), V
BD' = 0.75V this is,
This is the type of change that makes the battery check circuit useless. As described above, the conventional circuit has a problem in that the reliability of the battery check function is low because the temperature dependence of the battery check voltage VB may become very large.

本発明は、前記従来技術が持っていた問題点としてバッ
テリーチェック電圧の温度依存性が大きい点について解
決したバッテリーチェック回路を提供するものである。
The present invention provides a battery check circuit that solves the problem of the prior art in that the battery check voltage has a large temperature dependence.

(問題点を解決するための手段) 本発明は、前記問題点を解決するために、電源電圧の変
化を検出するためのバッテリーチェック回路において、
電源に順方向に接続され、 PN接合面積に大小関係を
もたせた第1および第2のPN接合ダイオードと、第1
.第2および第3の抵抗と、電圧比較回路とを備え、し
かも第1および第2の抵抗を第1のPN接合ダイオード
に直列接続すると共に、第3の抵抗を第2のPN接合ダ
イオードに直列接続し、第1および第2の抵抗量電圧と
第2のPN接合ダイオードおよび第3の抵抗間の電圧と
を、′12圧比較回路によって比較するようにしたもの
である。
(Means for Solving the Problems) In order to solve the above problems, the present invention provides a battery check circuit for detecting changes in power supply voltage.
first and second PN junction diodes which are connected in the forward direction to the power supply and whose PN junction areas are related in size;
.. second and third resistors and a voltage comparison circuit, the first and second resistors being connected in series to the first PN junction diode, and the third resistor being connected in series to the second PN junction diode. The first and second resistance voltages and the voltage between the second PN junction diode and the third resistor are compared by a '12 voltage comparator circuit.

(作 用) 本発明によれば、買上のようにバッチIJ−チェック回
路を構成したので、ダイオードはその負の温度係数をも
つ順方向電圧降下によって回路全体の温度変化を打消す
ように働く。これによって電圧比較回路における再入力
端子間電圧の一致する電圧(バッテリーチェック電圧)
の温度依存性を減少させることが可能となる。したがっ
て。
(Function) According to the present invention, since the batch IJ-check circuit is configured as described above, the diode acts to cancel the temperature change of the entire circuit due to the forward voltage drop having a negative temperature coefficient. This allows the voltage between the re-input terminals in the voltage comparator circuit to match (battery check voltage)
It becomes possible to reduce the temperature dependence of therefore.

前記問題点を除去できるのである。The above problem can be eliminated.

(実施例) (I)第1図におけるバッテリーチェック回路の説明 第1図は本発明の実施例を示すバッテリーチェ回路の回
路図である。第1図において、 10は第1のPN接合
ダイオード、および11は第2のPN接合ダイオードで
あり、両者の接合面積はダイオード11の方が大きく設
定されている。ダイオード10は、そのアノードに電源
電圧VDDが印加され、その方ソードが、直列接続され
た第1および第2の抵抗12.13を介して接地されて
いる。ダイオード11は、その7ノードに電源電圧VD
Dが印加され、その方ンードが第3の抵抗14を介して
接地されている。抵抗12.13間の電圧とダイオード
11のカソード電圧との差を求めるために、電圧比較回
路(以下、コンパレータという) 15が設けられてい
る。
(Embodiment) (I) Description of the battery check circuit in FIG. 1 FIG. 1 is a circuit diagram of a battery check circuit showing an embodiment of the present invention. In FIG. 1, 10 is a first PN junction diode, and 11 is a second PN junction diode, with the diode 11 having a larger junction area. A power supply voltage VDD is applied to the anode of the diode 10, and its source is grounded via first and second resistors 12 and 13 connected in series. The diode 11 has a power supply voltage VD at its 7th node.
D is applied, and its terminal is grounded via the third resistor 14. A voltage comparison circuit (hereinafter referred to as a comparator) 15 is provided to determine the difference between the voltage across the resistors 12 and 13 and the cathode voltage of the diode 11.

コンバーレータ15は、その(+)個入力端子15Aが
ダイオード11のカソード側に、その(−)個入力端子
15Bが抵抗12.13間の接続点に、その出力端子1
5Gが出力端子16に、それぞれ接続されている。なお
、第1図中、11は抵抗12.13を流れる電流、R2
は抵抗14を流れる電流、VIIはコンパ−レータ15
の(+)個入力端子電圧、VI2はコンパ−レータ15
の(−)個入力端子電圧、およびvOはコンパ−レータ
15の出力端子電圧である。
The converter 15 has its (+) input terminals 15A connected to the cathode side of the diode 11, its (-) input terminals 15B connected to the connection point between the resistors 12 and 13, and its output terminal 1
5G is connected to the output terminal 16, respectively. In addition, in FIG. 1, 11 is the current flowing through the resistor 12.13, R2
is the current flowing through the resistor 14, and VII is the current flowing through the comparator 15.
(+) input terminal voltage, VI2 is comparator 15
(-) input terminal voltage, and vO is the output terminal voltage of the comparator 15.

次に、第4図の電圧特性図を参照しつつ動作を説明する
。なお、第4図には横軸を電源電圧van 、縦軸を電
圧軸として電源電圧vDD直線、入力端子電圧VIIお
よびVI2の曲線、出力電圧vOレベルが示されている
。また、第4図中、VBはV11=VI2のときの電源
電圧である。
Next, the operation will be explained with reference to the voltage characteristic diagram shown in FIG. In addition, FIG. 4 shows the power supply voltage vDD straight line, the curves of the input terminal voltages VII and VI2, and the output voltage vO level, with the horizontal axis as the power supply voltage van and the vertical axis as the voltage axis. Further, in FIG. 4, VB is the power supply voltage when V11=VI2.

まず、入力端子電圧Vll、VI2がVII>VI2 
(7)場合、コンパ−レータ15の出力端子電圧vOは
“H”レベルに、VII <VI2の場合、vOが“L
”レベルとなるように動作する。電圧VII、VT2は
次式で表わされる。
First, input terminal voltage Vll, VI2 is VII>VI2
In case (7), the output terminal voltage vO of the comparator 15 goes to “H” level, and when VII < VI2, vO goes to “L” level.
The voltages VII and VT2 are expressed by the following equations.

VH=V[l[l −VF2        ・(5)
VI2=VDI)−VFI−11−R2−(8)但し、
R2:抵抗13の抵抗値。
VH=V[l[l −VF2 ・(5)
VI2=VDI)-VFI-11-R2-(8) However,
R2: resistance value of resistor 13.

VFl、ダイオードlOの順 方向電圧降下分。VFl, diode lO order Directional voltage drop.

VF2 、ダイオード11の順 方向電圧降下分。VF2, diode 11 in order Directional voltage drop.

式(5)、(6)において、ダイオード11の方がダイ
オードlOよりも接合面積が大きいため、11壜I2で
あれば、 VFI>VF2という関係になる。
In equations (5) and (6), since the junction area of diode 11 is larger than that of diode IO, in the case of 11 bottles I2, the relationship is VFI>VF2.

電流I’lは電源電圧VD[lにほぼ比例して変化する
タメ、VDDが低く、It−R2が小さい時は、式(5
)。
The current I'l changes almost in proportion to the power supply voltage VD[l, so when VDD is low and It-R2 is small, the equation (5
).

(6)より、 VII<VI2となるため、出力電圧V
Oがlm L”レベルとなる。逆に、VD[]が高くな
ってIt−R2の値が(VFI−VF2)を上まわる程
におおきくなると、 VII>VI2となり、出力電圧
vOが°“H”レベルとなる。従って、出力電圧vOの
“L”レベルと“H”レベルの境界点、VDD=VBが
存在することにより、バッテリーチェック機能を有する
ことになる。
From (6), since VII<VI2, the output voltage V
O becomes lmL" level. Conversely, when VD[] becomes high and the value of It-R2 becomes large enough to exceed (VFI-VF2), VII>VI2 and the output voltage vO becomes °"H. Therefore, the presence of the boundary point between the "L" level and "H" level of the output voltage vO, VDD=VB, provides a battery check function.

次に、バッテリーチェック電圧VBの温度依存性につい
て説明する。
Next, the temperature dependence of the battery check voltage VB will be explained.

まず、ダイオード10と11の有効接合面積比を1:N
、!−す6.  VDD=VB、すなわチV11=VI
2 (7)条件では、次式が成立する。
First, the effective junction area ratio of diodes 10 and 11 is set to 1:N.
,! -S6. VDD=VB, that is, V11=VI
2. Under the condition (7), the following equation holds true.

VB= VF2+12−R3・(7) VF2 =VFl+11・R2−(8)11−R1=r
2・R3・・・(9) 但し、R1;抵抗12の抵抗値。
VB=VF2+12-R3・(7) VF2=VFl+11・R2-(8)11-R1=r
2・R3...(9) However, R1: resistance value of resistor 12.

R2,抵抗13の抵抗値。R2, resistance value of resistor 13.

R3:抵抗14の抵抗値。R3: resistance value of resistor 14.

VFI 、VF2をダイオード10.11に流れる電流
で表わすと、次式のようになる。
When VFI and VF2 are expressed by the current flowing through the diode 10.11, the following equation is obtained.

但°し、K;ポルツマン定数。However, K: Portzmann's constant.

Q;電  荷  量  。Q: Amount of electric charge.

T;絶対温度。T: Absolute temperature.

Is、ダイオード11の飽 和電流。Is, saturation of diode 11 sum current.

式(9)、(10)、(11)を式(8)に代入してI
2を求めると、 となる。この式(12)を式(7)に代入すると。
Substituting equations (9), (10), and (11) into equation (8), I
When we find 2, we get . Substituting this equation (12) into equation (7) yields.

となる、この式(13)において、第1項のVF2は負
の温度係数をもつ。第2項はR1/R2,R1/R3に
温度依存性がないとすると、Tに比例する温度係数を 
     。
In this equation (13), the first term, VF2, has a negative temperature coefficient. The second term is the temperature coefficient proportional to T, assuming that R1/R2 and R1/R3 have no temperature dependence.
.

もつ、そのため、第1項と第2項が互いに打消し合い、
バッテリーチェック電圧VBの温度係数が小さくなるこ
とがわかる。
Therefore, the first term and the second term cancel each other out,
It can be seen that the temperature coefficient of the battery check voltage VB becomes smaller.

VF2に含まれるI2の温度係数にかかわる量のVF2
の温度係数に対する比は、微小なため、これを無視する
と、式(13)から、VBの温度依存性を次式で表わせ
る。
VF2 of the amount related to the temperature coefficient of I2 included in VF2
The ratio of VB to the temperature coefficient is very small, so if this is ignored, the temperature dependence of VB can be expressed by the following equation from equation (13).

但し、Δ=d/dT この式(14)において、例えば1 、a VF2−−2mV/ ℃、T =300°に、 
VB=1.3V、 VF2=OJVとすると、ΔVB=
÷0.3mV/”Cとなり、小さな値である。また、V
B=1.2V−rはAVB=0となる。従って、本実施
例のように構成すれば、温度依存性の小さいバッテリー
チェック回路を実現でき、これによって信頼性が著しく
向上する。
However, Δ=d/dT In this equation (14), for example, 1, a VF2--2mV/℃, T = 300°,
If VB=1.3V, VF2=OJV, ΔVB=
÷0.3mV/”C, which is a small value. Also, V
B=1.2V-r becomes AVB=0. Therefore, if configured as in this embodiment, a battery check circuit with low temperature dependence can be realized, thereby significantly improving reliability.

(II)第5図におけるバッテリーチェック回路の説明 第5図は第1図のより具体的な回路構成例を示す図であ
る。
(II) Description of the battery check circuit in FIG. 5 FIG. 5 is a diagram showing a more specific example of the circuit configuration of FIG. 1.

実際に第1図の回路をCMOSモノリシックIC内に形
成する場合、ダイオードto、ttについては、例えば
N−シリコン基板を使うとすると、N−−P”接合を使
用できる。また、低消費電力化を計るため、回路全体を
サンプリング動作させ、平均して回路の消費電力が零に
近くなるように構成し、動作させることが望ましい。コ
ンパレータ14は、ダイナミックな回路で構成されてい
る。以下、第5図の回路を詳説する。
When actually forming the circuit shown in Fig. 1 in a CMOS monolithic IC, for example, if an N-silicon substrate is used, an N--P" junction can be used for the diodes to and tt. Also, lower power consumption can be achieved. In order to calculate The circuit shown in Figure 5 will be explained in detail.

第5図において、A1.−A4は制御信号線、Cはコン
デンサ、G 1 、 G2はCMO9で構成されるイン
バータ、LTはラッチ回路、5l−S5はアナログ型の
スイッチ、VGIはインバータG1の入力端子電圧、お
よびVB2はインバータG1の出力端子電圧である。
In FIG. 5, A1. -A4 is a control signal line, C is a capacitor, G1 and G2 are inverters composed of CMO9, LT is a latch circuit, 5l-S5 is an analog type switch, VGI is the input terminal voltage of inverter G1, and VB2 is the inverter This is the output terminal voltage of G1.

抵抗12.14はスイッチS1の端子SIAに接続され
、スイッチSlの端子SIBを介して接続されている。
Resistor 12.14 is connected to terminal SIA of switch S1 and via terminal SIB of switch S1.

スイッチSlの制御端子SIGは制御信号線A1に接続
され、この制御信号線A1から与えられる信号によって
スイッチS1の端子SIA、SIB間がオン、オフする
A control terminal SIG of the switch Sl is connected to a control signal line A1, and terminals SIA and SIB of the switch S1 are turned on and off by a signal applied from the control signal line A1.

コンパレータ15の(+)個入力端子15Aは、スイッ
チS2の端子S2A 、S2Bを介してコンデンサCの
一端に接続され、同じくコンパレータ15の(−)個入
力端子15Bは、スイッチS3の端子S3A 、93B
を介してコンデンサCの一端に接続されている。スイッ
チS2の制御端子S2Cは制御信号線A2に、スイッチ
S3の制御端子53Gは制御信号11A3に、それぞれ
接続されている。
The (+) input terminals 15A of the comparator 15 are connected to one end of the capacitor C via the terminals S2A and S2B of the switch S2, and the (-) input terminals 15B of the comparator 15 are connected to the terminals S3A and 93B of the switch S3.
It is connected to one end of the capacitor C via. The control terminal S2C of the switch S2 is connected to the control signal line A2, and the control terminal 53G of the switch S3 is connected to the control signal 11A3.

コンデンサCの他端は、スイッチS4の端子S4A、イ
ンバータG1の入力端子、およびスイッチS5の端子S
5Aにそれぞれ接続されている。スイッチS4はその端
子54BがインバータG1の出力端子およびインバータ
G3の入力端子に、その制御端子84Cが制御信号線A
3に、それぞれ接続されている。スイッチS5は、その
端子S5Bが接地され、その制御端子S5Gが逆方向の
インバータG2を介して制御信号線A1に接続されてい
る。
The other end of capacitor C is connected to terminal S4A of switch S4, input terminal of inverter G1, and terminal S of switch S5.
5A respectively. The switch S4 has its terminal 54B connected to the output terminal of the inverter G1 and the input terminal of the inverter G3, and its control terminal 84C connected to the control signal line A.
3 are connected to each other. The switch S5 has its terminal S5B grounded, and its control terminal S5G connected to the control signal line A1 via an inverter G2 in the opposite direction.

インバータG3の出力端子は、ラッチ回路LTのデータ
入力端子りに接続されている。ラッチ回路LTは、その
ラッチ制御入力端子りが制御信号MA4に、その出力端
子Q(すなわち、コンパ−レータ14の出力端子14G
)が出力端子15に、それぞれ接続されている。
The output terminal of inverter G3 is connected to the data input terminal of latch circuit LT. The latch circuit LT has its latch control input terminal connected to the control signal MA4, and its output terminal Q (i.e., the output terminal 14G of the comparator 14).
) are connected to the output terminal 15, respectively.

ここで、各スイッチ81〜S5は、その各制御端子st
c N5scがL”レベルの時にオフして各端子SIA
、5IB−95A、S5B間が開放状態となり、逆に“
H”レベルの時にオンして各端子SIA、SIB −5
5A。
Here, each switch 81 to S5 has its respective control terminal st
c When N5sc is at L” level, it turns off and each terminal SIA
, 5IB-95A, and S5B are open, and conversely “
When the level is “H”, it turns on and each terminal SIA, SIB -5
5A.

S5B間が短絡状態となるように動作する。ラッチ回路
LTは、端子りが“H”レベルの時に端子Q。
It operates so that S5B is short-circuited. The latch circuit LT is connected to the terminal Q when the terminal RI is at "H" level.

Dの信号レベルが等しくなり、端子りが“H”から゛°
L″レベルになると、その直前における端子Qの信号レ
ベルを次に端子りが″H″レベルになるまで保持するよ
うに動作する。  。
The signal levels of D become equal, and the terminal changes from “H” to
When it reaches the "L" level, it operates to hold the previous signal level of the terminal Q until the next terminal becomes the "H" level.

次に、第6図の信号波形図を参照しつつ動作を説明する
。なお、第6図は制御信号線A1〜A4.出力電圧vO
1およびインバータG1の入出力端子電圧VGI、VG
2の信号波形をそれぞれ示している。また、第6図中、
tl−t8は時刻、 VCはインバータG1の閾値電圧
、XはVDD> VBのときの波形、および     
「YはVDD<VBのときの波形を示している。
Next, the operation will be explained with reference to the signal waveform diagram in FIG. Note that FIG. 6 shows the control signal lines A1 to A4. Output voltage vO
1 and inverter G1 input/output terminal voltages VGI, VG
2 signal waveforms are shown respectively. Also, in Figure 6,
tl-t8 is time, VC is the threshold voltage of inverter G1, X is the waveform when VDD>VB, and
"Y indicates the waveform when VDD<VB.

(i)第6図のタイムチャート全体 制御信号線A1が時刻t1〜t6間のH”レベルの時は
バッテリーチェック回路が動作状態であり、AIが“L
”レベルの時は消費電力が零の待機状態となる。
(i) Time chart in Fig. 6 When the overall control signal line A1 is at the "H" level between times t1 and t6, the battery check circuit is in the operating state, and AI is "L".
``At level, it enters a standby state with zero power consumption.

すなわち、制御信号線A1が″H″レベルとなると、ス
イッチStがオン、スイッチS5がオフするため、抵抗
12.14が接地され、前述したように電源電圧V[l
[+の大きさによって入力端子電圧VllとVI2の大
小関係が変化するバッテリーチェー2り状態となる。そ
のため、コンパレータ15は2つの入力端子電圧Vll
、VI2を受けて動作する。
That is, when the control signal line A1 becomes "H" level, the switch St is turned on and the switch S5 is turned off, so that the resistor 12.14 is grounded and the power supply voltage V[l
[A battery chain 2 state is created in which the magnitude relationship between the input terminal voltages Vll and VI2 changes depending on the magnitude of +. Therefore, the comparator 15 has two input terminal voltages Vll
, VI2.

(ii)時刻t1〜t2間 制御信号線A1が“H”レベル、A3が“L”レベルで
は、スイッチS3.S4がオン、S2がオフとなる。こ
の状態では、スイッチS4によってインバータG1の入
出力端子間が短絡されるため、その入出力端子の電圧が
VGとなる。コンデンサCには、その一端に入力型端電
圧VI2が、その他端に電圧VCが印加されるため、両
電圧差分(VC−Vr2)が充電される。
(ii) Between times t1 and t2, when the control signal line A1 is at "H" level and the control signal line A3 is at "L" level, switch S3. S4 is turned on and S2 is turned off. In this state, the switch S4 short-circuits the input and output terminals of the inverter G1, so that the voltage at the input and output terminals becomes VG. Since the input type terminal voltage VI2 is applied to one end of the capacitor C and the voltage VC is applied to the other end, the capacitor C is charged with the voltage difference between the two (VC-Vr2).

(iii)時刻t2〜t4間 次に、制御信号線A2が“L”レベル、A3が“H”レ
ベルになると、スイッチS3.S4がオフし、S2がオ
ンするため、入力端子電圧VIIがコンデンサCの一端
にかかり、コンデンサCの他端にインバータG1のみが
接続される。インバータG1はCMOSインバータであ
り、入力インピーダンスが無限大であるから、インバー
タG1の入力端子電圧VG13は。
(iii) Between times t2 and t4 Next, when the control signal line A2 goes to "L" level and the control signal line A3 goes to "H" level, switch S3. Since S4 is turned off and S2 is turned on, input terminal voltage VII is applied to one end of capacitor C, and only inverter G1 is connected to the other end of capacitor C. Since the inverter G1 is a CMOS inverter and has infinite input impedance, the input terminal voltage VG13 of the inverter G1 is.

VGI = V11+ (VG−VI2)    −(
15)となる。この時、インバータGlの出力端子電圧
VC2は、VG1=VCを境ニシテ、VGI >VCテ
、)dLば“L”レベル、VGI <VCであれば“H
”となる。
VGI = V11+ (VG-VI2) -(
15). At this time, the output terminal voltage VC2 of the inverter Gl is at the "L" level if VG1 = VC, if VGI > VC, )dL, and "H" if VGI < VC.
” becomes.

式(15)ヨリ、VI2 >Vll (7)、!:きは
Vに1 <VGトlXす、 VI2 <VIIのときは
VGI >VCとなる。前者がVDD <VBの場合で
、後者がVDD <VBの場合である。そのため、出力
端子電圧VG2の信号レベルは、VDD <VBテ”H
”L/ ヘJL/、V[lD >VBテ“ト”レベルと
なる。
From formula (15), VI2 > Vll (7),! : When V is 1 < VG to lX, when VI2 < VII, VGI > VC. The former is a case where VDD<VB, and the latter is a case where VDD<VB. Therefore, the signal level of the output terminal voltage VG2 is VDD<VBTE”H.
"L/HeJL/, V [ID >VBte" level.

(iv)時刻t4〜七8間 時刻t4において、制御信号線A4が“H”レベルにな
ると、ラッチ回路LTの出力端子QからはVO2の反転
信号が出力される。
(iv) Between time t4 and 78 At time t4, when the control signal line A4 becomes "H" level, the inverted signal of VO2 is output from the output terminal Q of the latch circuit LT.

制御信号線A3が“H”レベルの間に、制御信号線A4
が“H”レベルから°゛L”レベルへ戻るようにすると
、これ以後、出力端子Qはそのときの信号レベルを保持
し、次に制御信号線A4がH”レベルになるまで変化し
ない。
While the control signal line A3 is at “H” level, the control signal line A4
When the signal returns from the "H" level to the "L" level, the output terminal Q maintains the signal level at that time and does not change until the next time the control signal line A4 goes to the "H" level.

時刻t5において、制御信号線A4が°“H”レベルか
ら°゛L”レベルになった時、バッテリーチェック動作
が終了したことになる。
At time t5, when the control signal line A4 changes from the "H" level to the "L" level, the battery check operation is completed.

時刻上〇において、制御信号線A1が“H”レベルにな
ると、スイッチS1がオフ、スイッチS5がオンすると
共に、制御信号iA2が“L”レベルのためにスイッチ
S4がオフの状態となる。そのため、ダイオード10.
11に電流は流れず、またインバータ01(7)入力端
子が“L″レベル固定されるので、回路全体の消費電力
が零となる。
At time 0, when the control signal line A1 goes to the "H" level, the switch S1 is turned off, the switch S5 is turned on, and the control signal iA2 is at the "L" level, so the switch S4 is turned off. Therefore, the diode 10.
Since no current flows through the inverter 11 and the input terminal of the inverter 01 (7) is fixed at the "L" level, the power consumption of the entire circuit becomes zero.

以上の動作により、VDD >VBのときには出力電圧
voがH”レベル、VDD <VBのときには出力電圧
VOがL”レベルとなり、バッテリーチェック動作が行
なわれたことになる。
As a result of the above operation, the output voltage VO becomes H" level when VDD>VB, and the output voltage VO becomes L" level when VDD<VB, and a battery check operation is performed.

iQに、CMOS七ノ゛リシックICの応用では、常時
、バッチリーチエラ゛りを行なっている必要のないこと
が多い、そのため、以上のような方法で、例えばある一
定時間経過する毎にバッテリーチェック動作を行なうよ
うにすれば、低消費電力動作というCMOS[:の特徴
を損うことなく、温度依存性の小さいバッテリーチェッ
ク機能を実現することができる。
In the application of iQ and CMOS nanolithic ICs, there is often no need to constantly perform batch reach errors, so using the method described above, for example, you can check the battery every time a certain period of time elapses. By performing this operation, a battery check function with low temperature dependence can be realized without impairing the CMOS feature of low power consumption operation.

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。第1図中の、ダイオード10.11及び
コンパ−レータ15の極性を逆にしたり、あるいは抵抗
12〜14の数を増減して上記実施例のもつ効果を奏さ
せることも可能である。
Note that the present invention is not limited to the illustrated embodiment, and various modifications are possible. It is also possible to obtain the effects of the above embodiment by reversing the polarities of diodes 10, 11 and comparator 15 in FIG. 1, or by increasing or decreasing the number of resistors 12-14.

(発明の効果) 以上詳細9説明したように・本発明9よれjf・   
    。
(Effects of the Invention) As explained above in detail 9. According to the present invention 9, jf.
.

少なくとも2個のPN接合ダイオード、3一本の対抗及
びコンパレータを用いてバッテリーチェック回路を構成
したので、バッテリーチェック電圧の温度依存性が非常
に小さくなり、信頼性が向上するという効果が期待でき
る。またCMOSモノリシックIC等内に容易に組込む
ことができるため、バッテリー駆動の0MO5IC等の
応用製品に使うのに、非常に効果的である。
Since the battery check circuit is configured using at least two PN junction diodes, three resistors, and a comparator, the temperature dependence of the battery check voltage is extremely small, and reliability can be expected to be improved. Furthermore, since it can be easily incorporated into a CMOS monolithic IC, etc., it is very effective for use in applied products such as battery-powered 0MO5 ICs.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示すバッテリーチェック回路
の回路図、第2図は従来のバッテリーチェック回路の回
路図、第3図は第2図の電圧特性図、第4図は第1図の
電圧特性図、第5図は第1図のより具体的な回路図、第
6図は第5図の電圧波形図である。 10・・・・・・第1のダイオード、11・・・・・・
第2のダイオード、12・・・・・・第1の抵抗、13
・・・・・・第2の抵抗、14・・・・・・第3の抵抗
、15・・・・・・電圧比較回路(コンパレータ)、1
6・・・・・・出力端子、VDD・・・・・・電源電圧
。 出願人代理人   柿  本  恭  成第1図 第2図 第2図の電圧特性図 第3図 第1図の電圧特性図 第4図 第5図の電圧波形図 第6図
Figure 1 is a circuit diagram of a battery check circuit showing an embodiment of the present invention, Figure 2 is a circuit diagram of a conventional battery check circuit, Figure 3 is a voltage characteristic diagram of Figure 2, and Figure 4 is the diagram of Figure 1. FIG. 5 is a more specific circuit diagram of FIG. 1, and FIG. 6 is a voltage waveform diagram of FIG. 10...First diode, 11...
Second diode, 12...First resistor, 13
......Second resistor, 14...Third resistor, 15...Voltage comparison circuit (comparator), 1
6... Output terminal, VDD... Power supply voltage. Applicant's agent Yasushi Kakimoto Figure 1 Figure 2 Voltage characteristic diagram of Figure 2 Figure 3 Voltage characteristic diagram of Figure 1 Figure 4 Voltage waveform diagram of Figure 5 Figure 6

Claims (1)

【特許請求の範囲】 電源電圧の変化を検出するためのバッテリーチェック回
路において、 電源に順方向に接続され、PN接合面積に大小関係をも
たせた第1および第2のPN接合ダイオードと、 前記第1のPN接合ダイオードに直列接続された第1お
よび第2の抵抗と、 前記第2のPN接合ダイオードに直列接続された第3の
抵抗と、 前記第1および第2の抵抗間の電圧と前記第2のPN接
合ダイオードおよび第3の抵抗間の電圧との差を検出し
、その差に応じた信号を出力する電圧比較回路とを、 備えたことを特徴とするバッテリーチェック回路。
[Claims] A battery check circuit for detecting a change in power supply voltage, comprising: first and second PN junction diodes connected in the forward direction to the power supply and having a size relationship in PN junction area; a first and second resistor connected in series to the first PN junction diode; a third resistor connected in series to the second PN junction diode; a voltage between the first and second resistors; A battery check circuit comprising: a voltage comparison circuit that detects a difference between a voltage between a second PN junction diode and a third resistor and outputs a signal according to the difference.
JP60161700A 1985-07-22 1985-07-22 Battery check circuit Pending JPS6222087A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60161700A JPS6222087A (en) 1985-07-22 1985-07-22 Battery check circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60161700A JPS6222087A (en) 1985-07-22 1985-07-22 Battery check circuit

Publications (1)

Publication Number Publication Date
JPS6222087A true JPS6222087A (en) 1987-01-30

Family

ID=15740202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60161700A Pending JPS6222087A (en) 1985-07-22 1985-07-22 Battery check circuit

Country Status (1)

Country Link
JP (1) JPS6222087A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11865679B2 (en) 2019-10-11 2024-01-09 Ingersoll-Rand Industrial U.S., Inc. Battery powered impact wrench

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11865679B2 (en) 2019-10-11 2024-01-09 Ingersoll-Rand Industrial U.S., Inc. Battery powered impact wrench

Similar Documents

Publication Publication Date Title
TWI451697B (en) Very low power analog compensation circuit
US7312648B2 (en) Temperature sensor
US6737905B1 (en) Clamp circuit
US8198875B2 (en) Voltage regulator
JP2014230350A (en) Semiconductor integrated circuit and method for operating the same
EP1235348A1 (en) Hysteresis circuit
EP0743529A1 (en) Method and corresponding circuit for detecting an openload
JPH06324087A (en) Voltage monitor circuit
TWI619958B (en) Magnetic sensor circuit
US8664925B2 (en) Voltage regulator
JPS6222087A (en) Battery check circuit
US20020024389A1 (en) Power controller and power controlling method
JPH10104305A (en) Circuit for diagnosing electrical load state
JPH0611102B2 (en) Signal detection circuit
JPH09243467A (en) Temperature detection circuit and test method therefor
EP3754843B1 (en) Voltage-current conversion circuit and charge-discharge control device
US4424457A (en) Voltage level detecting circuit
US3725905A (en) Monolithic analog-to-digital converter
TW201934965A (en) Signal detection circuit and signal detection method
JPS62188090A (en) Voltage detection circuit
JP2993091B2 (en) Power supply voltage drop detection circuit
JPS59161920A (en) Logical circuit
JPH03291013A (en) Level shift circuit
JPH0687537B2 (en) Level shift circuit
JPS63263910A (en) Voltage comparator