JPS6221997Y2 - - Google Patents
Info
- Publication number
- JPS6221997Y2 JPS6221997Y2 JP1983126609U JP12660983U JPS6221997Y2 JP S6221997 Y2 JPS6221997 Y2 JP S6221997Y2 JP 1983126609 U JP1983126609 U JP 1983126609U JP 12660983 U JP12660983 U JP 12660983U JP S6221997 Y2 JPS6221997 Y2 JP S6221997Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- alarm
- power
- output
- clear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Description
【考案の詳細な説明】
本考案は全電子アラーム時計に関するものであ
る。
る。
例えば、１チツプCPUを用いた全電子アラー
ム時計では、電源を投入すると、現在時刻および
アラーム時刻の計時回路がクリアされ、両者の内
容が一致してアラーム音が発生してしまものであ
つた。
ム時計では、電源を投入すると、現在時刻および
アラーム時刻の計時回路がクリアされ、両者の内
容が一致してアラーム音が発生してしまものであ
つた。
そこで本考案は電源投入時にはアラーム音の発
生を禁止するようにした全電子アラーム時計を提
供するものである。
生を禁止するようにした全電子アラーム時計を提
供するものである。
以下本考案の一実施例を図面に基づいて説明す
る。１は発振回路、２は分周回路、３は現在時刻
の第１の計時回路、４はアラーム時湖の第２の計
時回路である。５は表示制御回路、６は表示装
置、７は比較回路で、計時回路３，４の内容が一
致したとき出力を生じる。８はアラーム装置、
９，１０はゲート回路、１１は電源投入によつて
クリアパルスを発生するパワーオンクリア回路、
１２は鳴止のスイツチである。
る。１は発振回路、２は分周回路、３は現在時刻
の第１の計時回路、４はアラーム時湖の第２の計
時回路である。５は表示制御回路、６は表示装
置、７は比較回路で、計時回路３，４の内容が一
致したとき出力を生じる。８はアラーム装置、
９，１０はゲート回路、１１は電源投入によつて
クリアパルスを発生するパワーオンクリア回路、
１２は鳴止のスイツチである。
以上の構成において、電源を投入すると、パワ
ーオンクリア回路１１からクリアパルスが発生
し、計時回路３，４がクリアされる。このクリア
によつて各計時回路３，４の内容が一致するため
比較回路７から出力パルスが発生してしまう。従
来は鳴止めスイツチ１２によつてアラームがセツ
トされていた場合には、比較回路７からの上記パ
ルスによつてアラーム音が発生してしまつたので
あるが、本例ではクリアパルスによつてゲート回
路１０を閉じることによりアラーム音の発生を禁
止しているのである。
ーオンクリア回路１１からクリアパルスが発生
し、計時回路３，４がクリアされる。このクリア
によつて各計時回路３，４の内容が一致するため
比較回路７から出力パルスが発生してしまう。従
来は鳴止めスイツチ１２によつてアラームがセツ
トされていた場合には、比較回路７からの上記パ
ルスによつてアラーム音が発生してしまつたので
あるが、本例ではクリアパルスによつてゲート回
路１０を閉じることによりアラーム音の発生を禁
止しているのである。
したがつて鳴止めスイツチ１２が図示のように
アラームセツト状態にあつても、電源投入時にア
ラーム音が発生することがなくなる。
アラームセツト状態にあつても、電源投入時にア
ラーム音が発生することがなくなる。
図面は本考案の一実施例を示した論理回路図で
ある。 ３……第１の計時回路、４……第の計時回路、
７……比較回路、８……アラーム装置、９，１０
……ゲート回路、１１……パワーオンクリア回
路。
ある。 ３……第１の計時回路、４……第の計時回路、
７……比較回路、８……アラーム装置、９，１０
……ゲート回路、１１……パワーオンクリア回
路。
Claims (1)
- 現在時刻を計時する第１の計時回路と、アラー
ム時刻を計時する第２の計時回路と、第１の計時
回路の内容と第２の計時回路の内容とを比較し両
者が一致したとき出力を生じる比較回路と、この
比較回路の出力によつてアラーム音を発生するア
ラーム装置と、電源の投入によつて第１の計時回
路および第２の計時回路をクリアするパワーオン
クリア回路と、このパワーオンクリア回路からの
出力によつて上記アラーム装置からのアラーム音
の発生を禁止する制御回路とからなる全電子アラ
ーム時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12660983U JPS6033684U (ja) | 1983-08-16 | 1983-08-16 | 全電子アラ−ム時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12660983U JPS6033684U (ja) | 1983-08-16 | 1983-08-16 | 全電子アラ−ム時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6033684U JPS6033684U (ja) | 1985-03-07 |
| JPS6221997Y2 true JPS6221997Y2 (ja) | 1987-06-04 |
Family
ID=30287837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12660983U Granted JPS6033684U (ja) | 1983-08-16 | 1983-08-16 | 全電子アラ−ム時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033684U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428171A (en) * | 1977-08-04 | 1979-03-02 | Casio Comput Co Ltd | Electronic watch |
| JPS57104882A (en) * | 1980-12-22 | 1982-06-30 | Seiko Epson Corp | Power on clear circuit in electronic watch |
-
1983
- 1983-08-16 JP JP12660983U patent/JPS6033684U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428171A (en) * | 1977-08-04 | 1979-03-02 | Casio Comput Co Ltd | Electronic watch |
| JPS57104882A (en) * | 1980-12-22 | 1982-06-30 | Seiko Epson Corp | Power on clear circuit in electronic watch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6033684U (ja) | 1985-03-07 |