JPS62210663A - マイクロ波集積回路装置 - Google Patents
マイクロ波集積回路装置Info
- Publication number
- JPS62210663A JPS62210663A JP5409386A JP5409386A JPS62210663A JP S62210663 A JPS62210663 A JP S62210663A JP 5409386 A JP5409386 A JP 5409386A JP 5409386 A JP5409386 A JP 5409386A JP S62210663 A JPS62210663 A JP S62210663A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- gate
- semiconductor
- voltage
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000005669 field effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明はマイクロ波集積回路装置に係り、特に電界効
果トランジスタ（ＦＥＴ）を用いたマイクロ波集積回路
（ＭＩＣ）及びモノリシック・マイクロ波集積回路（Ｍ
Ｍ Ｉ Ｃ）におけるゲートバイアス電源入力部の改良
に関する。
果トランジスタ（ＦＥＴ）を用いたマイクロ波集積回路
（ＭＩＣ）及びモノリシック・マイクロ波集積回路（Ｍ
Ｍ Ｉ Ｃ）におけるゲートバイアス電源入力部の改良
に関する。
（従来の技術）
周知のように、マイクロ波増幅器、マイクロ波発振器等
のマイクロ波装置にあっては集積回路化されつつある。
のマイクロ波装置にあっては集積回路化されつつある。
この集積回路は特にマイクロ波集積回路ＣＭＩＣ）と呼
ばれており、さらにモノリシック化される傾向にある。
ばれており、さらにモノリシック化される傾向にある。
このモノリシックＭＩＣ（ＭＭＩＣ）はＦＥＴ、キャパ
シタ、インダクタ、抵抗等の回路部品を半絶縁性半導体
基板上にモノリシックに形成したものである。半絶縁性
半導体材料は一般にＧａＡｓが用いられるが、最近では
ＩｎＰ 、 ＧａＡｌＡｓ、 １ｎＧａＡｓ等の研究も
進んでいる。
シタ、インダクタ、抵抗等の回路部品を半絶縁性半導体
基板上にモノリシックに形成したものである。半絶縁性
半導体材料は一般にＧａＡｓが用いられるが、最近では
ＩｎＰ 、 ＧａＡｌＡｓ、 １ｎＧａＡｓ等の研究も
進んでいる。
ところで、ＭＩＣあるいはＭＭ Ｉ Ｃによるマイクロ
波増幅器は、一般に第９図に示すように構成されている
。第９図はその等価回路を示すもので、１１はＲＦ入力
電極、１２はＲＦ出力電極、１３はゲ−ト電極、１４は
ドレイン電極、１５はＦＥＴ、Ｌｅｔはゲ−ｌ−／＜イ
アス回路である。ゲートバイアス回路１６には分割抵抗
Ｒ１，Ｒ２が用いられる。つまり、ＦＥＴ１５のゲート
電圧は大体−１〜−２［Ｖ］程度であるため、ゲート電
極１３から適当な負電圧を人力して分割抵抗Ｒ１，Ｒ２
で適宜分割し、これをゲート電圧としてＦＥＴ１５のゲ
ートに送っている。
波増幅器は、一般に第９図に示すように構成されている
。第９図はその等価回路を示すもので、１１はＲＦ入力
電極、１２はＲＦ出力電極、１３はゲ−ト電極、１４は
ドレイン電極、１５はＦＥＴ、Ｌｅｔはゲ−ｌ−／＜イ
アス回路である。ゲートバイアス回路１６には分割抵抗
Ｒ１，Ｒ２が用いられる。つまり、ＦＥＴ１５のゲート
電圧は大体−１〜−２［Ｖ］程度であるため、ゲート電
極１３から適当な負電圧を人力して分割抵抗Ｒ１，Ｒ２
で適宜分割し、これをゲート電圧としてＦＥＴ１５のゲ
ートに送っている。
しかしながら、上記のようにＦＥＴを用いたＭＩＣある
いはＭＭＩＣにおいて、ゲートバイアス回路に分割抵抗
を用いて一旦ゲートバイアス用入力電圧の分割比を設定
した場合、ゲート電極への供給電圧が変わってしまうと
使用することができなくなる。このため、システム側は
ＭＩＣまたはＭＭＩＣ外部でバイアス供給電圧を調整す
ることを余儀なくされ、これによってシステム全体の回
路構成か複雑になり、コスト的にも不利なものとなって
いる。
いはＭＭＩＣにおいて、ゲートバイアス回路に分割抵抗
を用いて一旦ゲートバイアス用入力電圧の分割比を設定
した場合、ゲート電極への供給電圧が変わってしまうと
使用することができなくなる。このため、システム側は
ＭＩＣまたはＭＭＩＣ外部でバイアス供給電圧を調整す
ることを余儀なくされ、これによってシステム全体の回
路構成か複雑になり、コスト的にも不利なものとなって
いる。
（発明が解決しようとする問題点）
この発明は、従来ゲートバイアス入力が極めて制約を受
けていた点を改浮し、ゲートバイアス入力として広範囲
の電圧を使用可能な、極めて汎用性の高いマイクロ波集
積回路装置を提供することを目的とする。
けていた点を改浮し、ゲートバイアス入力として広範囲
の電圧を使用可能な、極めて汎用性の高いマイクロ波集
積回路装置を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
すなわち、この発明に係るマイクロ波集積回路装置は、
電界効果トランジスタのゲート及びバイアス入力端間に
第１の抵抗を接続し、前記ゲート及び接地間に第２の抵
抗を接続して、前記バイアス入力端からの電圧を第１及
び第２の抵抗によって分割して前記電界効果トランジス
タのゲートに供給するものにおいて、少なくとも第１の
抵抗の構造を電流飽和を起こす非線型抵抗の構造にした
ことを特徴としており、前記非線型抵抗の実施態様して
、半絶縁性基板上に形成された１対の対向するオーム性
電極間に抵抗層を形成した半導体抵抗を用いることを特
徴としている。
電界効果トランジスタのゲート及びバイアス入力端間に
第１の抵抗を接続し、前記ゲート及び接地間に第２の抵
抗を接続して、前記バイアス入力端からの電圧を第１及
び第２の抵抗によって分割して前記電界効果トランジス
タのゲートに供給するものにおいて、少なくとも第１の
抵抗の構造を電流飽和を起こす非線型抵抗の構造にした
ことを特徴としており、前記非線型抵抗の実施態様して
、半絶縁性基板上に形成された１対の対向するオーム性
電極間に抵抗層を形成した半導体抵抗を用いることを特
徴としている。
（作用）
つまり、上記構成によるマイクロ波集積回路装置は、少
なくとも第１の抵抗に電流飽和が起こる非線型抵抗を用
いることにより、バイアス入力の許容範囲を拡大しよう
とするものである。上記非線型抵抗としては、半絶縁性
基板上に形成された１対の対向するオーム性電極間に抵
抗層を形成した半導体抵抗を用いる。この半導体抵抗は
電極間の距離を変えることにより、電流飽和レベルを適
宜調整することができる。
なくとも第１の抵抗に電流飽和が起こる非線型抵抗を用
いることにより、バイアス入力の許容範囲を拡大しよう
とするものである。上記非線型抵抗としては、半絶縁性
基板上に形成された１対の対向するオーム性電極間に抵
抗層を形成した半導体抵抗を用いる。この半導体抵抗は
電極間の距離を変えることにより、電流飽和レベルを適
宜調整することができる。
（実施例）
以下、第１図乃至第８図を参照してこの発明の実施例を
詳細に説明する。
詳細に説明する。
第１図はこの発明を適用したＦＥＴを有するＭＩＣ増幅
器の等価回路を示すもので、ゲート電極１３はゲートバ
イアス回路１Ｂを介してＦＥＴ１５のゲートＧに接続さ
れる。ＦＥＴ１５のドレインＤはＲＦ出力端子１２に接
続され、ソースＳは接地される。ゲートバ＆回路１Ｂは
第１及び第２の抵抗を有しており、第１の抵抗はゲート
電極１３及びＦＥＴ１５のグー８６間に接続され、第２
の抵抗Ｒ２はＦＥＴ１５のゲート及び接地間に接続され
る。
器の等価回路を示すもので、ゲート電極１３はゲートバ
イアス回路１Ｂを介してＦＥＴ１５のゲートＧに接続さ
れる。ＦＥＴ１５のドレインＤはＲＦ出力端子１２に接
続され、ソースＳは接地される。ゲートバ＆回路１Ｂは
第１及び第２の抵抗を有しており、第１の抵抗はゲート
電極１３及びＦＥＴ１５のグー８６間に接続され、第２
の抵抗Ｒ２はＦＥＴ１５のゲート及び接地間に接続され
る。
第１の抵抗には半導体抵抗が用いられ、第２の抵抗には
通常の線型抵抗が用いられる。上記半導体抵抗は、第２
図に示すように、半絶縁性半導体基板２１上に一対の対
向するオーム電極２２．２３を形成し、その電極２２．
２３間にイオン注入法等によって抵抗層２４を形成した
ものである。この抵抗層２４は基本的にＦＥＴ１５の動
作層と同じでよい。尚、第２図（ａ）は回路パターン上
面図、同図（ｂ）は側断面図である。
通常の線型抵抗が用いられる。上記半導体抵抗は、第２
図に示すように、半絶縁性半導体基板２１上に一対の対
向するオーム電極２２．２３を形成し、その電極２２．
２３間にイオン注入法等によって抵抗層２４を形成した
ものである。この抵抗層２４は基本的にＦＥＴ１５の動
作層と同じでよい。尚、第２図（ａ）は回路パターン上
面図、同図（ｂ）は側断面図である。
ここで、上記半導体抵抗の特性について説明する。半導
体中のキャリアは一定以上の電界で速度飽和を起こす。
体中のキャリアは一定以上の電界で速度飽和を起こす。
このため、第２図に示すように半絶縁性半導体基板２１
上に形成した電極２２．２３間に抵抗層２４を形成した
場合、その電極２２．２３間の距離に応じて電流飽和の
起きる電圧が変わってくる。
上に形成した電極２２．２３間に抵抗層２４を形成した
場合、その電極２２．２３間の距離に応じて電流飽和の
起きる電圧が変わってくる。
例えば、基板にＧａＡｓを用い、電極幅を２０［μｍ］
に設定した場合、電極間距離をＧａＡｓＦ Ｅ Ｔと同
程度の５［μｍ］とすれば１ ［Ｖ］程度で電流飽和が
起り、１００［μｍ］とすれば２０［Ｖ］程度で電流飽
和が起こる。このときの半導体抵抗の入力電圧に対する
出力電流特性を第３図に示す。
に設定した場合、電極間距離をＧａＡｓＦ Ｅ Ｔと同
程度の５［μｍ］とすれば１ ［Ｖ］程度で電流飽和が
起り、１００［μｍ］とすれば２０［Ｖ］程度で電流飽
和が起こる。このときの半導体抵抗の入力電圧に対する
出力電流特性を第３図に示す。
この発明は上記半導体抵抗の電流飽和特性を利用したも
のである。すなわち、上記寸法の電流飽和型半導体抵抗
を第１の抵抗Ｒ１に、通常の線型抵抗（Ｒ−１５０［Ω
］）を第２の抵抗Ｒ２に用いた場合、ゲートバイアス回
路１６の入力端子Ｖｉｎと出力電圧ｖ ｏｕｔとの関係
は第４図に示すようになる。つまり、ゲートバイアス回
路１Ｇは、ゲート電極１３に供給される電圧が−３［Ｖ
］〜−２０［Ｖ］という広大な範囲で変化しても、ゲー
ト電圧を約−１，５［Ｖ］に固定することができる。
のである。すなわち、上記寸法の電流飽和型半導体抵抗
を第１の抵抗Ｒ１に、通常の線型抵抗（Ｒ−１５０［Ω
］）を第２の抵抗Ｒ２に用いた場合、ゲートバイアス回
路１６の入力端子Ｖｉｎと出力電圧ｖ ｏｕｔとの関係
は第４図に示すようになる。つまり、ゲートバイアス回
路１Ｇは、ゲート電極１３に供給される電圧が−３［Ｖ
］〜−２０［Ｖ］という広大な範囲で変化しても、ゲー
ト電圧を約−１，５［Ｖ］に固定することができる。
したがって、このＭＩＣ増幅器は、第４図から明らかな
ように、ゲートバイアス入力電圧を広範囲で許容するこ
とができるので、極めて汎用性の高いものとなる。
ように、ゲートバイアス入力電圧を広範囲で許容するこ
とができるので、極めて汎用性の高いものとなる。
ところで、上記構成において、ＭＩＣの場合は上述のよ
うに分割抵抗中のＲ２として通常の線型抵抗を用いるこ
とができるが、ＭＭＩＣの場合は少し事情が異なり、抵
抗は全て半導体抵抗で構成されることになる。このため
、抵抗Ｒ１，Ｒ２の非線型効果を考慮しなければならな
い。以下にＭＭＩＣの場合について説明する。
うに分割抵抗中のＲ２として通常の線型抵抗を用いるこ
とができるが、ＭＭＩＣの場合は少し事情が異なり、抵
抗は全て半導体抵抗で構成されることになる。このため
、抵抗Ｒ１，Ｒ２の非線型効果を考慮しなければならな
い。以下にＭＭＩＣの場合について説明する。
第１及び第２の抵抗Ｒ１，Ｒ２の各飽和電流値をそれぞ
れＩ ＳＳＩ 、 Ｉ ＳＳ２とし、Ｉ ＳＳＩ ＜
Ｉ ＳＳ２とすれば、これらは直列接続であるので、
Ｒ２にはｌ５Ｓ１以上の電流は流れない。したがってＲ
２は線型領域で動作している。例えば、第１の抵抗Ｒ１
としては第２図に示したように電極間距離を５［μｍ］
、電極幅を２０［μｍ］とし、第２の抵抗Ｒ２としては
電極間距離を１５［μｍ］、電極幅を５０［μｍ］とす
る。この場合、第２の抵抗Ｒ２は、電流飽和を起こす電
圧が３ ［Ｖ］ 、飽和電流値が２５［ｍＡ］程度、立
上がり抵抗値が１５０［Ω］の半導体非線型抵抗となる
。この場合の入力電圧対出力電流特性を第５図に示す。
れＩ ＳＳＩ 、 Ｉ ＳＳ２とし、Ｉ ＳＳＩ ＜
Ｉ ＳＳ２とすれば、これらは直列接続であるので、
Ｒ２にはｌ５Ｓ１以上の電流は流れない。したがってＲ
２は線型領域で動作している。例えば、第１の抵抗Ｒ１
としては第２図に示したように電極間距離を５［μｍ］
、電極幅を２０［μｍ］とし、第２の抵抗Ｒ２としては
電極間距離を１５［μｍ］、電極幅を５０［μｍ］とす
る。この場合、第２の抵抗Ｒ２は、電流飽和を起こす電
圧が３ ［Ｖ］ 、飽和電流値が２５［ｍＡ］程度、立
上がり抵抗値が１５０［Ω］の半導体非線型抵抗となる
。この場合の入力電圧対出力電流特性を第５図に示す。
第５図において、ａは第１の抵抗Ｒ１のみの場合、ｂは
第２の抵抗Ｒ２のみの場合、Ｃは第１及び第２の抵抗Ｒ
１，Ｒ２を直列接続した場合の特性を示している。
第２の抵抗Ｒ２のみの場合、Ｃは第１及び第２の抵抗Ｒ
１，Ｒ２を直列接続した場合の特性を示している。
すなわち、上記ゲートバイアス回路１６はゲート電極１
３に供給される電圧が−３［Ｖ］以下の場合、第１及び
第２の抵抗Ｒ１，Ｒ２によって入力電圧をほぼ２分割す
る。また、供給電圧が−３［Ｖ］より低くなると、第１
の抵抗Ｒ１が電流飽和を起こし、その出力電流が１０［
ｍＡ］一定となるため、第２の抵抗Ｒ２に印加される電
圧、つまりＦＥＴ１５のゲート電圧は第４図に示したＭ
ＩＣの場合と同様に１．５ ［Ｖ］に固定される。
３に供給される電圧が−３［Ｖ］以下の場合、第１及び
第２の抵抗Ｒ１，Ｒ２によって入力電圧をほぼ２分割す
る。また、供給電圧が−３［Ｖ］より低くなると、第１
の抵抗Ｒ１が電流飽和を起こし、その出力電流が１０［
ｍＡ］一定となるため、第２の抵抗Ｒ２に印加される電
圧、つまりＦＥＴ１５のゲート電圧は第４図に示したＭ
ＩＣの場合と同様に１．５ ［Ｖ］に固定される。
したがって、上記のように構成したＭＩＣまたはＭＭ
Ｉ Ｃ増幅器は、バイアス供給電圧が−３［Ｖ］〜−２
０［Ｖ］の広大な範囲で変化しても、第１の抵抗に用い
た半導体抵抗の電流飽和特性によって、ゲート電圧を１
．ｓ ［Ｖ］一定に保持することができる。
Ｉ Ｃ増幅器は、バイアス供給電圧が−３［Ｖ］〜−２
０［Ｖ］の広大な範囲で変化しても、第１の抵抗に用い
た半導体抵抗の電流飽和特性によって、ゲート電圧を１
．ｓ ［Ｖ］一定に保持することができる。
尚、上記実施例では、第１の抵抗Ｒ１が約１［Ｖ］で電
流飽和を起こすものとして考えたが、さらに低い電圧で
電流飽和を起こすには、例えば電極間距離を狭めればよ
い。これによって使用可能な範囲を拡大することができ
る。また、第２の抵抗Ｒ２の抵抗値も適宜設定すること
により、ＦＥＴのゲート電圧を所望の値に設定すること
ができる。
流飽和を起こすものとして考えたが、さらに低い電圧で
電流飽和を起こすには、例えば電極間距離を狭めればよ
い。これによって使用可能な範囲を拡大することができ
る。また、第２の抵抗Ｒ２の抵抗値も適宜設定すること
により、ＦＥＴのゲート電圧を所望の値に設定すること
ができる。
第６図及び第７図は上記実施例を応用したＭＭＩＣ増幅
器の回路パターンを示している。第８図にその等価回路
を示す。すなわち、第６図及び第７図において、３１は
ＧａＡｓ基板、３２はＲＦ入力端、３３はＲＦ出力端、
３４はＦＥＴ、３［ｔはゲート電極、３７はドレイン電
極、３８． ３９は抵抗（Ｒ１゜Ｒ２）、４０〜４３は
ＭＩＭキャパシタ（Ｃ１〜Ｃ４）４４〜４９はヴイア・
ホール（ｌｔ連通孔を示している。
器の回路パターンを示している。第８図にその等価回路
を示す。すなわち、第６図及び第７図において、３１は
ＧａＡｓ基板、３２はＲＦ入力端、３３はＲＦ出力端、
３４はＦＥＴ、３［ｔはゲート電極、３７はドレイン電
極、３８． ３９は抵抗（Ｒ１゜Ｒ２）、４０〜４３は
ＭＩＭキャパシタ（Ｃ１〜Ｃ４）４４〜４９はヴイア・
ホール（ｌｔ連通孔を示している。
すなわち、このＭＭＩＣ増幅器は、半絶縁性ＧａＡｓ基
板３１上にＦＥＴ、キャパシタ、抵抗等をモノリシック
に形成したもので、中心にＦＥＴを置き、その左右にバ
イアス回路を備えた整合回路ををしている。ゲートバイ
アス回路中には電流飽和型半導体抵抗からなる分割抵抗
Ｒ１，Ｒ２が設けられている。第７図にこの部分を拡大
して示すと、抵抗Ｒ１は電極間距離が５［μｍ］、電極
幅が２０［μｍ］に設定され、Ｒ２は電極間距離が１５
［μｍ］、電極幅が５０［μｍ］に設定されている。す
なわち、このゲートバイアス回路は、前述の実施例の場
合と同様に、ゲート電極３６に供給される電圧が−３［
ｖ］〜−２０［Ｖ］の広範囲にわたって変化しても、抵
抗Ｒ１に流れる電流か飽和してしまうので、その出力電
圧、つまりゲート電圧を１．５ ［Ｖ］程度に固定する
ことができる。換言すれば、このＭＭ Ｉ Ｃ増幅器は
、−３［Ｖ］〜−２０［Ｖ］の広範囲なゲートバイアス
用電源を使用することができる。
板３１上にＦＥＴ、キャパシタ、抵抗等をモノリシック
に形成したもので、中心にＦＥＴを置き、その左右にバ
イアス回路を備えた整合回路ををしている。ゲートバイ
アス回路中には電流飽和型半導体抵抗からなる分割抵抗
Ｒ１，Ｒ２が設けられている。第７図にこの部分を拡大
して示すと、抵抗Ｒ１は電極間距離が５［μｍ］、電極
幅が２０［μｍ］に設定され、Ｒ２は電極間距離が１５
［μｍ］、電極幅が５０［μｍ］に設定されている。す
なわち、このゲートバイアス回路は、前述の実施例の場
合と同様に、ゲート電極３６に供給される電圧が−３［
ｖ］〜−２０［Ｖ］の広範囲にわたって変化しても、抵
抗Ｒ１に流れる電流か飽和してしまうので、その出力電
圧、つまりゲート電圧を１．５ ［Ｖ］程度に固定する
ことができる。換言すれば、このＭＭ Ｉ Ｃ増幅器は
、−３［Ｖ］〜−２０［Ｖ］の広範囲なゲートバイアス
用電源を使用することができる。
尚、上記実施例では、１段増幅器に係るもので説明した
が、他殺増幅器、発振器等にも適用できる。また、半導
体材料はＧａＡｓに限らず、例えばＩｎＰ 、 ＩｎＧ
ａＡｓ、 ＧａＡｌＡｓ等でもよい。第６図の増幅器は
ＭＭ Ｉ Ｃに係るものであるが、ＭＩＣの場合であっ
ても適用可能であることはいうまでもない。
が、他殺増幅器、発振器等にも適用できる。また、半導
体材料はＧａＡｓに限らず、例えばＩｎＰ 、 ＩｎＧ
ａＡｓ、 ＧａＡｌＡｓ等でもよい。第６図の増幅器は
ＭＭ Ｉ Ｃに係るものであるが、ＭＩＣの場合であっ
ても適用可能であることはいうまでもない。
［発明の効果］
以上詳述したようにこの発明によれば、ゲートバイアス
入力として広範囲の電圧を使用可能な、極めて汎用性の
高いマイクロ波集積回路装置を提供することができる。
入力として広範囲の電圧を使用可能な、極めて汎用性の
高いマイクロ波集積回路装置を提供することができる。
【図面の簡単な説明】
第１図はこの゛発明に係るマイクロ波集積回路装置の一
実施例を示す等価回路、第２図は同実施例に用いる半導
体抵抗の構造を示す図、第３図は第２図の半導体抵抗の
入力電圧対出力電流特性を示す特性図、第４図は第２図
の半導体抵抗をゲートバイアス回路に用いた場合の入出
力特性を示す特性図、第５図は第１図に示した回路装置
がＭＭ Ｉ Ｃである場合の入力電圧対出力電流特性を
示す特性図、第６図乃至第８図はそれぞれこの発明に係
る他の実施例を説明するための図、第９図は従来のＭＭ
ＩＣ増幅器の回路構成を示す等価回路図である。 １１、３２・・・ＲＦ入力端、１２．３３・・・ＲＦ出
力端、１３、 ３８・・・ゲート電極、１４． ３７・
・・ドレイン電極、１５、３４・・・ＦＥＴ、１６・・
・ゲートバイアス回路、２１、３１・・・半絶縁性半導
体基板、２２．２３・・・電極、２４・・・抵抗層。
実施例を示す等価回路、第２図は同実施例に用いる半導
体抵抗の構造を示す図、第３図は第２図の半導体抵抗の
入力電圧対出力電流特性を示す特性図、第４図は第２図
の半導体抵抗をゲートバイアス回路に用いた場合の入出
力特性を示す特性図、第５図は第１図に示した回路装置
がＭＭ Ｉ Ｃである場合の入力電圧対出力電流特性を
示す特性図、第６図乃至第８図はそれぞれこの発明に係
る他の実施例を説明するための図、第９図は従来のＭＭ
ＩＣ増幅器の回路構成を示す等価回路図である。 １１、３２・・・ＲＦ入力端、１２．３３・・・ＲＦ出
力端、１３、 ３８・・・ゲート電極、１４． ３７・
・・ドレイン電極、１５、３４・・・ＦＥＴ、１６・・
・ゲートバイアス回路、２１、３１・・・半絶縁性半導
体基板、２２．２３・・・電極、２４・・・抵抗層。
Claims (2)
- （１）電界効果トランジスタのゲート及びバイアス入力
端間に第１の抵抗を接続し、前記ゲート及び接地間に第
２の抵抗を接続して、前記バイアス入力端からの電圧を
第１及び第２の抵抗によって分割して前記電界効果トラ
ンジスタのゲートに供給するマイクロ波集積回路装置に
おいて、少なくとも第１の抵抗の構造を電流飽和を起こ
す非線型抵抗の構造にしたことを特徴とするマイクロ波
集積回路装置。 - （２）前記非線型抵抗は、半絶縁性基板上に形成された
１対の対向するオーム性電極間に抵抗層を形成した半導
体抵抗であることを特徴とする特許請求の範囲第１項記
載のマイクロ波集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5409386A JPS62210663A (ja) | 1986-03-12 | 1986-03-12 | マイクロ波集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5409386A JPS62210663A (ja) | 1986-03-12 | 1986-03-12 | マイクロ波集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62210663A true JPS62210663A (ja) | 1987-09-16 |
Family
ID=12961009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5409386A Pending JPS62210663A (ja) | 1986-03-12 | 1986-03-12 | マイクロ波集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62210663A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990973A (en) * | 1987-12-28 | 1991-02-05 | Mitsubishi Denki Kabushiki Kaisha | Method of producing an MMIC and the integrated circuit produced thereby |
| JPH077159A (ja) * | 1992-06-26 | 1995-01-10 | Fukushima Nippon Denki Kk | 電界効果トランジスタバイアス回路 |
-
1986
- 1986-03-12 JP JP5409386A patent/JPS62210663A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990973A (en) * | 1987-12-28 | 1991-02-05 | Mitsubishi Denki Kabushiki Kaisha | Method of producing an MMIC and the integrated circuit produced thereby |
| JPH077159A (ja) * | 1992-06-26 | 1995-01-10 | Fukushima Nippon Denki Kk | 電界効果トランジスタバイアス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864162A (en) | Voltage variable FET resistor with chosen resistance-voltage relationship | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| JPS58502170A (ja) | 精密電流源 | |
| US4875023A (en) | Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship | |
| JPH0553405B2 (ja) | ||
| KR920001828A (ko) | 적분 회로 | |
| US5057722A (en) | Delay circuit having stable delay time | |
| US3961279A (en) | CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors | |
| US7317358B2 (en) | Differential amplifier circuit | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| US4009432A (en) | Constant current supply | |
| US4612514A (en) | Feedback amplifier | |
| US7138871B2 (en) | MMIC distributed amplifier gate control using active bias | |
| US4939390A (en) | Current-steering FET logic circuit | |
| KR960009392A (ko) | 이득가변회로와 그의 집적회로 | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| JPS62210663A (ja) | マイクロ波集積回路装置 | |
| US5124586A (en) | Impedance multiplier | |
| EP1134891A1 (de) | Schaltungsanordnung zur Arbeitspunkteinstellung eines Hochfrequenztransistors und Verstärkerschaltung | |
| JPH08102625A (ja) | 電気信号の処理装置 | |
| KR970005290B1 (ko) | 증폭기 회로 | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| US6137350A (en) | Differential amplifier circuit | |
| JPH06204757A (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| JPH02177724A (ja) | 出力バッファ回路 |