JPS62204331A - Graphic display device - Google Patents

Graphic display device

Info

Publication number
JPS62204331A
JPS62204331A JP61046673A JP4667386A JPS62204331A JP S62204331 A JPS62204331 A JP S62204331A JP 61046673 A JP61046673 A JP 61046673A JP 4667386 A JP4667386 A JP 4667386A JP S62204331 A JPS62204331 A JP S62204331A
Authority
JP
Japan
Prior art keywords
area
picking
data
display
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61046673A
Other languages
Japanese (ja)
Other versions
JPH0711780B2 (en
Inventor
Hidefumi Terada
寺田 秀文
Minoru Morimoto
実 森本
Mutsuhiro Omori
睦弘 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP61046673A priority Critical patent/JPH0711780B2/en
Publication of JPS62204331A publication Critical patent/JPS62204331A/en
Publication of JPH0711780B2 publication Critical patent/JPH0711780B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To reduce a memory or circuit quantity by using a clipping means to process a part of picking processing. CONSTITUTION:A single point is indicated by a light pen on a pattern C and the coordinates of said point are supplied. A CPU decides a small area including the input coordinates, i.e., a picking area 52. Then both minimum and maximum coordinates Xl, Xh, Yl and Yh in X and Y directions of the area 52 respectively are set by the CPU at four registers 46-49 in a clipping checker 38. The patterns A, B, C... are successively drawn again and a picking flag 51 is checked every time the drawing is through with a pattern. Here a point on the pattern C passes through the area 52, therefore the flag 51 is turned on after the pattern C is drawn by the function of the checker 38. In such a way, the selected pattern C is detected and the prescribed processing is applied to this pattern C.

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、会話型の図形表示装置に係り、特に、表示
された図形の中から特定の図形を選択するピッキング処
理の改善を図った図形表示装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an interactive graphic display device, and in particular to a graphic display device that improves the picking process for selecting a specific graphic from among displayed figures. Related to display devices.

[従来の技術] 会話型の図形表示装置においては、ライトペン等により
、表示されている図形の中から特定の図形を選択し、こ
の図形に移動、回転、削除等の処理を施す手法が極めて
重要である。この種の処理にあっては、まず、ライトペ
ン等により指定された、表示画面上の小領域が表示制御
装置等に設定され、次に、表示中の図形が順次表示用メ
モリ(フレームバッフアメキリ)に再描画され、この小
領域を通過する図形が選択される。このように、表示図
形の中から特定図形を選択する処理をピッキングといっ
ている。
[Prior Art] In conversational graphic display devices, it is extremely popular to use a light pen or the like to select a specific figure from among the displayed figures, and to move, rotate, delete, or otherwise process this figure. is important. In this type of processing, first, a small area on the display screen specified by a light pen or the like is set in a display control device, etc., and then the figure being displayed is sequentially transferred to the display memory (frame buffer). The shape that passes through this small area is selected. This process of selecting a specific figure from among the displayed figures is called picking.

[発明か解決しj;うとする問題点コ ところで、上述した従来の図形表示装置にあっては、ク
リッピングと呼ばれる処理ら行なイっれるのが普通であ
る。これは、予め設定した特定領域内に入る図形のみを
描画、表示する手法であり、上記ピッキングとクリッピ
ングとは、特定領域に入る描画点を抽出するという点で
共通している。
[Problems to be Solved by the Invention] Incidentally, in the above-mentioned conventional graphic display device, a process called clipping is normally performed. This is a method of drawing and displaying only figures that fall within a preset specific area, and the above-mentioned picking and clipping have in common that they extract drawing points that fall within a specific area.

しかしながら、従来の図形表示装置では、これらの処理
を別個の手段によって実行していたため、手段の重複が
あった。すなイっち、これらの機能をソフトウェアで実
現する場合は、その一部が重複してメモリ重が増加し、
ハードウェアで実現する場合は、回路が重複してその増
加をきたすという問題があった。
However, in conventional graphic display devices, these processes are performed by separate means, resulting in duplication of means. In other words, if these functions are implemented in software, some of them will be duplicated and the memory load will increase.
If this is implemented using hardware, there is a problem in that the number of circuits increases due to duplication.

この発明は、このような背景の下になされたしので、ピ
ッキング処理の一部をクリッピング手段を流用して行い
、もって、メモリmまたは回路量の低減を図った、図形
表示装置を提供することを目的とする。
The present invention has been made against such a background, and an object of the present invention is to provide a graphic display device in which a part of the picking process is performed using a clipping means, thereby reducing the memory m or the amount of circuitry. With the goal.

[問題点を解決するための手段] 上記問題点を解決するためにこの発明は、与えられた図
形を構成する点列の中から表示画面上の特定領域に入る
点のみを選択するクリッピング手段と、前記選択された
点を表示用メモリに描画する描画手段とを育する図形表
示装置において、選択すべき表示図形の一部か通過する
ピッキング領域を入力する入力手段と、このピッキング
領域を前記クリッピング手段に設定する設定手段と、前
記ピッキング領域設定時にオフとされ、かつ前記ピッキ
ング領域に入る点を描画するときに前記クリッピング手
段によりオンとされるピッキング・フラグとを具備し、
前記表示画面に表示された図形を前記描画手段により前
記表示用メモリに順次再描画し、描画する毎に前記ピッ
キング・フラグをヂエックして前記ピッキング領域を通
る図形を選択することを特徴とする。
[Means for Solving the Problems] In order to solve the above problems, the present invention provides a clipping means that selects only points falling within a specific area on the display screen from a sequence of points constituting a given figure. , a drawing means for drawing the selected point in a display memory, an input means for inputting a picking area through which a part of the display figure to be selected passes, and a drawing means for drawing the selected point in the display memory, and an input means for inputting a picking area through which a part of the display figure to be selected passes, and a picking flag that is turned off when setting the picking area and turned on by the clipping means when drawing a point entering the picking area,
The figure displayed on the display screen is sequentially redrawn in the display memory by the drawing means, and each time the figure is drawn, the picking flag is checked to select a figure passing through the picking area.

[作用 ] 上記構成によれば、クリッピング手段にj;って、ピッ
キング領域を通過する図形を検出することができる。す
なわち、既存のクリッピング手段を流用してピッキング
処理の一部を実行できる。このため、ピッキングのため
のソフトウェアまたは/%−ドウエアを節約することが
可能となる。
[Operation] According to the above configuration, the clipping means can detect a figure passing through the picking area. That is, it is possible to perform part of the picking process by reusing the existing clipping means. This makes it possible to save on software or hardware for picking.

[実施例コ 以下、図面を参照して、本発明の詳細な説明する。[Example code] Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は、この発明を適用した表示装置の全体構成を示
すブロック図である。図において、!はCPUである。
FIG. 1 is a block diagram showing the overall configuration of a display device to which the present invention is applied. In the figure! is the CPU.

CPUIには、バス2を介してメモリ3とグラフィック
・ディスプレイ・コントローラ4とが接続されている。
A memory 3 and a graphic display controller 4 are connected to the CPUI via a bus 2.

このCPUIは、表示すべき図形の座標データやコマン
ドを作り、グラフィック・ディスプレイ・コントローラ
4に供給する。グラフィック・ディスプレイ・コントロ
ーラ4は、CPUIから送られてきた座標データとコマ
ンドにより、vRAM(ビデオRAM)6への描画(書
き込み)を行う。また、VRAM6に描画された表示デ
ータを順次読み出し、読み出したデータにD/A変換等
を施して、c rt ’r表示装置5に供給し、図形表
示させる。
This CPU creates coordinate data and commands for figures to be displayed and supplies them to the graphic display controller 4. The graphic display controller 4 performs drawing (writing) in the vRAM (video RAM) 6 based on the coordinate data and commands sent from the CPUI. Further, the display data drawn in the VRAM 6 is sequentially read out, the read data is subjected to D/A conversion, etc., and is supplied to the crt'r display device 5 for graphic display.

VrtAMf3は、4面の表示領域7A、7B、7G。VrtAMf3 has four display areas 7A, 7B, and 7G.

7Dと1面の作業領域8とからなる。これらの各面は、
CRT表示画面上の各画素に対応しており、各面が同一
のメモリ容■を持っている。そして、4面の表示領域7
 A、7 B、7 C,7Dには、画素の色を決定ずろ
ためのカラー・データ(各画素あたり4ビツト)が格納
される。また、作業領域8は各種の作業を行うために使
用される。
7D and one working area 8. Each of these aspects is
It corresponds to each pixel on the CRT display screen, and each surface has the same memory capacity. And the display area 7 on the 4th side
Color data (4 bits for each pixel) for determining the color of a pixel is stored in A, 7B, 7C, and 7D. Further, the work area 8 is used to perform various tasks.

第2図は、上記グラフィック・ディスプレイ・コントロ
ーラ4の内部構成を示すブロック図である。図において
、CPUインターフェイス11は、8ヒツトのデータバ
スCDO〜7、およびボートセレクト線PS1チップセ
レクトIc5rt(読み出し用)、C3W(書き込み用
)等の制御バスを通してCPUIに接続されている。
FIG. 2 is a block diagram showing the internal configuration of the graphic display controller 4. As shown in FIG. In the figure, the CPU interface 11 is connected to the CPUI through eight data buses CDO to 7 and control buses such as boat select lines PS1 and chip select Ic5rt (for reading) and C3W (for writing).

CPUIからは、データバスCDO〜7を通して、座標
データやコマンドが送られてくる。前記コマンドは、オ
ペレーションコードとオペランドとから構成されるもの
で、CPUIからCP Uインターフェイス11へ送ら
れる。この場合、オペレーションコードとオペランドと
は別個のボートに人ツノされ、その区別がボートセレク
トPS(1ビット)により示されるようになっている。
Coordinate data and commands are sent from the CPUI through data buses CDO-7. The command is composed of an operation code and an operand, and is sent from the CPUI to the CPU interface 11. In this case, the operation code and operand are stored in separate boats, and their distinction is indicated by the boat select PS (1 bit).

上記コマンドにはまた、描画を指示するノーマルコマン
ドと、後述するカーソル、カラーテーブル等の書き換え
などを指示するイミーディエットコマンドとの2種類が
あり、上記CD7のビットで区別される。
There are also two types of commands: normal commands that instruct drawing, and immediate commands that instruct rewriting of the cursor, color table, etc., which will be described later, and are distinguished by the bit of CD7.

CPUインターフェイス11は、これらのコマンドクイ
ブを判別し、ノーマルコマンドはPIF’012に一旦
格納し、イミーディエットコマンドは直接各部へ送る。
The CPU interface 11 discriminates these command quibs, temporarily stores normal commands in PIF'012, and sends immediate commands directly to each section.

また、CPUIから送られてきたデータを、レジスタ番
号等を指定するアドレスデータと、他のデータとに分け
て出力する。
Furthermore, the data sent from the CPUI is divided into address data specifying register numbers, etc., and other data and output.

上記FIFO12は、CPUIからのノーマルコマンド
とデータを一時格納するための書き込み用FIFOと、
CPUIへ送るデータを格納するための読み出し用FI
FOと、これらの書き込み、読み出しを制御するコント
ローラと、I10コントローラとを持っている。I10
コントローラは、コマンドのオペレーションコードとオ
ペランドとを判別し、後述するファンクショナル・コン
トローラ20の起動、停止を制御し、ファンクショナル
・コントローラ20とのデータの受は渡しを行う。また
、CI) U Iからのデータにより、カーソル・パタ
ーンデータを出力し、カーソル・コントローラ14に供
給する。
The FIFO 12 is a write FIFO for temporarily storing normal commands and data from the CPUI,
Read FI for storing data sent to CPUI
It has an FO, a controller that controls writing and reading of these, and an I10 controller. I10
The controller determines the operation code and operand of a command, controls starting and stopping of the functional controller 20, which will be described later, and receives and transfers data to and from the functional controller 20. In addition, cursor pattern data is output based on data from CI) UI and supplied to the cursor controller 14.

上記カーソル・コントローラ14は、カーソルの表示座
標(X、Y座標)を記憶するカーソル・パラメータ・レ
ジスタと、カーソルのパターンを格納するカーソル・パ
ターン・レジスタと、カーソルの座標と走査位置とを比
較する比較器と、カーフルの点滅を制御するためブリン
ク・カウンタとを持っている。そして、カーソルの表示
座標と走査位置とが一致したときに、カーソル・オン信
号を出力し、カーソルの表示を指示する。なお、上記カ
ーソル・パターンは、VRAM6に記憶されたものを、
表示直前に読み出して取り出すようになっている。
The cursor controller 14 compares the cursor parameter register that stores the display coordinates (X, Y coordinates) of the cursor, the cursor pattern register that stores the cursor pattern, and the cursor coordinates and scanning position. It has a comparator and a blink counter to control the blinking of the kerful. Then, when the display coordinates of the cursor match the scanning position, a cursor-on signal is output to instruct the display of the cursor. The above cursor pattern is the one stored in VRAM6.
It is read out and taken out immediately before display.

CR′rC(CRTコントローラ)15は、表示制御を
行うもので、CR’r表示装置5へのタイミング信号、
すなわち、垂直同期信号、水平同期信号を作るとともに
、内部タイミング信号を形成して、V1NAM6の読み
出しアドレスを出力し、VRAMインターフェイス16
に供給する。すなわち、CRTCI 5は、表示時のV
RAMアドレス、カーソル・パターンのVRAMアドレ
ス、およびVRAMリフレッシュ時のVRAMアドレス
を、X−Y座標の形で出力し、VRAMインターフェイ
ス16に供給する。なお、これらのアドレスは、VRA
Mインターフェイス16で、X−Y座標から実際のVR
AMアドレスに変換される。
A CR'rC (CRT controller) 15 performs display control, and sends timing signals to the CR'r display device 5,
That is, in addition to creating a vertical synchronization signal and a horizontal synchronization signal, it also forms an internal timing signal, outputs the read address of V1NAM6, and outputs the read address of VRAM interface 16.
supply to. That is, CRTCI 5 is V at the time of display.
The RAM address, the VRAM address of the cursor pattern, and the VRAM address at the time of VRAM refresh are output in the form of XY coordinates and supplied to the VRAM interface 16. Note that these addresses are VRA
M interface 16, from the X-Y coordinates to the actual VR
Converted to AM address.

上記VRAMインターフェイス16は、CRT015か
ら供給された内部タイミング信号からVRAM6のアク
セス用タイミング信号を作り出力する。すなわち、RA
S(行アドレス選択信号)、CAS(列アドレス選択信
号)およびR/W(リード/ライト信号)を出力する。
The VRAM interface 16 generates a timing signal for accessing the VRAM 6 from the internal timing signal supplied from the CRT015 and outputs it. That is, R.A.
It outputs S (row address selection signal), CAS (column address selection signal) and R/W (read/write signal).

また、cR’t’ct5から供給されたVflAMアド
レスから、各9ビツトの行および列アドレス信号V I
’j A O〜8を形成して出力する。更に、V RA
 Mデータを記憶するレジスタを有し、16ビツトのV
 I? A MデータVIjDO〜15を、VRAM6
とやり取りする。
Also, from the VflAM address supplied from cR't'ct5, each 9-bit row and column address signal V I
'j AO~8 is formed and output. Furthermore, V RA
It has a register that stores M data, and has a 16-bit V
I? A M data VIjDO~15, VRAM6
interact with

V RA Mインターフェイス16を通して、VRAM
6の表示領域7 A、7 B、7 C,7Dから読み出
゛された4ビツトのデータ(カラー・データ)は、L 
UT(Look  Up  Table)17に供給さ
れる。
Through the VRAM interface 16, the VRAM
The 4-bit data (color data) read from display areas 7A, 7B, 7C, and 7D of
It is supplied to a UT (Look Up Table) 17.

LUT17は、上記カラー・データから、R,G。LUT 17 contains R, G from the above color data.

B各3ビットとTP(トランスペアレント)ビットの計
10ビットからなるカラー・バリューを得るようにした
変換テーブルである。具体的には、IOビット/ワード
X16ワードのRAMから構成され、上記4ビツトのカ
ラー・データをアドレス信号とし、いずれかIワードが
カラー・バリューとして読み出されるようになっている
。なお、上記LUT17は、CPU 1によって書き替
えられるようになっている。
This is a conversion table designed to obtain a color value consisting of a total of 10 bits, 3 bits each and TP (transparent) bits. Specifically, it is composed of a RAM of IO bits/word x 16 words, the above 4-bit color data is used as an address signal, and any I word is read out as a color value. Note that the LUT 17 can be rewritten by the CPU 1.

LUT17から出力されたlOビットのカラー・バリュ
ーは、表示データ発生器18に供給される。表示データ
発生器I8の主な機能は、カーソル表示タイミングのカ
ラー・バリューを、カーソル・コントローラl llか
ら供給されるカーソル・パターンに置き換えることであ
る。すなわち、カーソル・オン信号がオンのときには、
すべてのカラー、・バリューを透明とし、カーソルのみ
が表示されるようにする。表示データ発生器18の他の
機能は、ボーダータイミングにボーダーカラーを押入し
たり、帰線消去タイミングのカラー・バリューを黒とし
表示されないようにすることである。
The IO bit color value output from LUT 17 is supplied to display data generator 18. The main function of the display data generator I8 is to replace the color values of the cursor display timing with the cursor pattern provided by the cursor controller Ill. In other words, when the cursor on signal is on,
Make all colors and values transparent so that only the cursor is visible. Other functions of the display data generator 18 are to impose a border color on the border timing and to set the color value of the blanking timing to black so that it is not displayed.

表示データ発生器18から出力された9ビツトの信号は
、DAC(ディジタル/アナログ変換器)19に、よっ
てアナログ信号に変換され、CRT表示装置5に供給さ
れ、表示される。
The 9-bit signal output from the display data generator 18 is converted into an analog signal by a DAC (digital/analog converter) 19, and supplied to the CRT display device 5 for display.

次に、第3図を参照して、ファンクショナル・コントロ
ーラ20につき詳述する。ファンクショナル・コントロ
ーラ20は、描画制御を行うしのである。第3図におい
て、データハンドラ21は、FIFOI’2とのデータ
の受は渡しをするための乙のである。この場合、F[F
OI2側からは、描画に必要なコマンドおよび座標デー
タ等の各種データが送られてくる。また、ファンクショ
ナル・コントローラ20側からは、CPU1への転送デ
ータかFIFOI2に送られる。上記FIFO12から
のデータは、ステータスレジスタ22へ供給される。
Next, the functional controller 20 will be explained in detail with reference to FIG. The functional controller 20 is for controlling drawing. In FIG. 3, the data handler 21 is for receiving and passing data to and from FIFOI'2. In this case, F[F
Various data such as commands and coordinate data required for drawing are sent from the OI2 side. Further, from the functional controller 20 side, data to be transferred to the CPU 1 is sent to the FIFO I 2. Data from the FIFO 12 is supplied to the status register 22.

上記ステータスレジスタ22は、描画コマンドを解釈し
、描画に関する一切のデータを持つ。ずなイつち、描画
のアドレス、クリッピング・エリアのアドレス、後述す
るピッキング領域のアドレス、データ転送元および転送
先ブロックの大きさとアドレス、描画の色情報、背景の
色情報などのデータを有している。また、内部バスを介
して、後述するすべてのブロックと接続され、データの
やり取りを行う。
The status register 22 interprets drawing commands and has all data related to drawing. It has data such as drawing address, clipping area address, picking area address (described later), data transfer source and destination block sizes and addresses, drawing color information, background color information, etc. ing. It is also connected to all the blocks described below via an internal bus and exchanges data.

次に、転送コントローラ23は、VRAMB内でのデー
タ転送、CPU 1のデータエリアからVRAM13へ
のデータ転送、あるいはその逆方向のデータ転送を、1
画素単位あるいは4画素単位で行う乙ので、転送方向の
制御やデータフォーマットの変換等を行う。
Next, the transfer controller 23 transfers data within the VRAMB, transfers data from the data area of the CPU 1 to the VRAM 13, or transfers data in the opposite direction.
Since this is done pixel by pixel or 4 pixel by pixel, the transfer direction is controlled, the data format is converted, etc.

拡大・縮小回路24は、転送元(CP U lまたはV
IIAM6)におけるデータエリア(長方形領域)の大
きさと、転送先(VRAM6またi、t CP U 1
 )でのデータエリアの大きさとにmlじて、転送図形
の拡大、縮小を自動的に行うものである。
The enlargement/reduction circuit 24 connects the transfer source (CPU l or V
The size of the data area (rectangular area) in IIAM6) and the transfer destination (VRAM6 or i,t CPU 1
) The transferred figure is automatically enlarged or reduced according to the size of the data area.

矩形描画回路25は、長方形の対角線上の2頂点を、デ
ータハンドラ2Iから受は取り、4辺の直線描画命令に
変換する。この直線描画命令は、DDA2Gに対してな
される。
The rectangle drawing circuit 25 receives the two diagonal vertices of the rectangle from the data handler 2I and converts them into a four-sided straight line drawing command. This straight line drawing command is issued to the DDA2G.

DDA(ディジタル・ディファレンシャル・アナライザ
)26は、描画すべき直線の始点と終点との座標差から
、直線のドツト座標を発生する、周知の手段である。以
上の構成要素25.26によって、長方形の描画に必要
なデータが得られる。
A DDA (digital differential analyzer) 26 is a well-known means for generating dot coordinates of a straight line from the coordinate difference between the starting point and the ending point of the straight line to be drawn. The above components 25 and 26 provide the data necessary to draw a rectangle.

次に、多角形の塗りつぶしに必要な構成要素につき説明
する。
Next, the components necessary for filling a polygon will be explained.

多角形塗りつぶしコントローラ27は、データハンドラ
2Iから多fiJ形の頂点アドレスを受は取り、外形描
画をするか塗りつぶしをずろかを制御する。多角形外形
描画コントローラ28は、表示領域7Δ、7B、7G、
7Dへの多角形の描画を制御ずろ乙のである。すなわち
、各辺の始点、終点をDDA26に供給し、順次直線を
発生させる。
The polygon filling controller 27 receives the vertex address of the polygon shape from the data handler 2I, and controls whether to draw the outline or not to fill it. The polygon outline drawing controller 28 has display areas 7Δ, 7B, 7G,
It is possible to control the drawing of polygons to 7D. That is, the starting point and ending point of each side are supplied to the DDA 26 to sequentially generate straight lines.

次に、多角形作業領域描画回路29は、DDA26から
供給されるドツトデータに基づいて、多角形の外形に対
応する図形(塗りつぶし枠)を、作業領域8に描画する
ための制御を行う。
Next, the polygon work area drawing circuit 29 performs control to draw a figure (filled frame) corresponding to the outer shape of the polygon in the work area 8 based on the dot data supplied from the DDA 26.

多角形塗りつぶし回路30は、塗りつぶすべき多角形を
含む最小の長方形の範囲内で、作業領域8のデータを読
み出すように、スキャナ3Iに指令する。スキャナ31
は、作業領域8を走査し、ゆりつぶずべき範囲のアドレ
スを求めろ。
The polygon filling circuit 30 instructs the scanner 3I to read data in the work area 8 within the minimum rectangular range that includes the polygon to be filled. Scanner 31
Scan the work area 8 and find the address of the range to be crushed.

上述のようにして、描画すべき直線、塗りつぶすべき水
平線分が決定されると、これらを構成するドツトが1つ
ずつ、テクスチャ発生器32に供給される。テクスチャ
発生器32は、これらの直線を実線で表示するか、破線
で表示するか等の指示に従い、上記ドツトを表示するか
否かを決定する。ずなイつち、テクスチャ発生器32は
、線、塗りつぶしのためのテクスチャを保存しているパ
ターンメモリ33に上記ドツトのX−Y座標を供給し、
指定されたテクスチャと、座標とに応じたドットデータ
を読み出し、上記ドツトに対応したテクスチャ上の値(
“1”、“0”)を発生する。
Once the straight lines to be drawn and the horizontal line segments to be filled are determined as described above, the dots forming these are supplied one by one to the texture generator 32. The texture generator 32 determines whether or not to display the dots in accordance with instructions such as whether to display these straight lines as solid lines or broken lines. First, the texture generator 32 supplies the X-Y coordinates of the dot to a pattern memory 33 that stores textures for lines and filling.
Reads the dot data according to the specified texture and coordinates, and calculates the value on the texture corresponding to the above dot (
“1”, “0”).

描画すべき点の座標と値が決定されると、点描画回路3
4は、1ピクセル分の描画を行う。この描画は、以下の
各種変換あるいは制限の下に行なわれる。
Once the coordinates and values of the point to be drawn are determined, the point drawing circuit 3
4 performs drawing for one pixel. This drawing is performed under the following various conversions or restrictions.

まず、ポイント・エキスパンダ35は、■ピクセルの描
画を1ベルの大きさに拡大する。ここで、lペルとは、
ロジカルな画素の大きさで、例えば、普通の線の場合は
IXIピクセルからなり、太線の場合は2×3ビクセル
からなる等々である。なお、lペルの大きさは、ステー
タスレジスタ22に格納されている。
First, the point expander 35 expands the drawing of ■ pixels to the size of 1 bell. Here, l pel is
A logical pixel size, for example, a normal line is made up of IXI pixels, a thick line is made up of 2×3 pixels, and so on. Note that the size of l-pel is stored in the status register 22.

次に、透明チェッカ36は、描画しようとしている色が
、透明にずべき色か否かをチェックし、透明にする場合
には描画しないようにする。この指示は、CPUf側か
らコマンドによって与えられ、カラーレジスタ37を介
して供給されるもので、例えば、点線を描く場合に、点
の間は背景の色を消して透明にし、点線らしく見せたい
というような場合に何効である。
Next, the transparency checker 36 checks whether the color to be drawn is a color that should be made transparent, and if it is made transparent, it is not drawn. This instruction is given by a command from the CPUf side and is supplied via the color register 37. For example, when drawing a dotted line, you want to erase the background color between the dots and make them transparent to make it look like a dotted line. What is the effect in such cases?

上記カラーレジスタ37は、V RA M 6の表示領
域7 A、713.7 C,7Dへ町き込むカラー・デ
ータ(4ビツト)を記録ずろとともに、表示領域7A、
7B、7C,7Dから読み出したカラー・データを格納
する乙のであり、V RA Mインターフェイス16を
介して、V n A M Gに接続されている。
The color register 37 records color data (4 bits) to be input into the display areas 7A, 713.7C, and 7D of the VRAM 6, and also records the color data (4 bits) into the display areas 7A, 713.7C, and 7D of the VRAM 6.
It stores the color data read from 7B, 7C, and 7D, and is connected to the VnAMG via the VRAM interface 16.

クリッピング・チェッカ38は、描画すべき点がクリッ
ピング・ピッキング領域の内か外かをチェックし、描画
するか否かを決定するもので、その詳細は後述する。
The clipping checker 38 checks whether the point to be drawn is inside or outside the clipping/picking area and determines whether or not to draw the point, the details of which will be described later.

次に、マスキング・チェッカ39は、作業領域8に形成
されたマスキングパターンと、描画すべき点とを突き合
わせ、描画点をマスキングするが否かを決定する。そし
て、マスキングする場合には、描画しない。つまり、描
画アドレスを出力しない。
Next, the masking checker 39 compares the masking pattern formed in the work area 8 with the points to be drawn and determines whether or not to mask the drawing points. When masking, do not draw. In other words, it does not output drawing addresses.

最後に、描画コントローラ40は、表示領域7Δ、7 
B、7 C,7Dおよび作業領域8への描画のスイッチ
を行うもので、VRAMアドレスを座標データの形で出
力する。これによって、カラーレジスタ37に格納され
たカラー・データが、VRAMインターフェイス16を
介してVRAM6の当該アドレスに描画される。なお、
上記座標データは、VRAMインターフェイス16によ
って、実際のVRAMアドレスに変換される。
Finally, the drawing controller 40 controls the display areas 7Δ, 7
It switches the drawing to B, 7C, 7D and the work area 8, and outputs the VRAM address in the form of coordinate data. As a result, the color data stored in the color register 37 is drawn at the corresponding address in the VRAM 6 via the VRAM interface 16. In addition,
The above coordinate data is converted into an actual VRAM address by the VRAM interface 16.

第4図は、上記クリッピング・チェッカ38の構成を示
すブロック図である。図において、4!は、スイッチで
ある。スイッチ4Iには透明チェッカ36から描画アド
レス(X、Y)が供給され、これらのアドレスがXアド
レスとYアドレスとに分離され、前者はコンパレータ4
2,43の第1入力端に、後者はコンパレータ44,4
5の第1入力端にそれぞれ供給される。これらのコンパ
レータ42〜45は、上記描画アドレスがクリッピング
領域またはピッキング領域に入っているか否かをチェッ
クする乙のである。このクリッピング領域またはピッキ
ング領域は、長方形によって与えられ、この長方形の水
平方向(X方向)の最小座標Y0.と最大座標Yhとが
4つのレジスタ46〜49にそれぞれ設定され、上記各
コンパレータ42〜45の第2入力端に供給される。
FIG. 4 is a block diagram showing the configuration of the clipping checker 38. In the figure, 4! is a switch. The drawing address (X, Y) is supplied from the transparent checker 36 to the switch 4I, and these addresses are separated into an X address and a Y address, and the former is sent to the comparator 4.
2, 43, the latter is connected to a comparator 44, 4.
5, respectively. These comparators 42 to 45 are for checking whether the drawing address falls within the clipping area or the picking area. This clipping area or picking area is given by a rectangle, and the minimum coordinates of this rectangle in the horizontal direction (X direction) Y0. and the maximum coordinate Yh are respectively set in four registers 46-49 and supplied to the second input terminals of each of the comparators 42-45.

チェッカ50は、これらのコンパレータ42〜45の出
力結果に基づいて、描画アドレスがクリッピング領域ま
たはピッキング領域内に入っているか否かをチェックす
る。そして、領域内に入っているときは、描画アドレス
(X、Y)を出力し、入っていないときは描画アドレス
を出力しない。また、領域内に入っているときは、ステ
ータスレジスタ22内のピッキング・フラグ5Iをオン
とする。
The checker 50 checks whether the drawing address falls within the clipping area or the picking area based on the output results of these comparators 42 to 45. When the area is within the area, the drawing address (X, Y) is output, and when it is not, the drawing address is not output. Furthermore, when it is within the area, the picking flag 5I in the status register 22 is turned on.

次に、本実施例の要旨であるピッギンク処理を説明する
。この場合、CR’r表示装置5には、第5図に示すよ
うに、A−Dの4つの図形が表示され、図形Cが選択さ
れるものとする。なお、これらの図形A−Dは、すべて
塗りつぶされている乙のとする。
Next, pigging processing, which is the gist of this embodiment, will be explained. In this case, it is assumed that four figures A to D are displayed on the CR'r display device 5, as shown in FIG. 5, and figure C is selected. It is assumed that these figures A to D are all filled in.

(1)ピッキング領域入力。(1) Picking area input.

図示せぬライトペンにより、図形C上の1点が(2)ピ
ッキング領域の設定。
Using a light pen (not shown), one point on figure C is set as (2) the picking area.

人力された座標を含む小領域、すなわちピッキング領域
52がCPU 1によって決められ、ピッキング領域5
2のX、Y各方向の最小、最大座標XQ、XJYQ、Y
l+が、CPUIかラファンクショナル・コントローラ
20へ送られ、クリッピング・チェッカ38内の4つの
レジスタ46〜49にそれぞれ設定される。
A small area including manually entered coordinates, that is, a picking area 52 is determined by the CPU 1, and the picking area 5
2. Minimum and maximum coordinates in each of the X and Y directions XQ, XJYQ, Y
l+ is sent to the CPUI or the functional controller 20 and set in four registers 46-49 in the clipping checker 38, respectively.

(3)表示図形の再描画。(3) Redrawing the displayed figure.

図形Aから始めて、B、C・・・・・・と、各図形を順
次再描画する。つまり、既に表示領域7に描画されてい
る図形A、B・・・・・・をなぞ′るように再描画する
Starting from figure A, each figure is redrawn in sequence, B, C, and so on. That is, the figures A, B, . . . , which have already been drawn in the display area 7, are redrawn so as to trace them.

(4)1つの図形の描画が終了する毎に、ピッキング・
フラグ51をチェックする。この場合、図形C上の点が
ピッキング領域52を通過するから、クリッピング・チ
ェッカ38の作用により、図形Cの描画後に、ピッキン
グ・フラグ51がオンになっている。
(4) Every time you finish drawing one figure, pick
Check flag 51. In this case, since the point on the figure C passes through the picking area 52, the picking flag 51 is turned on after the figure C is drawn due to the action of the clipping checker 38.

このようにして、選択図形Cが検出されたら、この図形
Cに所定の処理、たとえば移動、回転、削除などの処理
を施す。
When the selected figure C is detected in this way, this figure C is subjected to predetermined processing, such as movement, rotation, deletion, etc.

[発明の効果] °以上説明したように、この発明は、ピッキングの一部
の処理を、クリッピング手段を流用して行うようにした
ので、装置構成の簡単化を図ることができる。すなわち
、ピッキングをソフトウェアで行う場合はメモリ量を節
約でき、ハードウェアで行う場合はピッキング回路の簡
単化を図ることができる。
[Effects of the Invention] As described above, in the present invention, a part of the picking process is carried out by using the clipping means, so that the apparatus configuration can be simplified. That is, when picking is performed using software, the amount of memory can be saved, and when performing picking is performed using hardware, the picking circuit can be simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例の全体構成を示すブロック
図、第2図は同実施例のグラフィック・ディスプレイ・
コントローラの構成を示すブロック図、第3図は同グラ
フィック・ディスプレイ・コントローラのファンクショ
ナルφコントローラの構成を示すブロック図、第4図は
クリッピング・チェッカ38の構成を示すブロック図、
第5図はCR’I”表示装置に表示された図形A−Dと
、ピッキング領域52とを示す正面図である。 l・・・・・・CPU、4・・・・・・グラフィック・
ディスプレイ・コントローラ(制御手段)、5・・・・
・・CRT表示装置(表示装置)、6・・・・・・VR
AM17(7A、7B。 7 C,7D)・・・・・表示領域(表示用メモリ)、
8・・・・・・作業領域(作業用メモリ)、20・・・
・・・ファンクショナル・コントローラ(描画手段)、
38・・・・・・クリッピング・チェッカ(クリッピン
グ手段)。
FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention, and FIG. 2 is a graphic display diagram of the embodiment.
A block diagram showing the configuration of the controller, FIG. 3 is a block diagram showing the configuration of the functional φ controller of the graphic display controller, and FIG. 4 is a block diagram showing the configuration of the clipping checker 38.
FIG. 5 is a front view showing graphics A-D displayed on the "CR'I" display device and the picking area 52. 1...CPU, 4...Graphics.
Display controller (control means), 5...
・・CRT display device (display device), 6・・・・・・VR
AM17 (7A, 7B. 7C, 7D)...Display area (display memory),
8...Work area (work memory), 20...
...Functional controller (drawing means),
38... Clipping checker (clipping means).

Claims (1)

【特許請求の範囲】[Claims] 与えられた図形を構成する点列の中から表示画面上の特
定領域に入る点のみを選択するクリッピング手段と、前
記選択された点を表示用メモリに描画する描画手段とを
有する図形表示装置において、選択すべき表示図形の一
部が通過するピッキング領域を入力する入力手段と、こ
のピッキング領域を前記クリッピング手段に設定する設
定手段と、前記ピッキング領域設定時にオフとされ、か
つ前記ピッキング領域に入る点を描画するときに前記ク
リッピング手段によりオンとされるピッキング・フラグ
とを具備し、前記表示画面に表示された図形を前記描画
手段により前記表示用メモリに順次再描画し、描画する
毎に前記ピッキング・フラグをチェックして前記ピッキ
ング領域を通る図形を選択することを特徴とする図形表
示装置。
A graphic display device comprising: clipping means for selecting only points falling within a specific area on a display screen from a sequence of points constituting a given figure; and drawing means for rendering the selected points in a display memory. , an input means for inputting a picking area through which a part of the display figure to be selected passes; a setting means for setting this picking area in the clipping means; and a setting means that is turned off when setting the picking area and enters the picking area. a picking flag that is turned on by the clipping means when drawing a point; the figure displayed on the display screen is sequentially redrawn in the display memory by the drawing means; A graphic display device that selects a graphic that passes through the picking area by checking a picking flag.
JP61046673A 1986-03-04 1986-03-04 Graphic display Expired - Fee Related JPH0711780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61046673A JPH0711780B2 (en) 1986-03-04 1986-03-04 Graphic display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61046673A JPH0711780B2 (en) 1986-03-04 1986-03-04 Graphic display

Publications (2)

Publication Number Publication Date
JPS62204331A true JPS62204331A (en) 1987-09-09
JPH0711780B2 JPH0711780B2 (en) 1995-02-08

Family

ID=12753884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61046673A Expired - Fee Related JPH0711780B2 (en) 1986-03-04 1986-03-04 Graphic display

Country Status (1)

Country Link
JP (1) JPH0711780B2 (en)

Also Published As

Publication number Publication date
JPH0711780B2 (en) 1995-02-08

Similar Documents

Publication Publication Date Title
JPS62192878A (en) Painting-out method for polygon
US5255360A (en) Dual programmable block texturing and complex clipping in a graphics rendering processor
JPH07295547A (en) High function image memory lsi and display device using the same
EP0278526A2 (en) Graphics diplay controller having clipping function
US4747042A (en) Display control system
US5321805A (en) Raster graphics engine for producing graphics on a display
KR940001670B1 (en) Display control apparatus
US5898440A (en) Method of and apparatus for processing graphics data
JPS62204331A (en) Graphic display device
JPS62204389A (en) Clipping/shielding method by any polygons
US5262767A (en) Display control device
US5309560A (en) Data selection device
JPH07234773A (en) Display controller
JPS62211784A (en) Display controller
JPS62192865A (en) Graphic display device
JPH07210143A (en) Computer display system
JPS62204385A (en) Area masking method
JP3129717B2 (en) Image processing apparatus and image processing method
JP2898482B2 (en) Computer game equipment
JP2007183377A (en) Display control device
KR940006808B1 (en) Cusor generator
JPH0887267A (en) Image processor
JP2903514B2 (en) High-speed drawing method
JPS6362750B2 (en)
WO1996011463A1 (en) Method and device for controlling frame memory

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees