JPS62190716A - Manufacture of semiconductor thin film crystal layer - Google Patents
Manufacture of semiconductor thin film crystal layerInfo
- Publication number
- JPS62190716A JPS62190716A JP3179286A JP3179286A JPS62190716A JP S62190716 A JPS62190716 A JP S62190716A JP 3179286 A JP3179286 A JP 3179286A JP 3179286 A JP3179286 A JP 3179286A JP S62190716 A JPS62190716 A JP S62190716A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- crystal layer
- region
- annealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000010409 thin film Substances 0.000 title claims description 26
- 239000013078 crystal Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000010894 electron beam technology Methods 0.000 claims abstract description 27
- 238000013459 approach Methods 0.000 claims abstract description 4
- 238000000137 annealing Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ビームアニールにより絶縁膜上に半導体薄膜
結晶層を製造する方法に係わり、特に疑似線状電子ビー
ムを用いた半導体薄膜結晶層の製造方法に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a method for manufacturing a semiconductor thin film crystal layer on an insulating film by beam annealing, and in particular to a method for manufacturing a semiconductor thin film crystal layer using a quasi-linear electron beam. Regarding the method.
近年、半導体工業の分野においては、ビームアニール技
術を用いたSol(絶縁膜上のシリコン)膜の形成が盛
んに行われている。この技術では、シリコン基板上にシ
リコン酸化膜やシリコン窒化膜等の絶縁膜を形成し、こ
の上に多結晶シリコン膜や非晶質シリコン膜等の半導体
i1111を形成し、この半導体薄膜を電子ビーム或い
はレーザピームによりアニールすることにより、該半導
体薄膜を溶融・再結晶化している。In recent years, in the field of semiconductor industry, formation of Sol (silicon on insulating film) films using beam annealing technology has been actively performed. In this technology, an insulating film such as a silicon oxide film or a silicon nitride film is formed on a silicon substrate, a semiconductor i1111 such as a polycrystalline silicon film or an amorphous silicon film is formed on top of this, and this semiconductor thin film is exposed to an electron beam. Alternatively, the semiconductor thin film is melted and recrystallized by annealing with a laser beam.
これらの方法のうち、疑似線状電子ビームを用いたアニ
ール方法は、その制御性の点で、他の方法に比して格段
に優れている。これは、電子ビームを高い周波数の正弦
波で高速偏向することによって、あたかも線状のビーム
を形成し、これを偏向方向と直交する方向に走査するこ
とにより、一定面積を単結晶化する方法である。Among these methods, the annealing method using a pseudo-linear electron beam is significantly superior to other methods in terms of controllability. This is a method in which a linear beam is formed by deflecting an electron beam at high speed with a high-frequency sine wave, and by scanning this beam in a direction perpendicular to the direction of deflection, a fixed area is made into a single crystal. be.
ことろで、高速偏向波形として上記のように正弦波を用
いた場合、アニール領域の各位置で電子の滞在確率時間
が均一にならない。例えば、X=a−sinωtの波形
でビームを偏向すると、各位置での電子の滞在時間は
となる。これは、X=aのとき、即ち疑似線状電子ビー
ムの両端部では電子の滞在時間が非常に大きくなること
を示している。従って、この方法でアニールを行った場
合、アニール領域の端部のみが溶融し易くなる。これは
、ビームの偏向振り幅(疑似線状電子ビームの幅)を大
きくした場合に、アニール領域が十分均一化され難いの
で大きな問題となる。Of course, when a sine wave is used as the high-speed deflection waveform as described above, the residence probability time of electrons is not uniform at each position in the annealing region. For example, when the beam is deflected with a waveform of X=a-sinωt, the residence time of electrons at each position is as follows. This shows that when X=a, that is, at both ends of the pseudo-linear electron beam, the residence time of the electrons becomes very long. Therefore, when annealing is performed using this method, only the ends of the annealed region are likely to melt. This becomes a serious problem because it is difficult to make the annealed region sufficiently uniform when the beam deflection width (width of the quasi-linear electron beam) is increased.
そこで本発明者等は、疑似線状電子ビームを形成する際
に、高周波を振幅変調した波形を偏向波形として用いる
方法を考案した。この方法では、端部のビーム滞在確率
が高く温度が上がり易いので、その分だけ最大値まで振
幅を持った高速偏向波形を減らして、いくつかの異なっ
た振幅を持つ波形で偏向させることにより、見掛は上の
電子滞在確率を平均化することができる。この一つの例
を第5図に示す。図中Aが変調波、Bが変調後の波形で
ある。通常用いられる周波数は、基本波が10〜50[
MH2]、変調波が10〜100[K I−jZ]であ
る。なお、振幅変調とは、基本波と変調波との積を求め
ることである。また、この目的に用いる変調波はいくつ
かあるが、共通していることは、横軸(時間軸)を殆ど
垂直に近い形で横切ることである。Therefore, the present inventors devised a method of using a waveform obtained by amplitude modulating a high frequency wave as a deflection waveform when forming a pseudo-linear electron beam. In this method, the probability of the beam staying at the end is high and the temperature tends to rise, so by reducing the high-speed deflection waveform with the amplitude up to the maximum value and deflecting with several waveforms with different amplitudes, The apparent electron retention probabilities above can be averaged. One example of this is shown in FIG. In the figure, A is a modulated wave, and B is a waveform after modulation. The frequency commonly used is that the fundamental wave is 10 to 50[
MH2], and the modulated wave is 10 to 100 [K I-jZ]. Note that amplitude modulation means finding the product of a fundamental wave and a modulated wave. There are several modulated waves used for this purpose, but what they have in common is that they almost perpendicularly cross the horizontal axis (time axis).
しかしながら、この種の方法にあっては次のような問題
があった。即ち、上記の2つの波の積を電子回路で求め
る場合、電子回路がこのような急激な変化に追従できな
くなってしまう。このため、理論的には電子滞在確率の
均一化をはかったにも拘らず、疑似線状電子ビームの中
央部分で電子滞在確率の大きな部分が発生し、これが均
一なアニールを行う上での障害となっている。However, this type of method has the following problems. That is, when calculating the product of the two waves described above using an electronic circuit, the electronic circuit becomes unable to follow such rapid changes. For this reason, even though the probability of electron residence is theoretically equalized, a large portion of the probability of electron residence occurs in the center of the quasi-linear electron beam, and this becomes an obstacle to uniform annealing. It becomes.
本発明は上記事情を考慮してなされたもので、その目的
とするところは、疑似線状電子ビームの中央部に電子滞
在確率の大きな部分が発生することに起因して、アニー
ル領域の中央部が周辺部よりも強くアニールされること
を未然に防止でき、均一なアニールを行い得る半導体薄
膜結晶層の製造方法を提供することにある。The present invention has been made in consideration of the above-mentioned circumstances, and the purpose of the present invention is to prevent the central part of the annealing region from occurring due to the fact that a large portion of electron residence probability occurs in the central part of the quasi-linear electron beam. It is an object of the present invention to provide a method for manufacturing a semiconductor thin film crystal layer, which can prevent the semiconductor thin film crystal layer from being annealed more strongly than the peripheral part, and can perform uniform annealing.
本発明′の骨子は、適正な変調波を用いているにも拘ら
ず変調後の波形が装置の限界のために所定の形状になら
ず、そのため中央部が周辺部に比して強くアニールされ
ることを防ぐために、波形が鈍った部分ではビームをア
ニール領域以外に移動することにある。The gist of the present invention is that even though a proper modulated wave is used, the waveform after modulation does not have a predetermined shape due to the limitations of the device, and as a result, the central part is annealed more strongly than the peripheral part. In order to prevent this, the beam is moved to areas other than the annealing region where the waveform is blunt.
即ち本発明は、絶縁基板上に形成された多結晶若しくは
非晶質の半導体薄膜に対し、振幅変調された高周波電気
信号により電子ビームを一方向に高速偏向すると共に、
上記半導体薄膜上で電子ビームを上記偏向方向と略直交
する方向に走査して該薄膜をアニールする半導体薄膜結
晶層の製造方法において、前記高周波電気信号波形の包
絡線の電圧値が零に近くなる一定時間だけ、前記ビーム
をアニール領域外に導くようにした方法である。That is, the present invention deflects an electron beam in one direction at high speed with an amplitude-modulated high-frequency electric signal to a polycrystalline or amorphous semiconductor thin film formed on an insulating substrate, and
In the method for manufacturing a semiconductor thin film crystal layer in which the thin film is annealed by scanning an electron beam on the semiconductor thin film in a direction substantially perpendicular to the deflection direction, the voltage value of the envelope of the high frequency electric signal waveform becomes close to zero. In this method, the beam is guided outside the annealing region for a certain period of time.
本発明によれば、振幅変調された高周波電気信号により
高速偏向された疑似線状電子ビームでビームアニールす
る際に、電子滞在確率の大きな部分が生じる中央部にお
いてビームをアニール領域外に導いているので、アニー
ル領域の中央部が周辺部よりも高い温度にアニールされ
るのを未然に防止することができる。また、中央部にお
いてビームをアニール領域外に導くことによりアニール
領域の中央部よりも周辺部へのビーム照射量が増えるこ
とになるが、一般にアニール領域の周辺部における熱伝
導による放熱量は中央部におけるそれよりも大きくなる
ので、中央部におけるビーム照射量を少なくしてもアニ
ール温度を実質的に均一化することができる。つまり、
均一なアニールを行うことができ、大面積の半導体薄膜
であっても十分に単結晶化することができる。According to the present invention, when performing beam annealing with a quasi-linear electron beam that is deflected at high speed by an amplitude-modulated high-frequency electric signal, the beam is guided outside the annealing region at the center where a large portion of the electron residence probability occurs. Therefore, it is possible to prevent the central part of the annealing region from being annealed to a higher temperature than the peripheral part. In addition, by guiding the beam outside the annealing region at the center, the amount of beam irradiation to the periphery of the annealing region will increase compared to the center of the annealing region, but generally the amount of heat dissipated by heat conduction at the periphery of the annealing region is smaller than that of the center. Therefore, the annealing temperature can be made substantially uniform even if the beam irradiation amount in the central portion is reduced. In other words,
Uniform annealing can be performed, and even large-area semiconductor thin films can be sufficiently made into single crystals.
(発明の実施例) 以下、本発明の詳細を図示の実施例によって説明する。(Example of the invention) Hereinafter, details of the present invention will be explained with reference to illustrated embodiments.
第1図は本発明の一実施例方法に使用した電子ビームア
ニール装置を示す概略構成図である。図中11は電子銃
、12はブランキング電極、13はアパーチャマスク、
14は集束レンズ、15は対物レンズ、16は走査コイ
ル、17は高速偏向板、18は試料である。電子銃11
から放射された電子ビームはレンズ14.15により集
束され試料18上に照射される。ブランキング電極12
はビームをブランキング(OFF)するためのもので、
この電極に所定の電圧を印加することによりビームはブ
ランキングされる。走査コイル16はビームを試料上で
一方向に走査するためのものである。高速偏向板17は
、上記走査コイル16によるビームの偏向方向と直交す
る方向にビームを高速偏向するためのものであり、この
偏向板17には後述する如き偏向1iPi(高周波電気
信号)が印加されるものとなっている。FIG. 1 is a schematic diagram showing an electron beam annealing apparatus used in an embodiment of the present invention. In the figure, 11 is an electron gun, 12 is a blanking electrode, 13 is an aperture mask,
14 is a focusing lens, 15 is an objective lens, 16 is a scanning coil, 17 is a high-speed deflection plate, and 18 is a sample. electron gun 11
The electron beam emitted from the sample 18 is focused by a lens 14.15 and irradiated onto the sample 18. Blanking electrode 12
is for blanking (OFF) the beam,
The beam is blanked by applying a predetermined voltage to this electrode. The scanning coil 16 is for scanning the beam over the sample in one direction. The high-speed deflection plate 17 is for high-speed deflection of the beam in a direction perpendicular to the beam deflection direction by the scanning coil 16, and a deflection 1iPi (high frequency electric signal) as described later is applied to this deflection plate 17. It has become something that
次に、上記装置を用いた半導体薄膜結晶層の製造方法に
ついて、第2図を参照して説明する。Next, a method of manufacturing a semiconductor thin film crystal layer using the above-mentioned apparatus will be explained with reference to FIG.
まず、第2図(a)に示す如く単結晶Si基板21上に
S i 02膜22を堆積し、この8i02膜22の一
部に単結晶成長のシードとなる開口部23を形成する。First, as shown in FIG. 2(a), an Si02 film 22 is deposited on a single crystal Si substrate 21, and an opening 23 is formed in a part of this 8i02 film 22 to serve as a seed for single crystal growth.
続いて、第2図(b)に示す如く全面に多結晶S1膜(
半導体薄膜)24を形成し、さらにこの上に保護膜とし
てのS i 02膜25を形成する。Next, as shown in FIG. 2(b), a polycrystalline S1 film (
A semiconductor thin film) 24 is formed, and an Si02 film 25 as a protective film is further formed thereon.
次いで、前記第1図に示す電子ビームアニール装置を用
い、上記試料を電子ビームアニールして多結晶S1膜2
4を単結晶化する。つまり、前記高速偏向板17に所定
の振幅変調された高周波電気信号を印加し、電子ビーム
を一方向に高速偏向して疑似線状電子ビームを形成する
。これと同時に、前記走査コイル16に所定の偏向信号
を印加し、疑似線状電子ビームを試料上で上記高速偏向
方向とは直交する方向に走査する。Next, using the electron beam annealing apparatus shown in FIG. 1, the sample is electron beam annealed to form the polycrystalline S1 film 2.
4 is made into a single crystal. That is, a predetermined amplitude-modulated high-frequency electrical signal is applied to the high-speed deflection plate 17 to deflect the electron beam in one direction at high speed to form a pseudo-linear electron beam. At the same time, a predetermined deflection signal is applied to the scanning coil 16 to scan the pseudo-linear electron beam over the sample in a direction perpendicular to the high-speed deflection direction.
これにより、第2図(C)に示す如く、前記多結晶S1
膜24は疑似線状電子ビーム26の走査に伴い帯状に溶
融・再結晶化し、単結晶3i層27となる。そして、帯
状溶融領域を順次重ねることにより、大面積の多結晶5
il124も単結晶化されることになる。As a result, as shown in FIG. 2(C), the polycrystalline S1
The film 24 is melted and recrystallized in a band shape as the pseudo-linear electron beam 26 scans, and becomes a single crystal 3i layer 27. By sequentially overlapping the belt-shaped melted regions, a large area of polycrystalline 5
il124 will also be made into a single crystal.
ここで、前記高速偏向板17に印加する信号波形(包絡
線の波形)は、理想的には第3図(a)に実線Aで示す
如き波形であるが、高周波電気信号波形を作るための電
子回路の応答特性等の問題により実際には図中破線Bで
示す如く低い電圧レベルで波形が鈍ることになる。そし
てこの場合、第3図(b)に示す如く電子の滞在確率が
中央部に近い点でピークを持ち、この部分の滞在確率は
平均レベルよりも30〜40[%]高くなる。これによ
り、アニール領域の中央部の7ニ一ル渇度が周辺部より
も高くなる。Here, the signal waveform (envelope waveform) applied to the high-speed deflection plate 17 is ideally a waveform as shown by the solid line A in FIG. Due to problems such as response characteristics of electronic circuits, the waveform actually becomes dull at low voltage levels as shown by the broken line B in the figure. In this case, as shown in FIG. 3(b), the electron residence probability has a peak at a point near the center, and the residence probability in this portion is 30 to 40% higher than the average level. As a result, the degree of 7-niel dryness in the central part of the annealing region is higher than in the peripheral part.
そこで、本実施例方法では電圧レベルの低い領域(第3
図(a)中に示すC領域)で、前記ブランキング電極1
2にブランキング電圧を印加して電子ビームをブランキ
ングしている。この操作を行うことにより、アニール温
度は理想的な平坦化からはずれることになるが、計算に
よれば10[%]程度である。また、アニール領域の周
辺部における熱放射が中央部のそれよりも大きいことを
考慮すると、中央部の電子滞在確率は周辺部のそれより
も小さくてよいことになるので、上記10[%]の差は
更に小さくなる。Therefore, in the method of this embodiment, the area where the voltage level is low (the third
In area C shown in figure (a), the blanking electrode 1
A blanking voltage is applied to 2 to blank the electron beam. By performing this operation, the annealing temperature deviates from the ideal planarization, but according to calculations, it is about 10%. Also, considering that the thermal radiation at the periphery of the annealing region is larger than that at the center, the electron residence probability at the center may be smaller than that at the periphery, so the above 10[%] The difference becomes even smaller.
かくして本実施例方法によれば、振幅変調した高周波電
気信号により電子ビームを高速偏向して疑似線状ビーム
を形成する際に、包絡線の電圧レベルが零に近くなる部
分においてビームをプランキングすることによって、ア
ニール領域の中央部が周辺部よりも高い温度にアニール
されることを防止でき、より均一なビームアニールを行
うことができる。このため、作成される単結晶層の特性
向上をはかり得、大面積の多結晶Si膜であっても十分
に単結晶化することができる。Thus, according to the method of this embodiment, when an electron beam is deflected at high speed using an amplitude-modulated high-frequency electric signal to form a pseudo-linear beam, the beam is planked at a portion where the voltage level of the envelope is close to zero. By doing so, it is possible to prevent the central part of the annealing region from being annealed to a higher temperature than the peripheral part, and more uniform beam annealing can be performed. Therefore, the characteristics of the single crystal layer to be created can be improved, and even a large-area polycrystalline Si film can be sufficiently made into a single crystal.
第4図は本発明の他の実施例方法を説明するための模式
図である。この実施例方法が先に説明した実施例方法と
異なる点は、高速偏向波形の包絡線の電圧レベルが零に
近くなる部分でビームをブランキングする代りに、この
部分での高速偏向波形のレベルを極端に大きくすること
にある。FIG. 4 is a schematic diagram for explaining another embodiment method of the present invention. The difference between this embodiment method and the embodiment method explained earlier is that instead of blanking the beam in the part where the voltage level of the envelope of the fast deflection waveform approaches zero, the voltage level of the fast deflection waveform in this part is The goal is to make it extremely large.
即ち、本実施例方法では、振幅変調された高周波電気信
号波形Pに、更に該波形のピーク値よりも十分高いピー
ク値を持つ矩形波Qを重畳して高速偏向波形Rを形成し
、上記波形Pにおけるネック部の電圧を極端に大きくし
ている。この場合、アニール領域の中央部で電子ビーム
がアニール領域以外に導かれることになるので、中央部
では実質的にビームはブランキングされることになる。That is, in the method of this embodiment, a high-speed deflection waveform R is formed by superimposing a rectangular wave Q having a peak value sufficiently higher than the peak value of the waveform on the amplitude-modulated high-frequency electric signal waveform P. The voltage at the neck portion at P is made extremely large. In this case, since the electron beam is guided to a region other than the annealing region at the center of the annealing region, the beam is substantially blanked at the center.
従って、アニール領域の中央部におけるビーム滞在確率
を低下させることができ、先の実施例方法と同様な効果
が得られる。Therefore, the probability of beam residence in the central part of the annealing region can be reduced, and the same effect as the method of the previous embodiment can be obtained.
なお、本発明は上述した各実施例方法に限定されるもの
ではない。例えば、前記高速偏向波形の包絡線の電圧レ
ベルが零に近くなる部分でビームをアニール領域に外に
導いているが、この部分の時間はアニール領域の熱伝導
特性、その他の条件により適宜室めればよい。一般的に
は、高速偏向波形の1周期の1/10以下程以下間まし
い。さらに、半導体薄膜としては多結晶シリコンの代り
に非晶質シリコン、その他の半導体を用いることが可能
である。また、ビームの走査方向は必ずしもビームの高
速偏向方向と正確に直交する必要はなく、僅かに傾けた
ものであってもよい。さらに、アニールする際に用いる
装置は前記第1図に示す構成に何等限定されるものでは
なく、電子ビームを高速偏向する機能及び該偏向方向と
直交する方向にビームを試料上で走査する機能等を有す
るものであればよい。その他、本発明の要旨を逸脱しな
い範囲で、種々変形して実施することができる。Note that the present invention is not limited to the methods of each embodiment described above. For example, the beam is guided outside the annealing region at a portion where the voltage level of the envelope of the high-speed deflection waveform approaches zero, and the time for this portion may be adjusted as appropriate depending on the thermal conductivity characteristics of the annealing region and other conditions. That's fine. Generally, it is about 1/10 or less of one period of the high-speed deflection waveform. Furthermore, as the semiconductor thin film, it is possible to use amorphous silicon or other semiconductors instead of polycrystalline silicon. Further, the scanning direction of the beam does not necessarily have to be exactly orthogonal to the high-speed deflection direction of the beam, but may be slightly inclined. Furthermore, the apparatus used for annealing is not limited to the configuration shown in FIG. It is sufficient as long as it has the following. In addition, various modifications can be made without departing from the gist of the present invention.
第1図は本発明の一実施例方法に使用した電子ビームア
ニール装置を示す概略構成図、第2図は上記実施例方法
に係わる半導体薄膜結晶層の製造工程を示す断面図、第
3図は高速偏向波形及び電子滞在確率分布を示す特性図
、第4図は本発明の他の実施例方法を説明するための模
式図、第5図は従来の問題点を説明するための信号波形
図である。
11・・・電子銃、12・・・ブランキング電極、14
゜15・・・レンズ、16・・・走査コイル、17・・
・高速偏向板、18・・・試料、21・・・単結晶Si
基板、22・・・5102膜(絶縁膜)、23・・・開
口部、24・・・多結晶S1膜(半導体薄膜)。FIG. 1 is a schematic configuration diagram showing an electron beam annealing apparatus used in an embodiment of the present invention, FIG. 2 is a sectional view showing the manufacturing process of a semiconductor thin film crystal layer according to the embodiment method, and FIG. A characteristic diagram showing a high-speed deflection waveform and an electron residence probability distribution, FIG. 4 is a schematic diagram for explaining another embodiment method of the present invention, and FIG. 5 is a signal waveform diagram for explaining conventional problems. be. 11...Electron gun, 12...Blanking electrode, 14
゜15...Lens, 16...Scanning coil, 17...
・High-speed deflection plate, 18...sample, 21...single crystal Si
Substrate, 22...5102 film (insulating film), 23... opening, 24... polycrystalline S1 film (semiconductor thin film).
Claims (4)
半導体薄膜に対し、振幅変調された高周波電気信号によ
り電子ビームを一方向に高速偏向すると共に、上記半導
体薄膜上で電子ビームを上記偏向方向と略直交する方向
に走査して該薄膜をアニールする半導体薄膜結晶層の製
造方法において、前記高周波電気信号波形の包絡線の電
圧値が零に近くなる一定時間だけ、前記ビームをアニー
ル領域外に導くことを特徴とする半導体薄膜結晶層の製
造方法。(1) A polycrystalline or amorphous semiconductor thin film formed on an insulating substrate is deflected at high speed in one direction by an amplitude-modulated high-frequency electric signal, and the electron beam is deflected onto the semiconductor thin film. In the method for manufacturing a semiconductor thin film crystal layer in which the thin film is annealed by scanning in a direction substantially perpendicular to the direction of deflection, the beam is applied to the annealing region for a certain period of time during which the voltage value of the envelope of the high frequency electric signal waveform approaches zero. A method for manufacturing a semiconductor thin film crystal layer, characterized by guiding the semiconductor thin film crystal layer to the outside.
ブランキング電極によりビームをブランキングすること
を特徴とする特許請求の範囲第1項記載の半導体薄膜結
晶層の製造方法。(2) As a means for guiding the beam outside the annealing region,
2. The method of manufacturing a semiconductor thin film crystal layer according to claim 1, wherein the beam is blanked by a blanking electrode.
期の1/10以下であることを特徴とする特許請求の範
囲第1項記載の半導体薄膜結晶層の製造方法。(3) The method for manufacturing a semiconductor thin film crystal layer according to claim 1, wherein the certain period of time is 1/10 or less of one period of the high-frequency electric signal waveform.
膜を形成したものを用いたことを特徴とする特許請求の
範囲第1項記載の半導体薄膜結晶層の製造方法。(4) The method for manufacturing a semiconductor thin film crystal layer according to claim 1, wherein the insulating substrate is a single crystal semiconductor substrate on which an insulating film is formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3179286A JPS62190716A (en) | 1986-02-18 | 1986-02-18 | Manufacture of semiconductor thin film crystal layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3179286A JPS62190716A (en) | 1986-02-18 | 1986-02-18 | Manufacture of semiconductor thin film crystal layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62190716A true JPS62190716A (en) | 1987-08-20 |
JPH0354849B2 JPH0354849B2 (en) | 1991-08-21 |
Family
ID=12340919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3179286A Granted JPS62190716A (en) | 1986-02-18 | 1986-02-18 | Manufacture of semiconductor thin film crystal layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62190716A (en) |
-
1986
- 1986-02-18 JP JP3179286A patent/JPS62190716A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0354849B2 (en) | 1991-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0732124B2 (en) | Method for manufacturing semiconductor device | |
US4746803A (en) | Method of forming a single crystal semiconductor layer from a non-single-crystalline material and apparatus for forming the same | |
JPS62190716A (en) | Manufacture of semiconductor thin film crystal layer | |
JP2653033B2 (en) | Manufacturing method of semiconductor single crystal layer | |
JPH0249534B2 (en) | ||
JPH0779081B2 (en) | Method for manufacturing semiconductor single crystal layer | |
JPH0132628B2 (en) | ||
JPS61187222A (en) | Manufacture of single-crystal layer of semiconductor | |
JPH0241899B2 (en) | ||
JPS61236678A (en) | Process for preparing semiconductor single crystal layer and electron beam annealing device | |
JPH0136970B2 (en) | ||
JPS60210830A (en) | Electron beam annealing apparatus | |
JPH04380B2 (en) | ||
JPS62145718A (en) | Manufacture of single crystal semiconductor layer | |
JPH0351288B2 (en) | ||
JPS60152017A (en) | Electron beam annealing device | |
JPH0339379B2 (en) | ||
JPH0136688B2 (en) | ||
JPH02101735A (en) | Manufacture of semiconductor single crystal layer | |
JPH0212376B2 (en) | ||
JP2526378B2 (en) | Method for manufacturing semiconductor single crystal layer | |
JPH031526A (en) | Manufacture of semiconductor single crystal layer | |
JPS58127319A (en) | Forming method for single-crystal film on insulating layer | |
JPH06302535A (en) | Annealing method with electron beam | |
JPS6092607A (en) | Electron beam annealing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |