JPS6219057Y2 - - Google Patents

Info

Publication number
JPS6219057Y2
JPS6219057Y2 JP11927478U JP11927478U JPS6219057Y2 JP S6219057 Y2 JPS6219057 Y2 JP S6219057Y2 JP 11927478 U JP11927478 U JP 11927478U JP 11927478 U JP11927478 U JP 11927478U JP S6219057 Y2 JPS6219057 Y2 JP S6219057Y2
Authority
JP
Japan
Prior art keywords
power supply
voltage
base
control transistor
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11927478U
Other languages
Japanese (ja)
Other versions
JPS5535882U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11927478U priority Critical patent/JPS6219057Y2/ja
Publication of JPS5535882U publication Critical patent/JPS5535882U/ja
Application granted granted Critical
Publication of JPS6219057Y2 publication Critical patent/JPS6219057Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)

Description

【考案の詳細な説明】 本考案は電子装置である負荷等に電圧を供給す
る給電回路に係り、特に高信頼化を要求される部
分に別電源で給電している場合にあつてその別電
源の故障時に他の電源(例えば全体電源)から電
圧を給電可能にする給電回路に関する。
[Detailed description of the invention] The present invention relates to a power supply circuit that supplies voltage to a load, etc., which is an electronic device, and particularly when a separate power supply is used to supply power to parts that require high reliability. The present invention relates to a power supply circuit that enables voltage to be supplied from another power supply (for example, a general power supply) in the event of a failure.

従来、2重化電源方式として第1図に示すよう
な給電回路がある。この回路にあつては、2つの
電源E1,E2を有しこれらの電源E1,E2の
正極性側をそれぞれダイオードD1,D2を介し
て負荷Lに接続し、さらに同電源E1,E2の負
極性側を負荷Lの他端とともに共通帰線に接続し
ている。この回路は2つの電源E1,E2がそれ
ぞれのダイオードD1,Dで論理和方式をとつて
負荷Lに電源電圧を供給している。
Conventionally, there is a power supply circuit as shown in FIG. 1 as a dual power supply system. This circuit has two power supplies E1 and E2, and the positive polarity sides of these power supplies E1 and E2 are connected to a load L via diodes D1 and D2, respectively, and the negative polarity sides of the power supplies E1 and E2 are connected to a load L through diodes D1 and D2, respectively. The other end of the load L is connected to the common return wire. In this circuit, two power supplies E1 and E2 perform an OR operation using respective diodes D1 and D to supply a power supply voltage to a load L.

ところで、第2図のように一方の電源E2に負
荷L1を並設に設け、かつそれぞれの電源電圧が
例えば+5V程度のものでは、両ダイオードD
1,D2の共通部に現われる電圧Eは、 E=E2−VD2 となる。但し、VD2はダイオードD2の電圧降下
である。従つて、負荷LがTTL・ICでD2がシ
リコンダイオードの如き場合、電圧Eはダイオー
ドD2によつてE4、3V程度に降下し負荷L
の動作電圧より下がつてしまう問題がある。
By the way, if the load L1 is installed in parallel to one power source E2 as shown in FIG. 2, and each power source voltage is about +5V, for example, both diodes D
The voltage E appearing at the common part of 1 and D2 is E=E2-V D2 . However, V D2 is a voltage drop across diode D2. Therefore, when the load L is TTL/IC and D2 is a silicon diode, the voltage E drops to E4, about 3V by the diode D2, and the load L
There is a problem that the voltage drops below the operating voltage.

そこで、この欠点を補なうために第3図のよう
にダイオードD2の代りに制御用トランジスタ
TRを設けこれのベース側と共通帰線間に抵抗R
を介挿する構成が考えられる。この回路構成の場
合、ベース抵抗Rを小さくして制御用トランジス
タTRを十分飽和領域に持ち込むようにすれば、
トランジスタTRの電圧降下VTRはシリコントラ
ンジスタであつても〜0.2V程度であり、従つ
て、負荷Lに給電する電圧をE4.8Vとするこ
とができる。
Therefore, in order to compensate for this drawback, a control transistor is used instead of the diode D2 as shown in Figure 3.
A resistor R is provided between the base side of TR and the common return line.
A possible configuration is to insert . In this circuit configuration, if the base resistance R is made small enough to bring the control transistor TR into the saturation region,
The voltage drop VTR of the transistor TR is about 0.2V even if it is a silicon transistor, so the voltage supplied to the load L can be set to E4.8V.

しかし、この回路構成では電源E2が故障した
り、あるいは電源E2の電源スイツチ(図示せ
ず)をオフ状態にした場合、制御用トランジスタ
TRがエミツタ−コレクタ相互間で逆になつたよ
うなトランジスタ動作をして電源E1の電圧が負
荷L1側に供給されるようなことが起こる。この
ため、電源E1の容量を必要以上に大きくしてお
く必要があり、また負荷L1自体をメインテナン
スする場合に不都合がでてくる。
However, with this circuit configuration, if the power supply E2 fails or the power switch (not shown) of the power supply E2 is turned off, the control transistor
A situation occurs in which the transistor operation of TR is such that the emitter and collector are reversed, and the voltage of the power source E1 is supplied to the load L1 side. Therefore, it is necessary to make the capacity of the power source E1 larger than necessary, and this causes inconvenience when maintaining the load L1 itself.

本考案は上記実情にかんがみてなされたもので
あつて、電子装置に対し2重化電源をとるものに
おいて何れかの電源に故障が起きても簡単な回路
構成により制御用トランジスタの逆方向動作を阻
止し特別に電源容量を大きくすることなく負荷に
電源を供給できるようにする給電回路を提供する
ものである。
The present invention has been developed in view of the above-mentioned circumstances, and is designed to operate the control transistor in the reverse direction using a simple circuit configuration even if one of the power supplies fails in an electronic device that uses dual power supplies. The present invention provides a power supply circuit that can supply power to a load without blocking the power supply and increasing the power supply capacity.

以下、本考案の実施例について図面を参照して
説明する。なお、本考案回路において第3図と同
一部分は同一符号を付して一部説明を省略する。
先ず、第4図は給電回路の一構成例を示し、これ
は制御用トランジスタTRとベース抵抗Rとの間
にベース電流を制御する電界効果トランジスタ
FETを介挿し、さらに制御用トランジスタTRの
コレクタおよびエミツタに正負入力部を接続しか
つ出力部を前記電界効果トランジスタFETに接
続してなるコンパレータ回路COMを設けたもの
である。
Embodiments of the present invention will be described below with reference to the drawings. In addition, in the circuit of the present invention, the same parts as in FIG. 3 are given the same reference numerals, and some explanations are omitted.
First, FIG. 4 shows an example of the configuration of a power supply circuit, which includes a field effect transistor for controlling the base current between the control transistor TR and the base resistor R.
A comparator circuit COM is provided in which a FET is inserted, and a positive and negative input section is connected to the collector and emitter of a control transistor TR, and an output section is connected to the field effect transistor FET.

そして、例えば電源E2の故障時やこの電源E
2の電源スイツチのオフ時にコンパレータ回路
COMで制御用トランジスタTRのエミツタ・コレ
クタ間の差電圧を検出し、電源E1の電圧が制御
用トランジスタTRを介して負荷L1側に給電さ
れないように同トランジスタTRのベース電流を
制御しベース電圧をコレクタ電圧と略等しく設定
する。
For example, when power supply E2 fails or this power supply E
Comparator circuit when power switch 2 is turned off.
COM detects the voltage difference between the emitter and collector of the control transistor TR, and controls the base current of the transistor TR so that the voltage of the power supply E1 is not supplied to the load L1 side via the control transistor TR, thereby reducing the base voltage. Set approximately equal to the collector voltage.

また、電源E1の故障時にあつては、前述した
ように制御用トランジスタTRの電圧降下が少な
いので電源E2の電圧を殆んどそのまま負荷Lに
給電することができる。
Further, in the event of a failure of the power source E1, as described above, since the voltage drop across the control transistor TR is small, the voltage of the power source E2 can be supplied to the load L almost unchanged.

次に、第5図は本考案給電回路の他の実施例で
あつて、これは第4図に示すコンパレータ回路
COMおよび電界効果トランジスタFETの代りに
一個のダイオードD3を用いて同様の目的を達成
するものである。即ち、電源E1の正極性側と制
御用トランジスタTRのベースとの間にダイオー
ドD3を介挿し、電源E1が正常の時はダイオー
ドD3により制御用トランジスタTRのベース電
圧をE1−VD3に保つようにして同トランジスタ
TRの完全飽和状態をおさえる。つまり、以上の
ようにトランジスタTRのベースにダイオードD
3を接続することで、ダイオードD1に流れる電
流に比しダイオードD3に流れる電流を数10分の
1にし、これを制御用トランジスタTRのベース
に加わえることで同トランジスタTRを完全な飽
和状態としないように設定するものである。
Next, FIG. 5 shows another embodiment of the power supply circuit of the present invention, which is a comparator circuit shown in FIG.
A similar purpose is achieved using a single diode D3 in place of the COM and field effect transistor FET. That is, a diode D3 is inserted between the positive polarity side of the power source E1 and the base of the control transistor TR, and when the power source E1 is normal, the diode D3 maintains the base voltage of the control transistor TR at E1-V D3 . The same transistor
Prevents complete saturation of TR. In other words, as described above, the diode D is connected to the base of the transistor TR.
By connecting 3, the current flowing through the diode D3 is reduced to several tenths of the current flowing through the diode D1, and by adding this to the base of the control transistor TR, the transistor TR is completely saturated. It is set so that it does not occur.

而して、以上のような回路構成において電源E
2が破壊又はオフ等の状態になつた場合、上述し
たように制御用トランジスタTRのベース電圧が
E1−VD3となり、これはコレクタの電圧E(=
E1−VD1)と同じかそれ以上になるため、制御
用トランジスタTRは非導通となる。
Therefore, in the above circuit configuration, the power source E
2 is destroyed or turned off, the base voltage of the control transistor TR becomes E1-V D3 as described above, which is equal to the collector voltage E (=
E1-V D1 ) or higher, the control transistor TR becomes non-conductive.

次に、電源E1が破壊又はオフ等の状態になつ
た場合、ダイオードD3はカツトオフとなり、電
圧Eは制御用トランジスタTRの飽和によつて電
源E2より負荷Lに電圧が供給される。
Next, when the power source E1 is destroyed or turned off, the diode D3 is cut off, and the voltage E is supplied from the power source E2 to the load L by saturation of the control transistor TR.

第6図は同じく本考案回路の他の例であつて、
これは制御用トランジスタTRのコレクタ側にダ
イオードD1を介して供給される電源E1として
2重化構成としたものである。
FIG. 6 shows another example of the circuit of the present invention,
This has a dual configuration in which a power source E1 is supplied to the collector side of the control transistor TR via a diode D1.

今、この電源をE11,E12とすると、これ
ら電源E11,E12の正極性側よりトランジス
タTRのコレクタへそれぞれダイオードD11,
D12を接続し、同様に電源E11,E12の正
極性側よりトランジスタTRのベースへそれぞれ
ダイオードD31,D32を接続したものであ
る。
Now, assuming that these power supplies are E11 and E12, diodes D11 and D11 are connected from the positive polarity sides of these power supplies E11 and E12 to the collector of the transistor TR, respectively.
Similarly, diodes D31 and D32 are connected to the base of the transistor TR from the positive polarity sides of the power supplies E11 and E12, respectively.

この回路構成において電源E11,E12又は
電源E2の破壊又はオフ状態時は上述した動作と
同様であつて所定の電圧が負荷Lに供給すること
ができる。
In this circuit configuration, when the power supplies E11, E12 or E2 are destroyed or in an off state, the operation is similar to that described above, and a predetermined voltage can be supplied to the load L.

以上詳記したように本考案によれば、第1およ
び第2の電源を有しこれらの電源電圧を負荷であ
る電子装置に供給するものにおいて、第2の電源
に制御用トランジスタを介して負荷に給電する構
成としたので、第1の電源に故障等があつても少
ない電圧降下で第2の電源電圧を負荷に与えるこ
とができる。また、前記第2の電源に故障等があ
つた場合に前記制御用トランジスタのベース電圧
を所定電圧に保持して導通を阻止するようなベー
ス電圧制御回路を設けたので、第2の電源に前記
負荷と無関係な別負荷が並列に設けてあつてもそ
の別負荷に第1の電源電圧が供給されることがな
く従つて特別に電源容量を上げることなく電源故
障に対処できる。
As detailed above, according to the present invention, in a device having a first and second power supply and supplying these power supply voltages to an electronic device that is a load, the load is connected to the second power supply via a control transistor. Since the second power supply voltage is configured to supply power to the load, even if there is a failure or the like in the first power supply, the second power supply voltage can be supplied to the load with a small voltage drop. Further, since a base voltage control circuit is provided that maintains the base voltage of the control transistor at a predetermined voltage to prevent conduction in the event of a failure or the like in the second power supply, the second power supply is connected to the base voltage of the control transistor. Even if another load unrelated to the load is provided in parallel, the first power supply voltage is not supplied to the other load, and therefore a power supply failure can be dealt with without particularly increasing the power supply capacity.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は従来回路の構成図、第3
図は第2図の改良として考えられる回路構成図、
第4図ないし第6図はそれぞれ本考案に係る給電
回路の一実施例を示す構成図である。 E1,E11,E12……第1の電源、E2…
…電源、L,L1……負荷、D1……ダイオー
ド、TR……制御用トランジスタ、COM……コン
パレータ回路、FET……電界効果トランジス
タ、D3……ベース電圧制御用ダイオード。
Figures 1 and 2 are configuration diagrams of conventional circuits;
The figure is a circuit configuration diagram that can be considered as an improvement of Figure 2.
4 to 6 are configuration diagrams showing one embodiment of the power supply circuit according to the present invention, respectively. E1, E11, E12...first power supply, E2...
...power supply, L, L1...load, D1...diode, TR...control transistor, COM...comparator circuit, FET...field effect transistor, D3...base voltage control diode.

Claims (1)

【実用新案登録請求の範囲】 (1) 第1および第2の電源を有しこれらの電源電
圧を第1の負荷に供給可能にし、かつ、第2の
電源に第2の負荷を並列に設けてなる給電回路
において、前記第1の負荷および第1、第2の
電源間にそれぞれ介挿され互いに電源の干渉を
阻止するダイオードおよび制御用トランジスタ
と、前記第2の電源の故障等の場合にベース電
圧を所定電圧に保持して前記制御用トランジス
タを非導通とするベース電圧制御回路とを備え
てなることを特徴とする給電回路。 (2) ベース電圧制御回路は、制御用トランジスタ
のエミツタ・コレクタ間の差電圧をコンパレー
タ回路で検出してベース電流を制御し同トラン
ジスタのベース電圧を所定電圧に設定する実用
新案登録請求の範囲第1項記載の給電回路。 (3) ベース電圧制御回路は、第1の電源と制御用
トランジスタのベースとの間に第1の電源から
前記制御用トランジスタのベース方向に順方向
でベース電圧制御用ダイオードを設けてなる実
用新案登録請求の範囲第1項記載の給電回路。 (4) 第1の電源として複数の電源が有する場合、
これらの電源と前記制御用トランジスタのベー
スとの間にそれぞれの電源から前記制御用トラ
ンジスタのベース方向に順方向でそれぞれベー
ス電圧制御用ダイオードを設けてなる実用新案
登録請求の範囲第3項記載の給電回路。
[Claims for Utility Model Registration] (1) A vehicle having a first and second power supply, capable of supplying the voltage of these power supplies to the first load, and providing a second load in parallel with the second power supply. In a power supply circuit comprising: a diode and a control transistor inserted between the first load and the first and second power sources to prevent interference between the power sources; A power supply circuit comprising: a base voltage control circuit that maintains a base voltage at a predetermined voltage and makes the control transistor non-conductive. (2) The base voltage control circuit detects the differential voltage between the emitter and collector of a control transistor using a comparator circuit, controls the base current, and sets the base voltage of the transistor to a predetermined voltage. The power supply circuit described in item 1. (3) The base voltage control circuit is a utility model in which a base voltage control diode is provided between the first power supply and the base of the control transistor in a forward direction from the first power supply to the base of the control transistor. A power supply circuit according to claim 1. (4) If multiple power supplies serve as the first power supply,
A utility model according to claim 3, wherein base voltage control diodes are provided between these power supplies and the base of the control transistor in a forward direction from each power supply to the base of the control transistor. Power supply circuit.
JP11927478U 1978-08-31 1978-08-31 Expired JPS6219057Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11927478U JPS6219057Y2 (en) 1978-08-31 1978-08-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11927478U JPS6219057Y2 (en) 1978-08-31 1978-08-31

Publications (2)

Publication Number Publication Date
JPS5535882U JPS5535882U (en) 1980-03-07
JPS6219057Y2 true JPS6219057Y2 (en) 1987-05-15

Family

ID=29074389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11927478U Expired JPS6219057Y2 (en) 1978-08-31 1978-08-31

Country Status (1)

Country Link
JP (1) JPS6219057Y2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069553Y2 (en) * 1984-09-12 1994-03-09 株式会社カンセイ Power supply circuit
JPS6383933U (en) * 1986-11-20 1988-06-01
JPH0448103Y2 (en) * 1988-03-24 1992-11-12

Also Published As

Publication number Publication date
JPS5535882U (en) 1980-03-07

Similar Documents

Publication Publication Date Title
US4754160A (en) Power supply switching circuit
JPH07105706B2 (en) Current switching type driver circuit
JPS6219057Y2 (en)
EP0238803B1 (en) Stabilized power-supply circuit
JPH07321621A (en) Semiconductor integrated circuit
US5781002A (en) Anti-latch circuit for low dropout dual supply voltage regulator
US4095127A (en) Transistor base drive regulator
JPH0542483Y2 (en)
JPH0737376Y2 (en) Load power supply switching circuit
JP3437588B2 (en) Load drive circuit
JP2662397B2 (en) Drive control IC
JPH0320938B2 (en)
JPS58125913A (en) Switching circuit connecting circuit device
JPH0333566Y2 (en)
JPH0118587B2 (en)
JPH09163629A (en) Charge preventing circuit of battery for memory backup
JP2625687B2 (en) Power supply circuit
JP2502309Y2 (en) Switch circuit with voltage signal terminal
JP2658386B2 (en) Overcurrent detection circuit
JPS643407B2 (en)
JPS5933059Y2 (en) Volatile memory power supply circuit
JPH0683045B2 (en) Switching amplifier
JPH0724816Y2 (en) CMOS circuit protection device
JP2863775B2 (en) Contact input circuit
JPS59127540A (en) Backup power source circuit